



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0052141

(51)⁸ G09G 3/36; H01L 27/12

(13) B

(21) 1-2017-03642

(22) 19/09/2017

(30) 10-2016-0119503 19/09/2016 KR

(45) 27/10/2025 451

(43) 26/03/2018 360A

(73) SAMSUNG DISPLAY CO., LTD. (KR)

1, Samsung-ro, Giheung-gu, Yongin-si, Gyeonggi-do, Republic of Korea

(72) Sun Ja KWON (KR); Won Kyu KWAK (KR); Hwan Soo JANG (KR); Seung Yeon CHO (KR); Hyun Ae PARK (KR).


(74) Công ty TNHH Tầm nhìn và Liên danh (VISION & ASSOCIATES CO.LTD.)

(54) BỘ HIỂN THỊ

(21) 1-2017-03642

(57) Sáng chế đề cập đến bộ hiển thị bao gồm lớp nền, vùng điểm ảnh, và các đường dữ liệu. Lớp nền bao gồm các vùng hiển thị và không hiển thị. Vùng điểm ảnh nằm trong vùng hiển thị và bao gồm cột điểm ảnh thứ nhất và cột điểm ảnh thứ hai. Các điểm ảnh trong các cột thứ nhất và thứ hai phát ra ánh sáng có các màu khác nhau. Các đường dữ liệu lần lượt được ghép nối với cột điểm ảnh thứ nhất và cột điểm ảnh thứ hai. Trong vùng không hiển thị, đường dữ liệu được ghép nối với một cột trong số các cột điểm ảnh thứ nhất hoặc thứ hai tương ứng với màu trên đó ảnh hưởng của điện trở lớn hơn trên màu khác. Các đường dữ liệu có đường dẫn hoặc kết cấu tiếp xúc có điện trở nhỏ hơn điện trở của đường dẫn hoặc kết cấu tiếp xúc của đường dữ liệu còn lại được ghép nối với cột điểm ảnh còn lại.

FIG. 6



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến bộ hiển thị.

Tình trạng kỹ thuật của sáng chế

Bộ hiển thị phát sáng hữu cơ tạo ra hình ảnh dựa trên ánh sáng được phát ra từ các điểm ảnh bao gồm các điôt phát sáng hữu cơ. Các điểm ảnh có thể bao gồm các điểm ảnh đỏ, xanh lục và xanh lam được sắp xếp theo các dạng khác nhau. Khi các điểm ảnh được sắp xếp theo dạng đường sọc, lưới đen giữa các điểm ảnh có thể làm giảm tỷ lệ khâu độ và chất lượng của các hình ảnh có độ phân giải cao. Cấu trúc điểm ảnh khác, được biết đến là cấu trúc ma trận PenTile, có thể phù hợp hơn để tạo ra các hình ảnh có độ phân giải cao hơn.

Bản chất kỹ thuật của sáng chế

Theo một hoặc nhiều phương án, bộ hiển thị bao gồm lớp nền bao gồm vùng hiển thị và vùng không hiển thị; vùng điểm ảnh trong vùng hiển thị, vùng điểm ảnh bao gồm cột điểm ảnh thứ nhất bao gồm các điểm ảnh và cột điểm ảnh thứ hai bao gồm các điểm ảnh, các điểm ảnh trong các cột thứ nhất và thứ hai phát ra ánh sáng có các màu khác nhau; và các đường dữ liệu lần lượt được ghép nối với cột điểm ảnh thứ nhất và cột điểm ảnh thứ hai, trong đó, trong vùng không hiển thị, đường dữ liệu được ghép nối với một cột trong số cột điểm ảnh thứ nhất hoặc cột điểm ảnh thứ hai tương ứng với màu trên đó ảnh hưởng của điện trở lớn hơn trên màu khác, và có đường dẫn hoặc kết cấu tiếp xúc có điện trở nhỏ hơn điện trở của đường dẫn hoặc kết cấu tiếp xúc của đường dữ liệu còn lại được ghép nối với

cột điểm ảnh còn lại.

Trong vùng hiển thị, ảnh hưởng của cột điểm ảnh thứ nhất lên điện trở có thể lớn hơn ảnh hưởng của cột điểm ảnh thứ hai lên điện trở, và trong vùng không hiển thị, điện trở của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất có thể nhỏ hơn điện trở của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai. Trong vùng không hiển thị, chiều rộng của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất có thể lớn hơn chiều rộng của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai. Trong vùng không hiển thị, chiều dài của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất có thể ngắn hơn chiều dài của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai.

Trong vùng không hiển thị, các phần của mỗi đường trong số các đường dữ liệu được ghép nối với nhau thông qua ít nhất một lỗ tiếp xúc, và các phần của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất được ghép nối với nhau thông qua số lượng các lỗ tiếp xúc ít hơn các phần của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai. Cột điểm ảnh thứ nhất có thể bao gồm các điểm ảnh thứ nhất trong vùng hiển thị và được sắp xếp theo hướng cột, các điểm ảnh thứ nhất này dùng để phát ra ánh sáng có màu thứ nhất và các điểm ảnh thứ hai dùng để phát ra ánh sáng có màu thứ hai và được sắp xếp xen kẽ với các điểm ảnh thứ nhất, và cột điểm ảnh thứ hai có thể bao gồm các điểm ảnh thứ ba dùng để phát ra ánh sáng có màu thứ ba.

Bộ hiển thị có thể bao gồm các lớp cách điện thứ nhất đến thứ ba được xếp chồng liên tiếp trên lớp nền, trong đó các đường dữ liệu bao gồm đường dữ liệu thứ nhất được ghép nối với cột điểm ảnh thứ nhất, và đường dữ liệu thứ hai được ghép nối với cột điểm ảnh thứ hai, và trong đó đường dữ liệu thứ nhất nằm trên lớp cách điện thứ ba trong vùng hiển thị và ít nhất một phần nằm trên lớp cách điện thứ hai trong vùng không hiển thị, và

đường dữ liệu thứ hai nằm trên lớp cách điện thứ ba trong vùng hiển thị và ít nhất một phần nằm trên lớp cách điện thứ nhất trong vùng không hiển thị. Màu thứ nhất có thể là màu đỏ, màu thứ hai có thể là màu xanh lam, và màu thứ ba có thể là màu xanh lục.

Vùng không hiển thị có thể bao gồm vùng tỏa ra (fan-out) liền kề với vùng hiển thị. Đường dữ liệu thứ nhất có thể nằm trên lớp cách điện thứ hai trong vùng tỏa ra, và đường dữ liệu thứ hai có thể nằm trên lớp cách điện thứ nhất trong vùng tỏa ra. Vùng không hiển thị có thể bao gồm vùng uốn cong liền kề với vùng tỏa ra. Đường dữ liệu thứ nhất có thể bao gồm đường dữ liệu đơn vị điểm ảnh thứ nhất trong vùng hiển thị, đường tỏa ra thứ nhất trong vùng tỏa ra, và đường liên kết thứ nhất trong vùng uốn cong. Đường dữ liệu đơn vị điểm ảnh thứ nhất và đường liên kết thứ nhất có thể nằm trên lớp cách điện thứ ba và đường tỏa ra thứ nhất có thể nằm trên lớp cách điện thứ hai.

Lớp cách điện thứ ba có thể bao gồm các lỗ tiếp xúc thứ nhất và thứ hai làm lộ ra các phần của đường tỏa ra thứ nhất, đường dữ liệu đơn vị điểm ảnh thứ nhất được ghép nối với đường tỏa ra thứ nhất thông qua lỗ tiếp xúc thứ nhất, và đường tỏa ra thứ nhất được ghép nối với đường liên kết thứ nhất thông qua lỗ tiếp xúc thứ hai. Đường dữ liệu thứ hai có thể bao gồm đường dữ liệu đơn vị điểm ảnh thứ hai trong vùng hiển thị, đường tỏa ra thứ hai trong vùng tỏa ra, và đường liên kết thứ hai trong vùng uốn cong.

Các lớp cách điện thứ hai và thứ ba có thể bao gồm các lỗ tiếp xúc thứ ba và thứ tư làm lộ ra các phần của đường tỏa ra thứ hai, đường dữ liệu đơn vị điểm ảnh thứ hai có thể được ghép nối với đường tỏa ra thứ hai thông qua lỗ tiếp xúc thứ ba, và đường tỏa ra thứ hai có thể được ghép nối với đường liên kết thứ hai thông qua lỗ tiếp xúc thứ tư. Bộ hiển thị có thể bao gồm lớp cách điện phần uốn cong trong vùng uốn cong của lớp nền. Các lớp cách điện thứ nhất đến thứ ba có thể có khoảng hở làm lộ ra một phần của lớp nền, và lớp

cách điện phần uốn cong có thể nằm trong khoảng hở.

Ít nhất một phần của đường dữ liệu thứ nhất có thể nằm trên lớp cách điện phần uốn cong trong vùng uốn cong, và ít nhất một phần của đường dữ liệu thứ hai có thể nằm trên lớp cách điện phần uốn cong trong vùng uốn cong. Đường dữ liệu đơn vị điểm ảnh thứ nhất có thể nằm trên lớp cách điện thứ ba, đường tỏa ra thứ nhất có thể nằm trên lớp cách điện thứ hai, và đường liên kết thứ nhất có thể nằm trên lớp cách điện phần uốn cong. Đường dữ liệu đơn vị điểm ảnh thứ hai có thể nằm trên lớp cách điện thứ ba, đường tỏa ra thứ hai có thể nằm trên lớp cách điện thứ nhất, và đường liên kết thứ hai có thể nằm trên lớp cách điện phần uốn cong.

Bộ hiển thị có thể bao gồm lớp cách điện thứ tư trên lớp cách điện thứ ba, trong đó đường dữ liệu thứ hai bao gồm hình mẫu cầu trên lớp cách điện thứ tư. Đường dữ liệu đơn vị điểm ảnh thứ hai có thể nằm trên lớp cách điện thứ ba, đường tỏa ra thứ hai có thể nằm trên lớp cách điện thứ nhất, hình mẫu cầu có thể nằm trên lớp cách điện thứ ba, và đường liên kết thứ hai có thể nằm trên lớp cách điện thứ tư.

Các lớp cách điện thứ hai và thứ ba có thể có các lỗ tiếp xúc thứ ba và thứ tư làm lộ ra các phần của đường tỏa ra thứ hai, và lớp cách điện thứ tư có lỗ tiếp xúc thứ năm làm lộ ra một phần của hình mẫu cầu, và đường dữ liệu đơn vị điểm ảnh thứ hai có thể được ghép nối với đường tỏa ra thứ hai thông qua lỗ tiếp xúc thứ ba, đường tỏa ra thứ hai được ghép nối với hình mẫu cầu thông qua lỗ tiếp xúc thứ tư, và hình mẫu cầu được ghép nối với đường liên kết thứ hai thông qua lỗ tiếp xúc thứ năm.

Cột điểm ảnh thứ nhất và cột điểm ảnh thứ hai lần lượt có thể bao gồm các cột điểm ảnh thứ nhất và các cột điểm ảnh thứ hai, và các cột điểm ảnh thứ nhất và các cột điểm ảnh thứ hai có thể được sắp xếp xen kẽ theo hướng hàng. Đường dữ liệu thứ nhất và đường dữ

liệu thứ hai lần lượt có thể bao gồm các đường dữ liệu thứ nhất và các đường dữ liệu thứ hai, và các đường dữ liệu thứ nhất và các đường dữ liệu thứ hai có thể được sắp xếp xen kẽ theo hướng hàng.

Mỗi điểm ảnh trong số các điểm ảnh thứ nhất, các điểm ảnh thứ hai và các điểm ảnh thứ ba có thể bao gồm tranzito, tranzito này bao gồm: lớp hoạt động trên lớp nền; điện cực cổng trên lớp cách điện thứ nhất; điện cực tụ điện trên nằm trên lớp cách điện thứ hai; và điện cực nguồn và điện cực máng trên điện cực cách điện thứ ba. Một phần của đường dữ liệu thứ nhất hoặc đường dữ liệu thứ hai trong vùng không hiển thị có thể nằm trên cùng lớp với điện cực nguồn và điện cực máng được bố trí và chứa vật liệu giống như trong điện cực nguồn và điện cực máng.

Một phần của đường dữ liệu thứ hai trong vùng không hiển thị có thể nằm trên cùng lớp với điện cực cổng và chứa vật liệu giống như trong điện cực cổng. Một phần của đường dữ liệu thứ nhất trong vùng không hiển thị có thể nằm trên cùng lớp với điện cực tụ điện trên và chứa vật liệu giống như trong điện cực tụ điện trên. Bộ hiển thị có thể bao gồm lớp cách điện thứ tư trên lớp cách điện thứ ba; và các hình mẫu nổi trên lớp cách điện thứ tư và được ghép nối với điện cực máng, trong đó một phần của đường dữ liệu thứ hai trong vùng không hiển thị nằm trên cùng lớp với lớp mà trên đó có các hình mẫu nổi và chứa vật liệu giống như trong các hình mẫu nổi. Các vùng có ít nhất hai điểm ảnh trong số các điểm ảnh thứ nhất, các điểm ảnh thứ hai, và các điểm ảnh thứ ba có thể khác nhau.

Mô tả vắn tắt các hình vẽ

Các dấu hiệu sẽ trở nên rõ ràng đối với người có hiểu biết trung bình trong lĩnh vực kỹ thuật bằng cách mô tả chi tiết các phương án làm ví dụ dựa vào các hình vẽ kèm theo, trong đó:

FIG.1 là hình vẽ minh họa một phương án của bộ hiển thị;

FIG.2 là hình vẽ khác minh họa bộ hiển thị trên FIG.1;

FIG.3A và FIG.3B là hình vẽ minh họa các phương án của đơn vị điểm ảnh;

FIG.4 là hình vẽ minh họa phương án thực hiện mạch của điểm ảnh;

FIG.5 là hình vẽ minh họa mặt cắt dọc theo đường cắt I-I' trên FIG.2 mà bao gồm một phần của điểm ảnh của vùng hiển thị và vùng không hiển thị;

FIG.6 là hình vẽ minh họa phương án mà bao gồm các đường dữ liệu trong bộ hiển thị và phần tương ứng với phần A1 trên FIG.2;

FIG.7A là hình vẽ minh họa mặt cắt dọc theo đường cắt II-II' trên FIG.6, FIG.7B là hình vẽ minh họa mặt cắt dọc theo đường cắt III-III' trên FIG.6, và FIG.7C là hình vẽ minh họa mặt cắt dọc theo đường cắt IV-IV' trên FIG.6;

FIG.8 là hình vẽ minh họa phương án của điện áp dữ liệu dùng cho một hoặc nhiều điểm ảnh;

FIG.9 là hình vẽ minh họa phương án của các đường dữ liệu trong bộ hiển thị và phần tương ứng với phần A1 trên FIG.2;

FIG.10A là hình vẽ minh họa mặt cắt dọc theo đường cắt V-V' trên FIG.8, FIG.10B là hình vẽ minh họa mặt cắt dọc theo đường cắt VI-VI' trên FIG.8, FIG.10C là hình vẽ minh họa mặt cắt dọc theo đường cắt VII-VII' trên FIG.8, và FIG.10D là hình vẽ minh họa mặt cắt dọc theo đường cắt VIII-VIII' trên FIG.8;

FIG.11 là hình vẽ minh họa phương án khác của các đường dữ liệu trong bộ hiển thị

và phản tương ứng với phần A1 trên FIG.2;

FIG.12A là hình vẽ minh họa mặt cắt dọc theo đường cắt IX-IX' trên FIG.11, FIG.12B là hình vẽ minh họa mặt cắt dọc theo đường cắt X-X' trên FIG.11, FIG.12C là hình vẽ minh họa mặt cắt dọc theo đường cắt XI-XI' trên FIG.11, và FIG.12D là hình vẽ minh họa mặt cắt dọc theo đường cắt XII-XII' trên FIG.11; và

FIG.13 là hình vẽ minh họa phương án khác của các đường dữ liệu trong bộ hiển thị và phản tương ứng với phần A1 trên FIG.2.

Mô tả chi tiết sáng chế

Các phương án ví dụ sẽ được mô tả có dựa vào các hình vẽ kèm theo; tuy nhiên, các phương án này có thể được thực hiện dưới các hình thức khác nhau và không nên được hiểu là bị giới hạn ở các phương án được đưa ra ở đây. Đúng hơn, các phương án này được cung cấp sao cho sáng chế sẽ trọn vẹn và đầy đủ, và sẽ chuyển tải đầy đủ các phương án thực hiện làm ví dụ cho người có hiểu biết trung bình trong lĩnh vực kỹ thuật. Các phương án, hoặc các dấu hiệu nhất định của chúng, có thể được kết hợp để tạo thành các phương án bổ sung.

Trong các hình vẽ, các kích thước của các lớp và các vùng có thể được phóng đại nhằm minh họa rõ ràng. Cũng nên hiểu rằng khi lớp hoặc phần tử được gọi là “trên” lớp hoặc lớp nền khác, nó có thể trực tiếp nằm trên lớp hoặc lớp nền khác, hoặc các lớp xen giữa cũng có thể có mặt. Ngoài ra, nên hiểu rằng khi lớp được gọi là “dưới” lớp khác, nó có thể trực tiếp ở dưới, và một hoặc nhiều lớp xen giữa cũng có thể có mặt. Ngoài ra, cũng nên hiểu rằng khi lớp được gọi là ở “giữa” hai lớp, nó có thể là lớp duy nhất giữa hai lớp, hoặc một hoặc nhiều lớp xen giữa cũng có thể có mặt. Các số chỉ dẫn giống nhau dùng để

chỉ các phần tử giống nhau trong toàn bộ bản mô tả.

Khi phần tử được gọi là "được nối" hoặc "được ghép nối" với phần tử khác, nó có thể trực tiếp được nối hoặc được ghép nối với phần tử khác hoặc gián tiếp được nối hoặc được ghép nối với phần tử khác với một hoặc nhiều phần tử xen giữa được bố trí giữa đó. Ngoài ra, khi phần tử được gọi là "bao gồm" một thành phần, điều này biểu thị rằng phần tử này có thể còn bao gồm thành phần khác thay vì loại trừ thành phần khác này trừ khi có cách mô tả khác.

FIG.1 là hình vẽ minh họa một phương án của bộ hiển thị, và FIG.2 là hình vẽ minh họa phương án của hình vẽ khác của bộ hiển thị trên FIG.1. Dựa vào FIG.1 và FIG.2, bộ hiển thị bao gồm lớp nền SUB, các điểm ảnh PXL được bố trí trên lớp nền SUB, và phần đường dẫn LP. Lớp nền SUB bao gồm vùng hiển thị DA, và vùng không hiển thị NDA trên ít nhất một cạnh của vùng hiển thị DA.

Theo một phương án, lớp nền SUB có thể bao gồm cặp các cạnh ngắn song song với nhau theo hướng thứ nhất DR1, và cặp các cạnh dài song song với nhau theo hướng thứ hai DR2. Lớp nền SUB có hình dạng định trước. Các ví dụ bao gồm hình gần như hình tứ giác (ví dụ, hình chữ nhật), hình đa giác kín bao gồm các cạnh thẳng, hình tròn, hình elip, hoặc hình tương tự, hoặc hình bao gồm cạnh được tạo thành từ đường cong, và hình bán nguyệt, hình nửa elip hoặc hình tương tự, hoặc hình bao gồm các cạnh được tạo thành từ đường thẳng và đường cong.

Theo một phương án, trong trường hợp lớp nền SUB có cạnh được tạo thành từ đường thẳng, ít nhất một số trong số các góc của mỗi hình có thể được tạo thành từ đường cong. Ví dụ, khi lớp nền SUB là hình chữ nhật, mỗi trong số các phần nối giữa các cạnh thẳng liền kề được thay thế bằng đường cong có độ cong định trước. Ví dụ, mỗi đỉnh trong số các

đỉnh có thể được tạo thành từ cạnh cong, mà có độ cong định trước, và các đầu đối diện của các đỉnh này lần lượt được ghép nối với hai đường thẳng liền kề. Độ cong có thể thay đổi phụ thuộc vào vị trí. Ví dụ, độ cong có thể thay đổi phụ thuộc vào điểm bắt đầu của đường cong, chiều dài của đường cong, v.v.

Vùng hiển thị DA bao gồm các điểm ảnh PXL để hiển thị hình ảnh. Vùng hiển thị DA có thể có hình dạng tương ứng với hình dạng của lớp nền SUB. Ví dụ, trong cùng hình thức như hình dạng của lớp nền SUB, vùng hiển thị DA có thể có các hình dạng khác nhau, ví dụ, hình đa giác kín bao gồm các cạnh thẳng, hình tròn, hình elip hoặc hình tương tự, hình bao gồm cạnh được tạo thành từ đường cong, hình bán nguyệt, hình nửa elip hoặc dạng tương tự, hoặc hình bao gồm các cạnh được tạo thành từ đường thẳng và đường cong. Theo một phương án, khi vùng hiển thị DA có cạnh được tạo thành từ đường thẳng, ít nhất một số trong số các góc của mỗi hình có thể được tạo thành từ đường cong.

Các điểm ảnh PXL trong vùng hiển thị DA của lớp nền SUB. Mỗi điểm ảnh PXL có thể tương ứng với đơn vị nhỏ nhất để hiển thị ánh sáng của hình ảnh. Các điểm ảnh PXL có thể phát ra ánh sáng trắng và/hoặc ánh sáng màu. Ví dụ, mỗi điểm ảnh PXL có thể phát ra ánh sáng đỏ, xanh lục, và xanh lam. Các điểm ảnh PXL có thể phát ra ánh sáng lục lam, hồng đậm, hoặc vàng.

Mỗi trong số các điểm ảnh PXL có thể là phần tử phát sáng bao gồm lớp phát sáng hữu cơ. Theo một phương án, điểm ảnh PXL có thể là phần tử tinh thể lỏng, phần tử điện di, phần tử điện ướt, hoặc loại phần tử hiển thị khác.

Theo một phương án, vùng không hiển thị NDA có thể còn bao gồm vùng bổ sung ADA mà nhô ra từ một phần của vùng không hiển thị. Vùng bổ sung ADA có thể nhô ra từ các cạnh định ra vùng không hiển thị NDA. Theo một phương án, vùng bổ sung ADA có

thể nhô ra từ cạnh tương ứng với một trong số các cạnh ngắn của lớp nền SUB. Theo một phương án, vùng bổ sung ADA có thể nhô ra từ một trong số các cạnh dài hoặc có thể nhô ra từ mỗi cạnh trong số hai hoặc nhiều cạnh trong số bốn cạnh. Theo một phương án, bộ điều khiển dữ liệu có thể được bố trí trên hoặc được ghép nối với vùng bổ sung ADA.

Theo một phương án, ít nhất một phần của bộ hiển thị có thể có độ mềm dẻo, và bộ hiển thị có thể được gấp ở phần có độ mềm dẻo. Ví dụ, bộ hiển thị có thể bao gồm vùng uốn cong BA mà có độ mềm dẻo và được gấp theo một hướng, và vùng phẳng FA được bố trí trên ít nhất một cạnh của vùng uốn cong và phẳng mà không bị gấp. Vùng phẳng FA có thể có hoặc có thể không có độ mềm dẻo.

Theo một phương án, vùng uốn cong BA có thể là vùng bổ sung ADA. Theo một phương án, vùng phẳng thứ nhất FA1 và vùng phẳng thứ hai FA2 có thể được đặt cách xa nhau, với vùng uốn cong BA ở giữa chúng. Vùng phẳng thứ nhất FA1 có thể bao gồm vùng hiển thị DA. Theo một phương án, vùng uốn cong BA có thể được đặt cách xa vùng hiển thị DA.

Đối với vùng uốn cong BA, khi đường trên đó bộ hiển thị được gấp dùng để chỉ đường gấp, thì đường gấp nằm trong vùng uốn cong BA. Thuật ngữ “gấp” có thể tương ứng với trường hợp bộ hiển thị thay đổi từ hình dạng gốc thành hình dạng khác, ví dụ, bộ hiển thị không có hình dạng cố định. Thuật ngữ này có thể được bao gồm nhưng không bị giới hạn ở các trường hợp trong đó bộ hiển thị có thể được gấp hoặc uốn cong dọc theo đường gấp hoặc có thể được cuộn bằng cách cuộn, chẳng hạn.

Theo một phương án, có hai vùng phẳng FA1 và FA2 sao cho một cạnh của một vùng phẳng song song với một cạnh của vùng phẳng còn lại, và bộ hiển thị được gấp sao cho các vùng phẳng FA1 và FA2 hướng vào nhau. Theo một phương án, hai vùng phẳng FA1 và

FA2 có vùng uốn cong xen giữa BA có thể được gấp vào nhau, theo góc định trước ở giữa chúng (ví dụ, góc nhọn, góc vuông hoặc góc tù). Theo một phương án, vùng bổ sung ADA có thể được uốn dọc theo đường gấp. Trong trường hợp này, do vùng bổ sung ADA được uốn, nên chiều rộng của viên có thể được giảm bớt.

FIG.3A và FIG.3B là các hình vẽ minh họa các phương án của đơn vị điểm ảnh trong vùng hiển thị của bộ hiển thị. Dựa vào các hình vẽ FIG.2, FIG.3A, và FIG.3B, bộ hiển thị bao gồm đơn vị điểm ảnh (PXL) bao gồm các điểm ảnh PXL để hiển thị hình ảnh.

Theo một phương án, các điểm ảnh PXL có thể được sắp xếp theo ma trận bao gồm các hàng kéo dài theo hướng thứ nhất DR1 và các cột kéo dài theo hướng thứ hai DR2. Các điểm ảnh PXL có thể được sắp xếp theo các dạng khác nhau. Ví dụ, các điểm ảnh PXL có thể được sắp xếp sao cho một hướng sắp xếp tương ứng với hướng hàng, hoặc hướng xiên với một hướng tương ứng với hướng hàng.

Các điểm ảnh PXL có thể bao gồm các điểm ảnh thứ nhất PX1 để hiển thị ánh sáng có màu thứ nhất, các điểm ảnh thứ hai PX2 để hiển thị ánh sáng có màu thứ hai, và các điểm ảnh thứ ba PX3 để hiển thị ánh sáng có màu thứ ba. Theo một phương án, màu thứ nhất có thể là màu đỏ, màu thứ hai có thể là màu xanh lam, và màu thứ ba có thể là màu xanh lục. Theo một phương án, các màu thứ nhất đến thứ ba có thể là sự kết hợp khác nhau của các màu và/hoặc điểm ảnh trắng có thể được bao gồm.

Các điểm ảnh thứ nhất PX1 và các điểm ảnh thứ hai PX2 được sắp xếp xen kẽ theo hướng cột, do đó tạo thành cột điểm ảnh thứ nhất C1. Cột điểm ảnh thứ nhất C1 có thể có các điểm ảnh được sắp xếp theo trình tự điểm ảnh thứ nhất PX1, điểm ảnh thứ hai PX2, điểm ảnh thứ nhất PX1, điểm ảnh thứ hai PX2, Các điểm ảnh thứ ba PXL được sắp xếp theo hướng cột, do đó tạo thành cột điểm ảnh thứ hai C2. Cột điểm ảnh thứ hai C2 có thể

có các điểm ảnh được sắp xếp theo trình tự điểm ảnh thứ ba PX3, điểm ảnh thứ ba PX3,....

Theo một phương án, các trình tự sắp xếp điểm ảnh của các cột điểm ảnh thứ nhất liền kề C1 có thể khác nhau. Ví dụ, trong một trong số các cột điểm ảnh thứ nhất liền kề C1, các điểm ảnh có thể được sắp xếp theo trình tự điểm ảnh thứ nhất PX1, điểm ảnh thứ hai PX2, điểm ảnh thứ nhất PX1, điểm ảnh thứ hai PX2, ..., và vân vân. Trong các cột điểm ảnh thứ nhất C1 khác, các điểm ảnh có thể được sắp xếp theo trình tự điểm ảnh thứ hai PX2, điểm ảnh thứ nhất PX1, điểm ảnh thứ hai PX2, điểm ảnh thứ nhất PX1, ..., và vân vân.

Theo đó, theo phương án trên FIG.3A, các điểm ảnh có thể được sắp xếp dọc theo hướng hàng theo trình tự điểm ảnh thứ nhất PX1, điểm ảnh thứ ba PX3, điểm ảnh thứ nhất PX1, điểm ảnh thứ ba PX3,...., hoặc theo trình tự điểm ảnh thứ hai PX2, điểm ảnh thứ ba PX3, điểm ảnh thứ hai PX2, điểm ảnh thứ ba PX3, ..., và vân vân. Theo một phương án, các điểm ảnh có thể được sắp xếp dọc theo hướng hàng theo trình tự điểm ảnh thứ nhất PX1, điểm ảnh thứ ba PX3, điểm ảnh thứ hai PX2, điểm ảnh thứ ba PX3, ..., và vân vân.

Các cột điểm ảnh thứ nhất C1 và các cột điểm ảnh thứ hai C2 được bố trí và được sắp xếp xen kẽ theo hướng hàng. Do đó, dựa trên một hàng bất kỳ, ví dụ, hàng tùy ý, các điểm ảnh thứ nhất PX1 và các điểm ảnh thứ ba PX3 được sắp xếp xen kẽ ở hàng thứ n. Tức là, ở hàng thứ n, các điểm ảnh được sắp xếp theo trình tự điểm ảnh thứ nhất PX1, điểm ảnh thứ ba PX3, điểm ảnh thứ nhất PX1, điểm ảnh thứ ba PX3, điểm ảnh thứ nhất PX1, ..., và vân vân. Ở hàng thứ n-1 hoặc hàng thứ n+1, các điểm ảnh thứ hai PX2 và các điểm ảnh thứ ba PX3 được sắp xếp xen kẽ. Tức là, ở hàng thứ n-1 hoặc hàng thứ n+1, các điểm ảnh được sắp xếp theo trình tự điểm ảnh thứ hai PX2, điểm ảnh thứ ba PX3, điểm ảnh thứ hai PX2, điểm ảnh thứ ba PX3, điểm ảnh thứ hai PX2,...., và vân vân.

Mỗi cột điểm ảnh được ghép nối với đường dữ liệu DL tương ứng. Các điểm ảnh PXL của cột điểm ảnh thứ nhất C1 được ghép nối với đường dữ liệu thứ nhất DL1. Ví dụ, các điểm ảnh thứ nhất PX1 và các điểm ảnh thứ hai PX2 của cột điểm ảnh thứ nhất C1 được ghép nối với đường dữ liệu thứ nhất DL1. Các điểm ảnh PXL của cột điểm ảnh thứ hai C2 được ghép nối với đường dữ liệu thứ hai DL2. Các điểm ảnh thứ ba PX3 của cột điểm ảnh thứ hai C2 được ghép nối với đường dữ liệu thứ hai DL2. Do đó, các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2 được sắp xếp xen kẽ theo hướng hàng theo cùng cách thức như cách thức của các cột điểm ảnh thứ nhất C1 và thứ hai C2.

Kết cấu sắp xếp nêu trên của các điểm ảnh thứ nhất PX1 đến các điểm ảnh thứ ba PX3 tương ứng với kết cấu ma trận điểm ảnh PenTile (PXL). Theo một phương án, kết cấu ma trận điểm ảnh PenTile (PXL) sử dụng phương pháp triển khai là chia sẻ các điểm ảnh liền kề để thể hiện các màu. Do đó, số lượng các điểm ảnh tương đối nhỏ có thể đạt được độ phân giải cao.

Các điểm ảnh thứ nhất PX1, các điểm ảnh thứ hai PX2, và các điểm ảnh thứ ba PX3 có thể có cùng diện tích. Theo một phương án, các điểm ảnh thứ nhất PX1, các điểm ảnh thứ hai PX2, và/hoặc các điểm ảnh thứ ba PX3 có thể có các diện tích khác nhau theo phương án khác. Tất cả các điểm ảnh thứ nhất PX1, các điểm ảnh thứ hai PX2, và các điểm ảnh thứ ba PX3 có thể có các diện tích khác nhau, ví dụ, hai trong số các điểm ảnh có thể có cùng diện tích và điểm ảnh còn lại có thể có diện tích khác. Ví dụ, diện tích của mỗi điểm ảnh thứ hai PX2 phát ra ánh sáng xanh lam làm màu thứ hai có thể lớn hơn diện tích của mỗi điểm ảnh thứ nhất PX1 phát ra ánh sáng đỏ làm màu thứ nhất, và/hoặc diện tích của mỗi điểm ảnh thứ ba PX3 phát ra ánh sáng xanh lục làm màu thứ ba. Theo một phương án, các điểm ảnh thứ nhất PX1 và các điểm ảnh thứ hai PX2 có thể có cùng diện tích, và

diện tích của các điểm ảnh thứ ba PX3 có thể nhỏ hơn các diện tích của các điểm ảnh thứ nhất PX1 và/hoặc các điểm ảnh thứ hai PX2.

FIG.4 là hình vẽ minh họa phương án thực hiện mạch của điểm ảnh PXL dùng làm phần tử phát sáng và là phương án điển hình của kết cấu của các điểm ảnh thứ nhất, thứ hai, và thứ ba.

Dựa vào FIG.4, mỗi điểm ảnh PXL bao gồm tranzito màng mỏng được ghép nối với phần đường dẫn, phần tử phát sáng EL được ghép nối với tranzito màng mỏng, và tụ điện Cst. Tranzito màng mỏng có thể bao gồm tranzito màng mỏng điều khiển TR2 để điều khiển phần tử phát sáng EL, và tranzito màng mỏng chuyển mạch TR1 để chuyển mạch tranzito màng mỏng điều khiển TR2. Điểm ảnh PXL, như được minh họa, bao gồm hai tranzito màng mỏng TR1 và TR2. Theo một phương án, mỗi điểm ảnh PXL có thể bao gồm một tranzito mỏng và một tụ điện, hoặc ba hoặc nhiều tranzito màng mỏng và hai hoặc nhiều tụ điện. Theo một phương án, điểm ảnh PXL có thể bao gồm bảy tranzito màng mỏng, một hoặc nhiều phần tử phát sáng, và một hoặc nhiều tụ điện lưu trữ.

Tranzito màng mỏng chuyển mạch TR1 bao gồm điện cực cổng, điện cực nguồn, và điện cực máng. Trong tranzito màng mỏng chuyển mạch TR1, điện cực cổng được ghép nối với đường cổng GL, và điện cực nguồn được ghép nối với đường dữ liệu DL. Điện cực máng được ghép nối với điện cực cổng của tranzito màng mỏng điều khiển TR2. Tranzito màng mỏng chuyển mạch TR1 truyền tín hiệu dữ liệu được áp dụng cho đường dữ liệu DL đến tranzito màng mỏng điều khiển TR2 đáp ứng lại tín hiệu quét được áp dụng cho đường cổng GL.

Tranzito màng mỏng điều khiển TR2 bao gồm điện cực cổng, điện cực nguồn, và điện cực máng. Trong tranzito màng mỏng điều khiển TR2, điện cực cổng được ghép nối với

tranzito màng mỏng chuyển mạch TR1, điện cực nguồn được ghép nối với đường điện thứ nhất ELVDD, và điện cực máng được ghép nối với phần tử phát sáng EL.

Phần tử phát sáng EL bao gồm lớp phát sáng giữa điện cực thứ nhất và điện cực thứ hai. Điện cực thứ nhất được ghép nối với điện cực máng của tranzito màng mỏng điều khiển TR2. Điện cực thứ hai được ghép nối với đường điện thứ hai ELVSS để tiếp nhận điện áp chung. Lớp phát sáng hiển thị hình ảnh bằng cách phát ra ánh sáng dựa trên tín hiệu đầu ra của tranzito màng mỏng điều khiển TR2. Về mặt này, ánh sáng được phát ra từ lớp phát sáng có thể được thay đổi phụ thuộc vào vật liệu của lớp phát sáng, và có thể là ánh sáng màu hoặc ánh sáng trắng.

Tụ điện Cst được ghép nối giữa điện cực cổng và điện cực nguồn của tranzito màng mỏng điều khiển TR2, và nạp và lưu trữ tín hiệu dữ liệu để điều khiển điện áp điện cực cổng của tranzito màng mỏng điều khiển TR2.

Lại dựa vào các hình vẽ từ FIG.1 đến FIG.4, vùng không hiển thị NDA là vùng không bao gồm các điểm ảnh và do đó không hiển thị hình ảnh. Vùng không hiển thị NDA có thể bao gồm vùng tỏa ra FTA giữa vùng hiển thị DA và vùng uốn cong BA. Vùng hiển thị DA, vùng tỏa ra FTA, và vùng uốn cong BA có thể được sắp xếp liên tiếp.

Vùng tỏa ra FTA là phần trên đó phần đường dẫn của vùng hiển thị DA kéo dài đến vùng uốn cong BA. Các đường dẫn kéo dài theo hướng thứ hai DR2 trong vùng hiển thị DA có dạng hình quạt, trong đó các khoảng cách giữa các đường được giảm dần trong vùng tỏa ra FTA. Phần kết nối có thể bao gồm các loại đường dẫn khác nhau. Ví dụ, phần đường dẫn LP có thể cấp tín hiệu đến mỗi điểm ảnh PXL và có thể bao gồm đường cổng, đường dữ liệu, đường điện thứ nhất, đường điện thứ hai, và vân vân. Một cách tùy chọn, phần đường dẫn LP có thể bao gồm các đường khác. Theo một phương án, ví dụ trong đó các

đường của phần đường dẫn là các đường dữ liệu sẽ được mô tả.

Theo một phương án, nói chung, các đường dữ liệu DL có thể kéo dài theo hướng thứ hai DR2 trong vùng hiển thị DA và được đặt cách xa nhau. Khi các đường dữ liệu DL kéo dài theo hướng thứ hai DR2, thì khoảng cách giữa các đường dữ liệu liền kề DL có thể được giảm dần hoặc tăng dần. Theo một phương án, các đường dữ liệu DL có thể được tạo kết cấu sao cho khoảng cách giữa các đường dữ liệu liền kề DL được giảm dần theo hướng thứ hai DR2 trong vùng tỏa ra FTA.

Vùng không hiển thị NDA có thể bao gồm các đường dữ liệu DL được ghép nối với các điểm ảnh PXL và bộ điều khiển được ghép nối với các đường dữ liệu DL để điều khiển các điểm ảnh PXL. Các đường dữ liệu DL có thể được ghép nối với các điểm ảnh PXL. Các đường dữ liệu DL có thể được bố trí bên trên vùng hiển thị DA và vùng không hiển thị NDA. Theo một phương án, các đường dữ liệu DL có thể kéo dài đến vùng phẳng thứ hai FA2 qua vùng tỏa ra FTA của vùng không hiển thị NDA.

Các đường dữ liệu DL được ghép nối với bộ điều khiển, và bộ điều khiển có thể được ghép nối với đầu của phần đường dẫn. Bộ điều khiển cấp tín hiệu đến mỗi điểm ảnh PXL thông qua đường dữ liệu DL tương ứng và điều khiển hoạt động của mỗi điểm ảnh PXL theo tín hiệu.

Bộ điều khiển có thể bao gồm bộ điều khiển quét mà cấp tín hiệu quét đến mỗi điểm ảnh PXL dọc theo đường công GL tương ứng, bộ điều khiển dữ liệu mà cấp tín hiệu dữ liệu đến mỗi điểm ảnh PXL dọc theo đường dữ liệu DL tương ứng, và bộ điều khiển định thời mà điều khiển bộ điều khiển quét và bộ điều khiển dữ liệu.

Theo một phương án, bộ điều khiển quét có thể được gắn trực tiếp trên lớp nền SUB.

Khi bộ điều khiển quét được gắn trực tiếp trên lớp nền SUB, bộ điều khiển quét có thể được tạo thành trong quy trình tạo thành các điểm ảnh PXL. Theo một phương án, bộ điều khiển quét có thể nằm trên lớp nền SUB dưới dạng chip-trên-kính sau khi bộ điều khiển quét này đã được tạo thành trên chip riêng biệt. Theo một phương án, bộ điều khiển quét có thể được gắn trên bảng mạch in và sau đó được ghép nối với lớp nền SUB bằng đầu nối.

Theo một phương án, bộ điều khiển dữ liệu có thể được gắn trực tiếp trên lớp nền SUB, hoặc có thể được tạo thành trên chip riêng biệt và sau đó được ghép nối với lớp nền SUB. Theo một phương án, khi bộ điều khiển dữ liệu được tạo thành trên chip riêng biệt và được ghép nối với lớp nền SUB, bộ điều khiển dữ liệu này có thể được tạo ra dưới dạng chip-trên-kính hoặc chip-trên-chất dẻo. Theo một phương án, bộ điều khiển dữ liệu có thể được gắn trên bảng mạch in và sau đó được ghép nối với lớp nền SUB bằng đầu nối. Theo một phương án, bộ điều khiển dữ liệu có thể được sản xuất dưới dạng chip-trên-màng (chip-on-film - COF) và sau đó được ghép nối với lớp nền SUB.

FIG.5 minh họa hình vẽ mặt cắt được cắt dọc theo đường I-I' trên FIG.2, và minh họa một phần của điểm ảnh của vùng hiển thị DA và vùng không hiển thị NDA. Theo một phương án, như được minh họa trên FIG.1, bộ hiển thị có hình dạng trong đó một phần của bộ hiển thị được uốn. Trên FIG.5, bộ hiển thị được thể hiện ở trạng thái không uốn. Trước tiên, vùng hiển thị DA sẽ được mô tả, và sau đó vùng không hiển thị NDA sẽ được mô tả.

Theo một phương án, các điểm ảnh PXL nằm trong vùng hiển thị DA. Mỗi điểm ảnh PXL bao gồm tranzito được ghép nối với đường dẫn tương ứng của phần đường dẫn LP, phần tử phát sáng được ghép nối với tranzito, và tụ điện Cst. Tranzito có thể bao gồm tranzito điều khiển để điều khiển phần tử phát sáng, và tranzito chuyển mạch để chuyển mạch tranzito điều khiển.

Trên FIG.3, hai tranzito và một tụ điện được minh họa dùng cho mỗi điểm ảnh PXL. Theo một phương án, hai hoặc nhiều tranzito và ít nhất một tụ điện có thể được bố trí cho mỗi điểm ảnh PXL. Theo phương án khác, ba hoặc nhiều tranzito và hai hoặc nhiều tụ điện có thể được bố trí cho mỗi điểm ảnh PXL.

Các điểm ảnh PXL theo phương án được bố trí trên lớp nền SUB. Lớp nền SUB có thể được làm bằng, ví dụ, vật liệu cách điện chẳng hạn như nhựa. Ngoài ra, lớp nền SUB có thể được làm bằng vật liệu có độ mềm dẻo để uốn được hoặc gấp được, và có kết cấu đơn lớp hoặc đa lớp.

Lớp nền SUB có thể chứa ít nhất một chất trong số polystyren, rượu polyvinyl, polymetyl metacrylat, polyetesulfon, polyacrylat, polyeteimit, polyetylen naphtalat, polyetylen tereptalat, polyphenylen sulfua, polyarylat, polyimit, polycacbonat, triaxetat xenluloza, xenluloza axetat propionat, hoặc polyuretan. Vật liệu cấu thành lớp nền SUB có thể khác theo phương án khác, và lớp nền SUB cũng có thể được làm bằng chất dẻo có sợi gia cường (fiber reinforce plastic - FRP) hoặc vật liệu tương tự.

Lớp đệm BF nằm trên lớp nền SUB. Lớp đệm BF có chức năng ngăn ngừa các tạp chất không khuếch tán vào tranzito chuyển mạch hoặc tranzito điều khiển. Lớp đệm BF có thể được tạo ra có kết cấu đơn lớp hoặc kết cấu đa lớp có ít nhất hai hoặc nhiều lớp. Lớp đệm BF có thể là lớp cách điện vô cơ được tạo thành bằng vật liệu vô cơ. Ví dụ, lớp đệm BF có thể chứa silic nitrit, silic oxit, silic oxynitrit, hoặc chất tương tự. Trong trường hợp lớp đệm BF có kết cấu đa lớp, các lớp tương ứng có thể được tạo thành bằng vật liệu giống nhau hoặc các vật liệu khác nhau. Lớp đệm BF có thể được loại bỏ phụ thuộc vào vật liệu của lớp nền SUB hoặc các điều kiện gia công.

Các hình mẫu hoạt động ACT nằm trên lớp đệm BF. Mỗi hình mẫu hoạt động ACT

chứa vật liệu bán dẫn. Mỗi hình mẫu hoạt động ACT có thể bao gồm vùng kênh giữa vùng nguồn và vùng máng. Hình mẫu hoạt động ACT có thể là hình mẫu bán dẫn bao gồm, ví dụ, silic đa tinh thể, silic vô định hình, hoặc oxit bán dẫn. Vùng kênh có thể là hình mẫu bán dẫn không pha tạp chất và là chất bán dẫn thuần. Mỗi vùng trong số vùng nguồn và vùng máng có thể là hình mẫu bán dẫn có pha tạp chất. Tạp chất chẳng hạn như tạp chất loại n, tạp chất loại p, hoặc các kim loại khác có thể được sử dụng làm tạp chất.

Lớp cách điện thứ nhất INS1 ở trên hình mẫu hoạt động ACT. Lớp cách điện thứ nhất INS1 có thể là lớp cách điện vô cơ được tạo thành bằng vật liệu vô cơ hoặc lớp cách điện hữu cơ được tạo thành bằng vật liệu hữu cơ. Vật liệu cách điện vô cơ, chẳng hạn như polysiloxan, silic nitrit, silic oxit, hoặc silic oxynitrit, có thể được sử dụng làm vật liệu vô cơ. Vật liệu hữu cơ có thể là vật liệu cách điện hữu cơ chẳng hạn như, nhưng không bị giới hạn ở, hợp chất polyacryl, hợp chất polyimide, hợp chất flocacbon chẳng hạn như Teflon, hoặc hợp chất benzoxyclobuten.

Điện cực cổng GE và điện cực tụ điện dưới LE nằm trên lớp cách điện thứ nhất INS1. Điện cực cổng GE bao phủ vùng tương ứng với vùng kênh của hình mẫu hoạt động ACT. Điện cực cổng GE và điện cực tụ điện dưới LE có thể được làm bằng kim loại. Ví dụ, điện cực cổng GE có thể bao gồm ít nhất một kim loại chẳng hạn như vàng (Au), bạc (Ag), nhôm (Al), molybden (Mo), crôm (Cr), titan (Ti), niken (Ni), neodim (Nd), đồng (Cu), hoặc hợp kim của các kim loại này. Điện cực cổng GE có thể có kết cấu đơn lớp, hoặc kết cấu đa lớp được tạo thành bằng cách xếp chồng hai hoặc nhiều vật liệu là các kim loại và các hợp kim.

Theo một phương án, các đường dẫn khác bao gồm các đường cổng có thể nằm trong cùng lớp với lớp của điện cực cổng GE và điện cực tụ điện dưới LE và được tạo thành bằng vật liệu giống như chúng. Các đường dẫn khác chẳng hạn như các đường cổng có thể được

ghép nối trực tiếp hoặc gián tiếp với một phần của tranzito, ví dụ, điện cực cổng GE, trong mỗi điểm ảnh PXL.

Lớp cách điện thứ hai INS2 nằm trên điện cực cổng GE và điện cực tụ điện dưới LE. Lớp cách điện thứ hai INS2 có thể là lớp cách điện vô cơ được tạo thành bằng vật liệu vô cơ. Polysiloxan, silic nitrit, silic oxit, silic oxynitrit, hoặc chất tương tự, có thể là vật liệu vô cơ.

Điện cực tụ điện trên UE nằm trên lớp cách điện thứ hai INS2 và có thể được tạo thành bằng kim loại. Ví dụ, điện cực tụ điện trên UE có thể bao gồm ít nhất một của các kim loại chẳng hạn như vàng (Au), bạc (Ag), nhôm (Al), molypden (Mo), crôm (Cr), titan (Ti), niken (Ni), neodim (Nd), đồng (Cu), hoặc hợp kim của các kim loại này. Điện cực tụ điện trên UE có thể có kết cấu đơn lớp hoặc kết cấu đa lớp được tạo thành bằng cách xếp chồng hai hoặc nhiều vật liệu là các kim loại và các hợp kim.

Lớp cách điện thứ hai INS2 nằm giữa điện cực tụ điện dưới LE và điện cực tụ điện trên UE, theo đó tạo thành tụ điện Cst. Tụ điện Cst có thể có kết cấu khác theo phương án khác.

Lớp cách điện thứ ba INS3 nằm trên điện cực tụ điện trên UE và có thể là lớp cách điện vô cơ được tạo thành bằng vật liệu vô cơ. Polysiloxan, silic nitrit, silic oxit, silic oxynitrit, hoặc chất tương tự, có thể là vật liệu vô cơ.

Điện cực nguồn SE và điện cực máng DE nằm trên lớp cách điện thứ ba INS3. Điện cực nguồn SE và điện cực máng DE lần lượt tiếp xúc với vùng nguồn và vùng máng của hình mẫu hoạt động ACT thông qua các lỗ tiếp xúc được tạo thành trong lớp cách điện thứ ba INS3, lớp cách điện thứ hai INS2, và lớp cách điện thứ nhất INS1.

Điện cực nguồn SE và điện cực máng DE có thể được làm bằng kim loại, ví dụ, ít nhất một kim loại chẳng hạn như vàng (Au), bạc (Ag), nhôm (Al), molybden (Mo), crôm (Cr), titan (Ti), niken (Ni), neodim (Nd), đồng (Cu), hoặc hợp kim của các kim loại này. Mỗi cực trong số điện cực nguồn SE và điện cực máng DE có thể có kết cấu đơn lớp hoặc kết cấu đa lớp được tạo thành bằng cách xếp chồng hai hoặc nhiều vật liệu là các kim loại và các hợp kim.

Theo một phương án, các đường dữ liệu DL hoặc các đường điện thứ nhất có thể nằm trong cùng lớp với lớp của điện cực nguồn SE và điện cực máng DE và được tạo thành bằng vật liệu giống như chúng. Các đường dữ liệu DL hoặc thứ nhất các đường điện có thể được ghép nối trực tiếp hoặc gián tiếp với phần (ví dụ, điện cực nguồn SE và/hoặc điện cực máng DE) của tranzito trong mỗi điểm ảnh PXL.

Lớp thụ động hóa PSV có thể nằm trên điện cực nguồn SE và điện cực máng DE. Lớp thụ động hóa PSV có thể là lớp cách điện vô cơ được tạo thành bằng vật liệu vô cơ. Ví dụ, polysiloxan, silic nitrit, silic oxit, silic oxynitrit, hoặc chất tương tự, có thể được sử dụng làm vật liệu vô cơ. Lớp thụ động hóa PSV có thể được loại bỏ theo một hoặc nhiều phương án.

Lớp cách điện thứ tư INS4 có thể nằm trên lớp thụ động hóa PSV. Theo một phương án, lớp thụ động hóa PSV có thể được loại bỏ. Trong trường hợp này, lớp cách điện thứ tư INS4 có thể nằm trên lớp cách điện thứ ba INS3.

Lớp cách điện thứ tư INS4 có thể là lớp cách điện hữu cơ được tạo thành bằng vật liệu hữu cơ. Vật liệu cách điện hữu cơ chẳng hạn như hợp chất polyacryl, hợp chất polyimide, hợp chất flocacbon chẳng hạn như Teflon, hoặc hợp chất benzoxyclobuten có thể được sử dụng làm vật liệu hữu cơ.

Hình mẫu nối CNP có thể nằm trên lớp cách điện thứ tư INS4. Hình mẫu nối CNP được ghép nối với điện cực máng DE thông qua lỗ tiếp xúc đi qua lớp cách điện thứ tư INS4 và lớp thụ động hóa PSV. Hình mẫu nối CNP có thể bao gồm ít nhất một kim loại chẳng hạn như vàng (Au), bạc (Ag), nhôm (Al), molybden (Mo), crôm (Cr), titan (Ti), niken (Ni), neodim (Nd), đồng (Cu), hoặc hợp kim của các kim loại này. Hình mẫu nối CNP có thể có kết cấu đơn lớp hoặc kết cấu đa lớp được tạo thành bằng cách xếp chồng hai hoặc nhiều vật liệu là các kim loại và các hợp kim.

Theo một phương án, các đường dẫn khác chẳng hạn như đường điện giả có thể nằm trong cùng lớp với lớp của hình mẫu nối CNP và được tạo thành bằng vật liệu giống như vật liệu của hình mẫu nối CNP.

Lớp cách điện thứ năm INS5 có thể ở trên hình mẫu nối CNP và có thể bao gồm lớp cách điện hữu cơ được tạo thành bằng vật liệu hữu cơ. Vật liệu cách điện hữu cơ (ví dụ, hợp chất polyacryl, hợp chất polyimide, hợp chất flocacbon chẳng hạn như Teflon, hoặc hợp chất benzoxyclobuten) có thể là vật liệu hữu cơ.

Điện cực thứ nhất EL1 có thể nằm trên lớp cách điện thứ năm INS5. Điện cực thứ nhất EL1 được ghép nối với tranzito theo cách mà điện cực thứ nhất EL1 được ghép nối với hình mẫu nối CNP thông qua lỗ tiếp xúc đi qua lớp cách điện thứ năm INS5 và được ghép nối với điện cực máng DE thông qua lỗ tiếp xúc đi qua lớp cách điện thứ tư INS4 và lớp thụ động hóa PSV. Điện cực thứ nhất EL1 có thể được sử dụng làm anốt hoặc catốt.

Theo một phương án, lớp cách điện hữu cơ được tạo thành bằng lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 có thể nằm trên lớp thụ động hóa PSV. Theo một phương án, chỉ một lớp cách điện hữu cơ có thể ở giữa lớp thụ động hóa PSV và điện cực thứ nhất EL1. Theo một phương án, chỉ một lớp cách điện hữu cơ có thể nằm trên lớp thụ

động hóa PSV, và điện cực thứ nhất EL1 có thể nằm trên lớp cách điện hữu cơ. Trong trường hợp này, hình mẫu nổi CNP có thể được loại bỏ, và điện cực thứ nhất EL1 có thể được ghép nối trực tiếp với điện cực máng DE thông qua lỗ tiếp xúc trong lớp cách điện hữu cơ. Khi phương án trong đó lớp cách điện hữu cơ được tạo thành bằng hai lớp bao gồm lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 được mô tả, phương án này có thể bao gồm trường hợp lớp cách điện hữu cơ được phân chia thành lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 hoặc trường hợp chỉ một lớp cách điện hữu cơ được bố trí.

Điện cực thứ nhất EL1 có thể bao gồm lớp gồm kim loại, ví dụ, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, hoặc hợp kim của chúng, và/hoặc ITO (indi thiếc oxit), IZO (indi kẽm oxit), ZnO (kẽm oxit), ITZO (indi thiếc kẽm oxit), hoặc chất tương tự. Theo một phương án, điện cực thứ nhất EL1 có thể được tạo thành bằng một loại kim loại hoặc hai hoặc nhiều loại trong số các kim loại, ví dụ, hợp kim của Ag và Mg. Điện cực thứ nhất EL1 có thể bao gồm lớp dẫn điện trong suốt để cung cấp hình ảnh theo hướng về phía phần dưới của lớp nền SUB, hoặc có thể bao gồm lớp phản xạ bằng kim loại và/hoặc lớp dẫn điện trong suốt để cung cấp hình ảnh theo hướng về phía phần trên của lớp nền SUB.

Lớp xác định điểm ảnh PDL để xác định vùng điểm ảnh (PXL) tương ứng với mỗi điểm ảnh PXL nằm trên lớp nền SUB trên đó điện cực thứ nhất EL1, v.v. được tạo thành. Lớp xác định điểm ảnh PDL là lớp cách điện hữu cơ bao gồm, ví dụ, hợp chất polyacryl, hợp chất polyimit, hợp chất flocacbon chẳng hạn như Teflon, hoặc hợp chất benzoxyclobuten có thể được sử dụng làm vật liệu hữu cơ.

Lớp xác định điểm ảnh PDL làm lộ ra bề mặt trên của điện cực thứ nhất EL1 và nhô lên từ lớp nền SUB dọc theo ngoại vi của điểm ảnh PXL.

Lớp phát sáng hữu cơ OL có thể được bố trí trên vùng điểm ảnh (PXL) được bao

quanh bởi lớp xác định điểm ảnh PDL. Lớp phát sáng hữu cơ OL có thể chứa vật liệu có phân tử thấp hoặc phân tử cao. Vật liệu có phân tử thấp có thể bao gồm, ví dụ, đồng phthaloxyanin (CuPc), N,N'-Di(naphtalen-1-yl)-N,N'-diphenyl-benzidin (NPB), nhôm tris-8-hydroxyquinolin (Alq3), v.v. Các vật liệu này có thể được tạo thành bằng phương pháp bay hơi chân không. Vật liệu có phân tử cao có thể bao gồm, ví dụ, PEDOT, vật liệu PPV (poly-phenylenvinylen), vật liệu polyflorene, v.v.

Lớp phát sáng hữu cơ OL có thể có kết cấu đơn lớp hoặc kết cấu đa lớp bao gồm các lớp chức năng khác nhau. Khi lớp phát sáng hữu cơ OL có kết cấu đa lớp, kết cấu này có thể bao gồm tất cả hoặc một phần của lớp phun lỗ trống, lớp vận chuyển lỗ trống, lớp phát xạ, lớp vận chuyển điện tử, lớp phun điện tử, v.v., có thể được xếp chồng trong kết cấu đơn vật liệu hoặc đa vật liệu. Lớp phát sáng hữu cơ OL có thể được tạo thành, ví dụ, bằng phương pháp bay hơi, phương pháp in lưới, phương pháp in phun mực, phương pháp tạo hình ảnh cảm ứng nhiệt laze (laser induced thermal imaging - LITI), hoặc phương pháp tương tự.

Theo một phương án, ít nhất một phần của lớp phát sáng hữu cơ OL có thể được tạo thành liền khối bên trên các điện cực thứ nhất EL1. Theo một phương án, lớp phát sáng hữu cơ OL có thể được bố trí riêng biệt để tương ứng với mỗi điện cực trong số các điện cực thứ nhất EL1.

Điện cực thứ hai EL2 nằm trên lớp phát sáng hữu cơ OL và, ví dụ, có thể được bố trí cho mỗi điểm ảnh PXL. Theo một phương án, điện cực thứ hai EL2 có thể bao phủ phần lớn vùng hiển thị DA và có thể được chia sẻ bởi nhiều điểm ảnh PXL.

Điện cực thứ hai EL2 có thể dùng làm anốt hoặc catốt. Khi điện cực thứ nhất EL1 là anốt, thì điện cực thứ hai EL2 có thể là catốt. Khi điện cực thứ nhất EL1 là catốt, thì điện

cực thứ hai EL2 có thể là anôt.

Điện cực thứ hai EL2 có thể bao gồm lớp kim loại chứa, ví dụ, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, hoặc chất tương tự, và/hoặc lớp dẫn điện trong suốt bao gồm, ví dụ, ITO (indi thiếc oxit), IZO (indi kẽm oxit), ZnO (kẽm oxit), ITZO (indi thiếc kẽm oxit), hoặc chất tương tự. Theo một phương án, điện cực thứ hai EL2 có thể có kết cấu đa lớp với hai hoặc nhiều lớp bao gồm lớp kim loại mỏng. Theo một phương án, điện cực thứ hai EL2 có thể có kết cấu ba lớp gồm ITO/Ag/ITO, chẳng hạn.

Điện cực thứ hai EL2 có thể bao gồm lớp phản xạ bằng kim loại và/hoặc lớp dẫn điện trong suốt khi hình ảnh cần được tạo ra theo hướng về phía phần dưới của lớp nền SUB, và có thể bao gồm lớp dẫn điện trong suốt khi hình ảnh cần được tạo ra theo hướng về phía phần trên của lớp nền SUB.

Lớp bao SL nằm trên điện cực thứ hai EL2 và có thể được tạo thành bằng một lớp hoặc nhiều lớp. Theo một phương án, lớp bao SL có thể bao gồm các lớp bao thứ nhất SL1 đến thứ ba SL3. Các lớp bao thứ nhất SL1 đến thứ ba SL3 có thể chứa vật liệu hữu cơ và/hoặc vật liệu vô cơ. Theo một phương án, lớp bao thứ ba SL3 có thể được làm bằng vật liệu vô cơ ở vị trí ngoài cùng.

Theo một phương án, lớp bao thứ nhất SL1 có thể chứa vật liệu vô cơ, lớp bao thứ hai SL2 có thể chứa vật liệu hữu cơ hoặc vật liệu vô cơ, và lớp bao thứ ba SL3 có thể chứa vật liệu vô cơ. Trong trường hợp vật liệu vô cơ, tính chống sự thâm nhập của nước hoặc oxy là vượt trội so với tính chất này của vật liệu hữu cơ, nhưng vật liệu vô cơ dễ rạn nứt vì nó có độ mềm dẻo thấp. Do lớp bao thứ nhất SL1 và lớp bao thứ ba SL3 được làm bằng vật liệu vô cơ, và lớp bao thứ hai SL2 được làm bằng vật liệu hữu cơ, nên sự lan rộng của các vết rạn nứt có thể được ngăn ngừa. Khi lớp bao thứ hai SL2 chứa vật liệu hữu cơ, nó có thể

được bao phủ hoàn toàn bởi lớp bao thứ ba SL3 sao cho mép của lớp bao thứ hai SL2 được ngăn ngừa không bị lộ ra ngoài.

Theo một phương án, vật liệu hữu cơ có thể chứa vật liệu cách điện hữu cơ, ví dụ, hợp chất polyacryl, hợp chất polyimide, hợp chất flocacbon chẳng hạn như Teflon, hoặc hợp chất benzoxyclobuten. Polysiloxan, silic nitrit, silic oxit, silic oxynitrit, hoặc chất tương tự, có thể được sử dụng làm vật liệu vô cơ. Khi lớp bao thứ hai SL2 chứa vật liệu vô cơ thay cho vật liệu hữu cơ, thì các vật liệu cách điện silic khác có thể được sử dụng, ví dụ, hexametyldisiloxan (HMDSO), octametylxyclotetrasiloxan (OMCTSO), tetrametyldisiloxan (TMDSO), tetraethyleortosilicat (TEOS), v.v. Theo một phương án, lớp phát sáng hữu cơ OL tạo thành phần tử phát sáng có thể dễ dàng bị hư hại do nước, oxy, v.v., từ bên ngoài. Xét điều này, lớp bao SL bao phủ các lớp phát sáng hữu cơ OL, do đó bảo vệ chúng. Lớp bao SL có thể bao phủ vùng hiển thị DA và kéo dài ra bên ngoài của vùng hiển thị DA.

Khi các lớp cách điện chứa vật liệu hữu cơ, có các ưu điểm về mặt độ mềm dẻo, độ đàn hồi, v.v., nhưng nước hoặc oxy có thể thâm nhập so với khi lớp cách điện được làm bằng vật liệu vô cơ. Theo một phương án, để ngăn ngừa không cho nước hoặc oxy thâm nhập vào các lớp cách điện được làm bằng vật liệu hữu cơ, các lớp cách điện chứa vật liệu hữu cơ có thể được bao phủ bởi các lớp cách điện chứa vật liệu vô cơ sao cho các mép của các lớp cách điện được làm bằng vật liệu hữu cơ không được lộ ra bên ngoài.

Ví dụ, lớp cách điện thứ tư INS4, lớp cách điện thứ năm INS5, và/hoặc lớp xác định điểm ảnh PDL có thể được làm bằng vật liệu hữu cơ kéo dài đến chỉ một phần của vùng không hiển thị NDA, chứ không bao phủ toàn bộ vùng không hiển thị NDA. Lớp cách điện thứ tư INS4, lớp cách điện thứ năm INS5, và/hoặc lớp xác định điểm ảnh PDL chứa vật

liệu hữu cơ có thể có khoảng hở thứ nhất OPN1 được tạo thành, ví dụ, bằng cách loại bỏ một phần của lớp này dọc theo chu vi của vùng hiển thị DA.

Theo một phương án, bề mặt trên của lớp xác định điểm ảnh PDL, và bề mặt bên của lớp cách điện thứ tư INS4, lớp cách điện thứ năm INS5, và/hoặc lớp xác định điểm ảnh PDL được lộ ra nhờ sự tạo thành khoảng hở thứ nhất OPN1 được bao bằng lớp cách điện chứa vật liệu hữu cơ (ví dụ, bằng lớp bao SL), và do đó được ngăn ngừa không bị lộ ra bên ngoài. Theo một phương án, lớp bao SL có thể bao gồm các lớp vật liệu hữu cơ và các lớp vật liệu vô cơ được xếp chồng xen kẽ.

Theo một phương án, phần đường dẫn LP nằm trong vùng không hiển thị NDA. Trong vùng không hiển thị NDA có vùng uốn cong BA mà lớp nền SUB được uốn tại đó. Phần đường dẫn LP bao gồm các đường dữ liệu DL và ghép nối bộ điều khiển và các điểm ảnh PXL.

Các đường dữ liệu DL theo phương án có thể ghép nối các điểm ảnh PXL và bộ điều khiển. Để thực hiện điều này, các đường dữ liệu DL có thể kéo dài gần như theo hướng thứ hai DR2 từ các điểm ảnh PXL. Các đường dữ liệu DL có thể kéo dài đến đầu của vùng bổ sung ADA so với hướng thứ hai DR2. Các điện cực tiếp xúc CTE có thể được bố trí ở các đầu của các đường dữ liệu DL. Các điểm ảnh PXL có thể được ghép nối, thông qua các điện cực tiếp xúc CTE được ghép nối với các đường dữ liệu DL, với bộ điều khiển, bộ điều khiển này được thực hiện dưới dạng chip-trên-màng hoặc dạng tương tự.

Các đường dữ liệu DL bao gồm các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2. Các đường dữ liệu thứ nhất DL1 có thể bao gồm các đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA, các đường tỏa ra thứ nhất được bố trí trong vùng tỏa ra FTA, và các đường liên kết thứ nhất được bố trí trong vùng uốn cong BA.

Các đường dữ liệu thứ hai DL2 có thể bao gồm các đường dữ liệu đơn vị điểm ảnh thứ hai DL2a trong vùng hiển thị DA, các đường tỏa ra thứ hai DL2b trong vùng tỏa ra FTA, và các đường liên kết thứ hai DL2c trong vùng uốn cong BA. Trên FIG.5, trong số các đường dữ liệu DL, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a, đường tỏa ra thứ hai DL2b, và đường liên kết thứ hai DL2c được minh họa.

Lớp đệm BF nằm trên vùng không hiển thị NDA của lớp nền SUB. Các lớp cách điện thứ nhất INS1 đến thứ tư INS4 được bố trí liên tiếp trên lớp đệm BF.

Khoảng hở thứ hai OPN2 nằm trong các lớp cách điện trong vùng uốn cong BA. Vùng uốn cong BA là vùng mà ở đó lớp nền SUB được uốn. Ví dụ, khoảng hở thứ hai OPN2 có thể nằm trong lớp đệm BF, lớp cách điện thứ nhất INS1, lớp cách điện thứ hai INS2, và lớp cách điện thứ ba INS3 bằng cách loại bỏ các phần của các lớp này tương ứng với vùng uốn cong BA. Trong một số lớp trong số lớp đệm BF, lớp cách điện thứ nhất INS1, lớp cách điện thứ hai INS2 và lớp cách điện thứ ba INS3, các phần của các lớp tương ứng với vùng uốn cong BA có thể không được loại bỏ. Ví dụ, trong lớp đệm BF, một phần của lớp này tương ứng với vùng uốn cong BA có thể không được loại bỏ, và các lớp cách điện còn lại (ví dụ, lớp cách điện thứ nhất INS1, lớp cách điện thứ hai INS2 và lớp cách điện thứ ba INS3) có thể được tạo thành sao cho các phần của các lớp này tương ứng với vùng uốn cong BA được loại bỏ để tạo thành khoảng hở thứ hai OPN2.

Cụm từ “khoảng hở thứ hai OPN2 tương ứng với vùng uốn cong BA” dùng để chỉ khoảng hở thứ hai OPN2 chồng lên vùng uốn cong BA. Diện tích của khoảng hở OPN có thể lớn hơn diện tích của vùng uốn cong BA. Theo một phương án, chiều rộng của khoảng hở thứ hai OPN2 được minh họa lớn hơn chiều rộng của vùng uốn cong BA. Theo một phương án, chiều rộng của khoảng hở thứ hai OPN2 có thể bằng chiều rộng của vùng uốn

cong BA hoặc có thể khác với chiều rộng được minh họa.

Trên FIG.5, các bề mặt bên phía trong của lớp đệm BF, lớp cách điện thứ nhất INS1, lớp cách điện thứ hai INS2, và lớp cách điện thứ ba INS3 được căn thẳng với nhau và nằm trên đường tuyến tính. Ví dụ, khoảng hở thứ hai OPN2 của lớp cách điện thứ ba INS3 có thể có diện tích lớn hơn diện tích khoảng hở thứ hai OPN2 của lớp đệm BF. Theo một phương án, khoảng hở thứ hai OPN2 của đệm BF có thể có diện tích nhỏ nhất trong số khoảng hở thứ hai OPN2 của lớp cách điện thứ nhất INS1, khoảng hở thứ hai OPN2 của lớp cách điện thứ hai INS2, và khoảng hở OPN2 của lớp cách điện thứ ba INS3.

Lớp cách điện phần uốn cong INS_B nằm trong khoảng hở thứ hai OPN2. Ít nhất một phần của khoảng hở thứ hai OPN2 được làm đầy bởi lớp cách điện phần uốn cong INS_B. Trên FIG.5, ví dụ trong đó khoảng hở thứ hai OPN2 được làm đầy hoàn toàn bởi lớp cách điện phần uốn cong INS_B. Theo một phương án, lớp cách điện phần uốn cong INS_B có thể làm đầy khoảng hở thứ hai OPN2 và, đồng thời, bao phủ một phần của bề mặt trên của lớp cách điện thứ ba INS3 tương ứng với vùng liền kề với khoảng hở thứ hai OPN2, ví dụ, các vùng phẳng thứ nhất FA1 và/hoặc thứ hai FA2.

Lớp cách điện phần uốn cong INS_B có thể là lớp cách điện hữu cơ được làm bằng vật liệu hữu cơ. Vật liệu cách điện hữu cơ chẳng hạn như hợp chất polyacryl, hợp chất polyimide, hợp chất flocacbon chẳng hạn như Teflon, hoặc hợp chất benzoxyclobuten có thể được sử dụng làm vật liệu hữu cơ.

Trên FIG.5, bộ hiển thị ở trong trạng thái không uốn. Theo một phương án, bộ hiển thị có thể được uốn ở vùng uốn cong BA. Ví dụ, bộ hiển thị có thể được sản xuất có dạng phẳng và sau đó có thể được uốn.

Theo một phương án, vùng uốn cong BA được bố trí ở trong phần mà các lớp cách điện vô cơ đã được loại bỏ ra khỏi đó. Theo một phương án, vùng uốn cong BA có thể trùng khớp phần mà các lớp cách điện vô cơ đã được loại bỏ ra khỏi đó. Ví dụ, mặc dù nói chung, vùng uốn cong BA tương ứng với phần mà các lớp cách điện đã được loại bỏ ra khỏi đó, nhưng vùng uốn cong BA có thể bằng hoặc rộng hơn hoặc hẹp hơn phần mà các lớp cách điện đã được loại bỏ ra khỏi đó. Ngoài ra, theo một phương án, vùng uốn cong BA chỉ nằm trên vùng không hiển thị NDA. Theo một phương án, vùng uốn cong BA có thể ở bên trên cả hai vùng không hiển thị NDA và vùng hiển thị DA, hoặc ở vùng hiển thị DA.

Lớp thụ động hóa PSV có thể nằm trên lớp nền SUB. Lớp thụ động hóa PSV có thể là lớp cách điện vô cơ. Về mặt này, lớp thụ động hóa PSV không nằm trong vùng tương ứng với vùng uốn cong BA, theo cùng cách thức như cách thức của các lớp cách điện được đề cập ở trên (lớp đệm BF, lớp cách điện thứ nhất INS1, lớp cách điện thứ hai INS2, và/hoặc lớp cách điện thứ ba INS3). Ngoài ra, lớp thụ động hóa PSV làm lộ ra một phần của bề mặt trên của điện cực tiếp xúc dưới CTEa.

Lớp cách điện thứ tư INS4 có thể nằm trên lớp thụ động hóa PSV. Lớp cách điện thứ năm INS5 có thể nằm trên lớp cách điện thứ tư INS4. Khoảng hở thứ nhất OPN1 nằm trong lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 bằng loại bỏ các phần của các lớp này dọc theo chu vi của vùng hiển thị DA. Do đó, lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 không kéo dài liên tục từ vùng hiển thị DA đến vùng không hiển thị NDA.

Như được mô tả ở trên, các bề mặt bên của lớp thứ tư cách điện INS4 và lớp cách điện thứ năm INS5 trong vùng hiển thị DA được bao phủ bởi lớp bao SL. Tuy nhiên, bề mặt trên của lớp cách điện thứ năm INS5 nằm trong vùng không hiển thị NDA, và các bề

mặt bên của lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 nằm trong vùng không hiển thị NDA, có thể được lộ ra bên ngoài ít nhất một phần mà không bao phủ toàn bộ lớp bao SL.

Điện cực tiếp xúc dưới CTEa có thể nằm trên lớp cách điện thứ ba INS3. Điện cực tiếp xúc trên CTEb có thể nằm trên điện cực tiếp xúc dưới CTEa. Điện cực tiếp xúc trên CTEb có thể được tạo thành bằng cách sử dụng vật liệu giống như vật liệu của hình mẫu nối CNP của vùng hiển thị DA thông qua cùng quy trình. Điện cực tiếp xúc dưới CTEa và điện cực tiếp xúc trên CTEb cấu thành điện cực tiếp xúc CTE, và các đường có thể được ghép nối với bộ điều khiển được thực hiện dưới dạng chip-trên-màng hoặc bảng mạch in hoặc dạng tương tự.

FIG.6 là hình vẽ minh họa phương án của phản tương ứng với phần A1 trên FIG.2. FIG.7A là hình vẽ minh họa mặt cắt được cắt theo đường II-II' trên FIG.6. FIG.7B là hình vẽ minh họa mặt cắt được cắt theo đường III-III' trên FIG.6. FIG.7C là hình vẽ minh họa mặt cắt được cắt theo đường IV-IV' trên FIG.6.

Dựa vào FIG.6 và các hình vẽ từ FIG.7A đến FIG.7C, các đường dữ liệu DL bao gồm đường dữ liệu thứ nhất DL1 được ghép nối với cột điểm ảnh thứ nhất, và đường dữ liệu thứ hai DL2 được ghép nối với cột điểm ảnh thứ hai. Cột điểm ảnh thứ nhất có thể bao gồm các điểm ảnh thứ nhất có màu thứ nhất và các điểm ảnh thứ hai có màu thứ hai. Cột điểm ảnh thứ hai có thể bao gồm các điểm ảnh thứ ba có màu thứ ba. Theo một phương án, màu thứ nhất có thể là màu đỏ và màu thứ hai có thể là màu xanh lam. Do đó, đường dữ liệu thứ nhất DL1 có thể được ghép nối với các điểm ảnh đỏ và các điểm ảnh xanh lam. Theo một phương án, màu thứ ba có thể là màu xanh lục. Do đó, đường dữ liệu thứ hai DL2 có thể được ghép nối với các điểm ảnh xanh lục.

Đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 trên hình chiếu bằng sẽ được mô tả dựa vào FIG.6, và sau đó đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 trên các mặt cắt sẽ được mô tả dựa vào các hình vẽ từ FIG.7A đến FIG.7C.

Dựa vào FIG.6, đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 lần lượt bao gồm các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2. Các đường dữ liệu thứ nhất DL1 và thứ hai DL2 được sắp xếp xen kẽ theo hướng thứ nhất DR1.

Trong vùng hiển thị DA, các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2 kéo dài theo hướng thứ hai D2. Trong vùng tỏa ra FTA, các đường dữ liệu thứ nhất DL1, và các đường dữ liệu thứ hai DL2 kéo dài gần như theo hướng thứ hai D2. Khoảng cách giữa các đường dữ liệu liền kề DL được giảm dần theo hướng thứ hai D2. Trong vùng uốn cong BA, các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2 kéo dài theo hướng thứ hai D2. Khoảng cách giữa các đường dữ liệu thứ nhất DL1 và thứ hai DL2 liền kề trong vùng uốn cong BA nhỏ hơn khoảng cách trong vùng hiển thị DA.

Mỗi đường dữ liệu thứ nhất DL1 bao gồm đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA, đường tỏa ra thứ nhất DL1b trong vùng tỏa ra FTA, và đường liên kết thứ nhất DL1c trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a được ghép nối với đường tỏa ra thứ nhất DL1b. Đường tỏa ra thứ nhất DL1b được ghép nối với đường liên kết thứ nhất DL1c. Đường liên kết thứ nhất DL1c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Một đầu của đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và một đầu của đường tỏa ra thứ nhất DL1b chồng lên nhau và được ghép nối với nhau thông qua lỗ tiếp xúc thứ nhất CH1a. Phần chồng nhau giữa đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và đường tỏa ra thứ nhất DL1b có thể nằm trong vùng tỏa ra FTA. Theo phương án khác, vị trí của

phần chồng nhau giữa đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và đường tỏa ra thứ nhất DL1b có thể khác, ví dụ, ít nhất một phần của phần chồng nhau này có thể nằm trong vùng hiển thị DA.

Một đầu của đường tỏa ra thứ nhất DL1b và một đầu của đường liên kết thứ nhất DL1c được ghép nối với nhau thông qua lỗ tiếp xúc thứ hai CH1b. Phần chồng nhau giữa đường tỏa ra thứ nhất DL1b và đường liên kết thứ nhất DL1c có thể nằm trong vùng tỏa ra FTA. Vị trí của phần chồng nhau giữa đường tỏa ra thứ nhất DL1b và đường liên kết thứ nhất DL1c có thể khác theo phương án khác, ví dụ, ít nhất một phần của phần chồng nhau này có thể nằm trong vùng uốn cong BA.

Mỗi đường dữ liệu thứ hai DL2 bao gồm đường dữ liệu đơn vị điểm ảnh thứ hai DL2a trong vùng hiển thị DA, đường tỏa ra thứ hai DL2b trong vùng tỏa ra FTA, và đường liên kết thứ hai DL2c trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a được ghép nối với đường tỏa ra thứ hai DL2b. Đường tỏa ra thứ hai DL2b được ghép nối với đường liên kết thứ hai DL2c. Đường liên kết thứ hai DL2c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Một đầu của đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và một đầu của đường tỏa ra thứ hai DL2b chồng lên nhau và được ghép nối với nhau thông qua lỗ tiếp xúc thứ ba CH2a. Phần chồng nhau giữa đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và đường tỏa ra thứ hai DL2b có thể nằm trong vùng tỏa ra FTA. Vị trí của phần chồng nhau giữa đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và đường tỏa ra thứ hai DL2b có thể khác theo phương án khác, ví dụ, ít nhất một phần của phần chồng nhau này có thể nằm trong vùng hiển thị DA.

Một đầu của đường tỏa ra thứ hai DL2b và một đầu của đường liên kết thứ hai DL2c

được ghép nối với nhau thông qua lỗ tiếp xúc thứ tư CH2b. Phần chồng nhau giữa đường tỏa ra thứ hai DL2b và đường liên kết thứ hai DL2c có thể nằm trong vùng tỏa ra FTA. Vị trí của phần chồng nhau giữa đường tỏa ra thứ hai DL2b và đường liên kết thứ hai DL2c có thể khác theo phương án khác, ví dụ, ít nhất một phần của phần chồng nhau này có thể nằm trong vùng uốn cong BA.

Dựa vào FIG.7A, lớp đệm BF, các lớp cách điện thứ nhất INS1 đến thứ ba INS3, lớp thụ động hóa PSV, lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 được xếp chồng lên các phần của vùng hiển thị DA và vùng không hiển thị NDA. Lớp cách điện phần uốn cong INS_B, lớp cách điện thứ tư INS4, và lớp cách điện thứ năm INS5 được xếp chồng lên lớp nền trong vùng uốn cong BA của vùng không hiển thị NDA.

Đường dữ liệu thứ nhất DL1 nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA và trên lớp cách điện thứ hai INS2 trong vùng tỏa ra FTA, và có thể nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a được bố trí trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA. Đường tỏa ra thứ nhất DL1b nằm trên lớp cách điện thứ hai INS2 trong vùng tỏa ra FTA. Đường liên kết thứ nhất DL1c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Các phần lộ ra của bề mặt trên của đường tỏa ra thứ nhất DL1b, lỗ tiếp xúc thứ nhất CH1a, và lỗ tiếp xúc thứ hai CH1b nằm trong lớp cách điện thứ ba INS3. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và đường tỏa ra thứ nhất DL1b chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ nhất CH1a được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ nhất CH1a. Đường tỏa ra thứ nhất DL1b và đường liên kết thứ nhất DL1c chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ hai CH1b được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ hai CH1b. Một phần của đường liên kết thứ nhất DL1c nằm

trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA, nhưng, trong vùng uốn cong BA, nó được bố trí trên lớp cách điện phần uốn cong INS_B.

Đường dữ liệu thứ nhất DL1 có thể được tạo thành, ví dụ, bằng vật liệu giống như vật liệu của các điểm ảnh của vùng hiển thị DA thông qua cùng quy trình.

Theo một phương án, đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Ví dụ, đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a có thể được tạo thành cùng với điện cực nguồn và điện cực máng trong vùng hiển thị DA thông qua quy trình quang khắc duy nhất. Theo đó, đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a có thể được tạo thành bằng vật liệu giống như vật liệu của điện cực nguồn và điện cực máng trong vùng hiển thị DA và được tạo thành trong cùng lớp, tức là, trên lớp cách điện thứ ba INS3.

Đường tỏa ra thứ nhất DL1b có thể được tạo thành thông qua quy trình giống như điện cực tụ điện trên trong vùng hiển thị DA. Ví dụ, đường tỏa ra thứ nhất DL1b và điện cực tụ điện trên có thể được tạo thành thông qua quy trình quang khắc duy nhất. Theo đó, đường tỏa ra thứ nhất DL1b và điện cực tụ điện trên có thể được tạo thành bằng cùng vật liệu và trong cùng lớp, ví dụ, trên lớp cách điện thứ hai INS2.

Lớp liên kết thứ nhất DL1c có thể được tạo thành thông qua quy trình giống như quy trình của đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA. Ví dụ, lớp liên kết thứ nhất DL1c có thể được tạo thành cùng với đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA thông qua quy trình quang khắc duy nhất. Theo đó, lớp liên kết thứ nhất DL1c và đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a có thể được tạo thành bằng cùng vật liệu và trên lớp cách điện thứ ba INS3. Về mặt này, một phần của đường liên kết thứ nhất DL1c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn

cong BA.

Dựa vào FIG.7B, lớp đệm BF, các lớp cách điện thứ nhất INS1 đến thứ ba INS3, lớp thụ động hóa PSV, lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 được xếp chồng lên các phần của vùng hiển thị DA và vùng không hiển thị NDA. Lớp cách điện phần uốn cong INS_B, lớp cách điện thứ tư INS4, và lớp cách điện thứ năm INS5 được xếp chồng lên vùng uốn cong BA của vùng không hiển thị NDA.

Đường dữ liệu thứ hai DL2 nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA và trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA, và trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA. Đường tỏa ra thứ hai DL2b là lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA. Đường liên kết thứ hai DL2c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Các phân lộ ra của bề mặt trên của đường tỏa ra thứ hai DL2b, lỗ tiếp xúc thứ ba CH2a, và lỗ tiếp xúc thứ tư CH2b nằm trong lớp cách điện thứ hai INS2 và lớp cách điện thứ ba INS3. Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và đường tỏa ra thứ hai DL2b chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ ba CH2a được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ ba CH2a. Đường tỏa ra thứ hai DL2b và đường liên kết thứ hai DL2c chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ tư CH2b được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ tư CH2b. Một phần của đường liên kết thứ hai DL2c nằm trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA, nhưng nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Theo một phương án, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong

vùng hiển thị DA. Ví dụ, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a có thể được tạo thành cùng với điện cực nguồn và điện cực máng trong vùng hiển thị DA thông qua quy trình quang khắc duy nhất. Theo đó, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a có thể được tạo thành bằng vật liệu giống như vật liệu của điện cực nguồn và điện cực máng trong vùng hiển thị DA và được tạo thành trong cùng lớp, ví dụ, trên lớp cách điện thứ ba INS3.

Đường tỏa ra thứ hai DL2b có thể được tạo thành thông qua quy trình giống như quy trình của điện cực cổng và điện cực tụ điện dưới trong vùng hiển thị DA. Ví dụ, đường tỏa ra thứ hai DL2b, điện cực cổng và điện cực tụ điện dưới có thể được tạo thành thông qua quy trình quang khắc duy nhất. Theo đó, đường tỏa ra thứ hai DL2b, điện cực cổng và điện cực tụ điện dưới có thể được tạo thành bằng cùng vật liệu và trong cùng lớp, ví dụ, trên lớp cách điện thứ nhất INS1.

Đường liên kết thứ hai DL2c có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Ví dụ, đường liên kết thứ hai DL2c có thể được tạo thành cùng với điện cực nguồn và điện cực máng trong vùng hiển thị DA thông qua quy trình quang khắc duy nhất. Theo đó, lớp liên kết thứ hai DL2c, điện cực nguồn, và điện cực máng có thể được tạo thành bằng cùng vật liệu và trên lớp cách điện thứ ba INS3. Về mặt này, một phần của đường liên kết thứ hai DL2c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Dựa vào FIG.7c, các đường tỏa ra thứ nhất DL1b của các đường dữ liệu thứ nhất DL1 và các đường tỏa ra thứ hai DL2b của các đường dữ liệu thứ hai DL2 nằm trong các lớp khác nhau và được sắp xếp xen kẽ trên mặt phẳng. Các đường tỏa ra thứ nhất DL1b nằm trên lớp cách điện thứ hai INS2, và các đường tỏa ra thứ hai DL2b nằm trên lớp cách điện thứ ba INS3.

Vì các đường tỏa ra thứ nhất DL1b và các đường tỏa ra thứ hai DL2b tạo thành kết cấu đề cập ở trên, khoảng cách tương đối lớn có thể được đảm bảo giữa các đường dữ liệu liền kề DL. Ví dụ, nếu các đường dữ liệu DL được tạo thành trên một lớp, thì khoảng cách giữa các đường dữ liệu liền kề DL tương đối nhỏ. Tuy nhiên, nếu các đường dữ liệu DL được sắp xếp xen kẽ trên hai lớp khác nhau, thì khoảng cách giữa các đường dữ liệu liền kề DL trên mỗi lớp có thể được gia tăng, và do đó mức độ tự do khi thiết kế các đường dữ liệu DL có thể được nâng cao.

Trong bộ hiển thị có kết cấu đề cập ở trên, mức lệch độ trễ giữa các tín hiệu dữ liệu của đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 được giảm bớt. Kết quả là, khuyết tật (ví dụ, khuyết tật ám xanh lục của hình ảnh gây ra do mức lệch độ trễ của tín hiệu dữ liệu) có thể được giảm bớt. Ví dụ, trong các đường dữ liệu thứ nhất DL1 và thứ hai DL2, đường dữ liệu DL được ghép nối với cột điểm ảnh của thứ nhất và cột điểm ảnh thứ hai được ghép nối với các đường dữ liệu thứ nhất DL1 và thứ hai DL2 để thể hiện màu, trên đó ảnh hưởng của điện trở lớn hơn trên màu khác, có đường dẫn hoặc kết cấu tiếp xúc có điện trở thấp hơn đường dữ liệu DL được ghép nối với cột điểm ảnh còn lại. Nhờ đó, mức lệch độ trễ tín hiệu dữ liệu được giảm bớt.

Theo một phương án, điện trở của đường dữ liệu thứ nhất DL1 được ghép nối với các điểm ảnh đỏ và các điểm ảnh xanh lam nhỏ hơn điện trở của đường dữ liệu thứ hai DL2 được ghép nối với các điểm ảnh xanh lục, và các mức độ trễ trong các tín hiệu dữ liệu được áp dụng cho đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 trùng khớp với nhau, do đó ngăn ngừa khuyết tật ám xanh lục.

FIG.8 là hình vẽ minh họa dạng sóng của điện áp dữ liệu được áp dụng cho mỗi điểm ảnh, và các chi tiết có liên quan sẽ được mô tả dựa vào FIG.8.

Các độ rộng biến động của các điện áp dữ liệu được áp dụng cho các điểm ảnh tương ứng có thể khác nhau. Độ rộng biến động của điện áp dữ liệu của điểm ảnh đỏ có thể lớn hơn độ rộng biến động của điện áp dữ liệu của điểm ảnh xanh lục. Độ rộng biến động của điện áp dữ liệu của điểm ảnh xanh lam có thể lớn hơn độ rộng biến động của điện áp dữ liệu của điểm ảnh xanh lục. Ví dụ, các độ rộng biến động của các điện áp dữ liệu của điểm ảnh đỏ và điểm ảnh xanh lam có thể xấp xỉ bằng hoặc lớn hơn 3V. Độ rộng biến động của điện áp dữ liệu của điểm ảnh xanh lục có thể nhỏ hơn xấp xỉ 3V. Kết quả là, như được thể hiện trên FIG.8, khi các điện áp dữ liệu được áp dụng cho điểm ảnh đỏ R và điểm ảnh xanh lam B thông qua đường dữ liệu thứ nhất DL1, các điện áp dữ liệu có thể không được nạp đủ so với trường hợp điện áp dữ liệu được áp dụng cho điểm ảnh xanh lục G thông qua đường dữ liệu thứ hai DL2. Nếu các điện áp dữ liệu đầy đủ không được nạp cho điểm ảnh đỏ R và điểm ảnh xanh lam B, độ sáng của điểm ảnh đỏ và điểm ảnh xanh lam bị giảm bớt. Kết quả là gây ra khuyết tật ám xanh lục của hình ảnh.

Ngoài ra, đường dẫn được tạo thành trên lớp cách điện thứ nhất INS1 và đường dẫn được tạo thành trên lớp cách điện thứ hai INS2 có thể có các chiều rộng đường dẫn khác nhau và các giá trị điện trở phụ thuộc vào các vật liệu dùng để tạo thành các đường hoặc các quy trình dùng để tạo mẫu các đường. Nói chung, chiều rộng đường dẫn của đường dẫn trên lớp cách điện thứ nhất INS1 nhỏ hơn chiều rộng của đường dẫn được tạo thành trên lớp cách điện thứ hai INS2. Ngoài ra, đối với kết nối giữa các đường dữ liệu DL thông qua các lỗ tiếp xúc, lớp cách điện càng dày, quãng đường tiếp xúc càng dài. Về mặt này, trường hợp đường dữ liệu DL trên lớp cách điện thứ ba INS3 được ghép nối với đường dẫn trên lớp cách điện thứ nhất INS1 có quãng đường tiếp xúc càng dài hơn trường hợp nó được ghép nối với đường dẫn trên lớp cách điện thứ hai INS2.

Do đó, khi đường dữ liệu thứ nhất DL1 được ghép nối với các điểm ảnh đỏ và các điểm ảnh xanh lam được ghép nối với đường dẫn trên lớp cách điện thứ nhất INS1 thông qua các lỗ tiếp xúc, thì độ trễ của tín hiệu dữ liệu tăng do điện trở của đường dẫn, so với trường hợp đường dữ liệu thứ nhất DL1 được ghép nối với đường dẫn trên lớp cách điện thứ hai INS2. Điều này có thể dẫn đến khuyết tật ám xanh lục.

Theo một phương án, đường dữ liệu thứ nhất DL1, được ghép nối với các điểm ảnh đỏ và các điểm ảnh xanh lam, các độ rộng biến động của các điện áp dữ liệu của các điểm ảnh này tương đối lớn, được ghép nối với đường dẫn trên lớp cách điện thứ hai INS2, mà có điện trở đường dẫn tương đối thấp. Đường dữ liệu thứ hai DL2, được ghép nối với các điểm ảnh xanh lục, độ rộng biến động của điện áp dữ liệu của điểm ảnh này tương đối nhỏ, được ghép nối với đường dẫn trên lớp cách điện thứ nhất INS1. Kết quả là, sự tạo thành màu không đều giữa các điểm ảnh được ngăn ngừa.

Theo một phương án, các điểm ảnh đỏ, các điểm ảnh xanh lam, và các điểm ảnh xanh lục được sử dụng làm các điểm ảnh thể hiện các màu thứ nhất đến thứ ba. Tuy nhiên, theo phương án khác, các màu thứ nhất đến thứ ba có thể khác. Ngoài ra, theo một phương án, các độ rộng biến động của các điện áp dữ liệu của điểm ảnh đỏ và điểm ảnh xanh lam lớn hơn độ rộng biến động của điện áp dữ liệu của điểm ảnh xanh lục. Theo phương án khác, các độ rộng biến động của các điện áp dữ liệu đối với các màu tương ứng có thể khác với phần mô tả ở trên. Đối với các điểm ảnh thể hiện các màu khác, phương án hiện tại có thể được sử dụng khi khuyết tật bị gây ra do độ trễ tín hiệu chẳng hạn, độ trễ tín hiệu này xảy ra do các chênh lệch trong các độ rộng biến động của các điện áp dữ liệu hoặc điện trở của các đường dữ liệu. Theo một phương án, các đường dữ liệu có thể được bố trí theo dạng khác như được mô tả ở trên.

FIG.9 là hình vẽ minh họa phương án khác của các đường dữ liệu trong bộ hiển thị và phần tương ứng với phần A1 trên FIG.2. FIG.10A là hình vẽ mặt cắt được cắt theo đường V-V' trên FIG.9, FIG.10B là hình vẽ mặt cắt được cắt theo đường VI-VI' trên FIG.9, FIG.10C là hình vẽ mặt cắt được cắt theo đường VII-VII' trên FIG.9, và FIG.10D là hình vẽ mặt cắt được cắt theo đường VIII-VIII' trên FIG.9.

Dựa vào FIG.9 và các hình vẽ từ FIG.10A đến FIG.10D, các đường dữ liệu DL bao gồm đường dữ liệu thứ nhất DL1 được ghép nối với cột điểm ảnh thứ nhất, và đường dữ liệu thứ hai DL2 được ghép nối với cột điểm ảnh thứ hai. Các điểm ảnh thứ nhất có màu thứ nhất và các điểm ảnh thứ hai có màu thứ hai có thể được ghép nối với cột điểm ảnh thứ nhất. Màu thứ nhất có thể là màu đỏ và màu thứ hai có thể là màu xanh lam. Các điểm ảnh thứ ba có màu thứ ba có thể được ghép nối với cột điểm ảnh thứ hai. Màu thứ ba có thể là màu xanh lục.

Dựa vào FIG.9, đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 lần lượt bao gồm các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2. Các đường dữ liệu thứ nhất DL1 và thứ hai DL2 được sắp xếp xen kẽ theo hướng thứ nhất DR1.

Mỗi đường dữ liệu thứ nhất DL1 bao gồm đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA, đường tỏa ra thứ nhất DL1b trong vùng tỏa ra FTA, và đường liên kết thứ nhất DL1c trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a được ghép nối với đường tỏa ra thứ nhất DL1b, và đường tỏa ra thứ nhất DL1b được ghép nối với đường liên kết thứ nhất DL1c. Đường liên kết thứ nhất DL1c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Một đầu của đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và một đầu của đường tỏa ra thứ nhất DL1b chồng lên nhau và được ghép nối với nhau thông qua lỗ tiếp xúc thứ

nhất CH1a. Một đầu của đường tỏa ra thứ nhất DL1b và một đầu của đường liên kết thứ nhất DL1c được ghép nối với nhau thông qua lỗ tiếp xúc thứ hai CH1b.

Mỗi đường dữ liệu thứ hai DL2 bao gồm đường dữ liệu đơn vị điểm ảnh thứ hai DL2a trong vùng hiển thị DA, đường tỏa ra thứ hai DL2b trong vùng tỏa ra FTA, hình mẫu cầu BR trong vùng tỏa ra FTA, và đường liên kết thứ hai DL2c trong vùng uốn cong BA.

Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a được ghép nối với đường tỏa ra thứ hai DL2b, đường tỏa ra thứ hai DL2b được ghép nối với hình mẫu cầu BR, và hình mẫu cầu BR được ghép nối với đường liên kết thứ hai DL2c. Đường liên kết thứ hai DL2c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Một đầu của đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và một đầu của đường tỏa ra thứ hai DL2b chồng lên nhau và được ghép nối với nhau thông qua lỗ tiếp xúc thứ ba CH2a. Phần chồng nhau giữa đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và đường tỏa ra thứ hai DL2b có thể được bố trí trong vùng tỏa ra FTA.

Một đầu của đường tỏa ra thứ hai DL2b và một đầu thứ nhất của hình mẫu cầu BR được ghép nối với nhau thông qua lỗ tiếp xúc thứ tư CH2b. Phần chồng nhau giữa đường tỏa ra thứ hai DL2b và hình mẫu cầu BR có thể nằm trong vùng tỏa ra FTA. Theo một phương án, vị trí của phần chồng nhau giữa đường tỏa ra thứ hai DL2b và hình mẫu cầu BR có thể khác, ví dụ, ít nhất một phần của phần chồng nhau này có thể nằm trong vùng uốn cong BA.

Đầu thứ hai của hình mẫu cầu BR và đường liên kết thứ hai DL2c được ghép nối với nhau thông qua lỗ tiếp xúc thứ năm CH2c. Phần chồng nhau giữa đầu thứ hai của hình mẫu cầu BR và đường liên kết thứ hai DL2c có thể nằm trong vùng tỏa ra FTA. Theo một phương

án, vị trí của phần chồng nhau giữa hình mẫu cầu BR và đường liên kết thứ hai DL2c có thể khác, ví dụ, ít nhất một phần của phần chồng nhau này có thể nằm trong vùng uốn cong BA.

Dựa vào FIG.10A, lớp đệm BF, các lớp cách điện thứ nhất INS1 đến thứ ba INS3, lớp thụ động hóa PSV, lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 được xếp chồng lên lớp nền trong các phần của vùng hiển thị DA và vùng không hiển thị NDA. Lớp cách điện phần uốn cong INS_B, lớp cách điện thứ tư INS4 và lớp cách điện thứ năm INS5 được xếp chồng lên lớp nền trong vùng uốn cong BA của vùng không hiển thị NDA.

Đường dữ liệu thứ nhất DL1 nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA, trên lớp cách điện thứ hai INS2 trong vùng tỏa ra FTA, và trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA. Ví dụ, đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA. Đường tỏa ra thứ nhất DL1b nằm trên lớp cách điện thứ hai INS2 trong vùng tỏa ra FTA. Đường liên kết thứ nhất DL1c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Các phần lộ ra của bề mặt trên của đường tỏa ra thứ nhất DL1b, lỗ tiếp xúc thứ nhất CH1a, và lỗ tiếp xúc thứ hai CH1b được tạo thành trong lớp cách điện thứ ba INS3. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và đường tỏa ra thứ nhất DL1b chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ nhất CH1a được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ nhất CH1a. Đường tỏa ra thứ nhất DL1b và đường liên kết thứ nhất DL1c chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ hai CH1b được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ hai CH1b. Một phần của đường liên kết thứ nhất DL1c nằm trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA nhưng được bố trí trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Đường dữ liệu thứ nhất DL1 có thể được tạo thành bằng cách sử dụng vật liệu giống như vật liệu của các điểm ảnh của vùng hiển thị DA thông qua cùng quy trình.

Theo một phương án, đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Đường tỏa ra thứ nhất DL1b có thể được tạo thành thông qua quy trình giống như quy trình của điện cực tụ điện trên trong vùng hiển thị DA. Lớp liên kết thứ nhất DL1c có thể được tạo thành thông qua quy trình giống như quy trình của đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA.

Dựa vào FIG.10B, lớp đệm BF, các lớp cách điện thứ nhất INS1 đến thứ ba INS3, lớp thụ động hóa PSV, lớp cách điện thứ tư INS4, và lớp cách điện thứ năm INS5 được xếp chồng lên các phần của vùng hiển thị DA và vùng không hiển thị NDA. Lớp cách điện phần uốn cong INS_B, lớp cách điện thứ tư INS4, và lớp cách điện thứ năm INS5 được xếp chồng lên vùng uốn cong BA của vùng không hiển thị NDA.

Đường dữ liệu thứ hai DL2 nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA, trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA, và trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA. Đường tỏa ra thứ hai DL2b nằm trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA. Hình mẫu cầu BR nằm trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA. Đường liên kết thứ hai DL2c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Các phần lộ ra của bề mặt trên của đường tỏa ra thứ hai DL2b, lỗ tiếp xúc thứ ba CH2a, và lỗ tiếp xúc thứ tư CH2b được tạo thành trong lớp cách điện thứ hai INS2 và lớp cách điện thứ ba INS3. Lỗ tiếp xúc thứ năm CH2c được tạo thành trong lớp thụ động hóa

và lớp cách điện thứ tư INS4 để làm lộ ra một phần của bề mặt trên của hình mẫu cầu BR.

Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và đường tỏa ra thứ hai DL2b chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ ba CH2a được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ ba CH2a. Đường tỏa ra thứ hai DL2b và hình mẫu cầu BR chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ tư CH2b được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ tư CH2b. Hình mẫu cầu BR và đường liên kết thứ hai DL2c chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ năm CH2c được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ năm CH2c. Một phần của đường liên kết thứ hai DL2c nằm trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA, nhưng nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Theo một phương án, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Đường tỏa ra thứ hai DL2b có thể được tạo thành thông qua quy trình giống như quy trình của điện cực cổng và điện cực tụ điện dưới trong vùng hiển thị DA.

Hình mẫu cầu BR có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Ví dụ, hình mẫu cầu BR có thể được tạo thành cùng với điện cực nguồn và điện cực máng trong vùng hiển thị DA thông qua quy trình quang khắc duy nhất. Theo đó, hình mẫu cầu BR, điện cực nguồn, và điện cực máng có thể được tạo thành bằng cùng vật liệu và được tạo thành trên lớp cách điện thứ ba INS3.

Đường liên kết thứ hai DL2c có thể được tạo thành thông qua quy trình giống như quy trình của hình mẫu nối trong vùng hiển thị DA. Đường liên kết thứ hai DL2c có thể được tạo thành cùng với hình mẫu nối trong vùng hiển thị DA thông qua quy trình quang

khắc duy nhất. Theo đó, lớp liên kết thứ hai DL2c và hình mẫu nổi có thể được tạo thành bằng cùng vật liệu và được tạo thành trên lớp cách điện thứ tư INS4. Về mặt này, một phần của đường liên kết thứ hai DL2c nằm trên lớp cách điện thứ tư INS4 trong vùng uốn cong BA.

Dựa vào FIG.10c, các đường tỏa ra thứ nhất DL1b của các đường dữ liệu thứ nhất DL1 và các đường tỏa ra thứ hai DL2b của các đường dữ liệu thứ hai DL2 nằm trong các lớp khác nhau, và được sắp xếp xen kẽ trên mặt phẳng. Các đường tỏa ra thứ nhất DL1b nằm trên lớp cách điện thứ hai INS2, và các đường tỏa ra thứ hai DL2b nằm trên lớp cách điện thứ nhất INS1. Vì các đường tỏa ra thứ nhất DL1b và các đường tỏa ra thứ hai DL2b tạo thành kết cấu đề cập ở trên, nên khoảng cách tương đối lớn có thể được đảm bảo giữa các đường dữ liệu liên kề DL.

Dựa vào FIG.10D, các đường liên kết thứ nhất DL1c của các đường dữ liệu thứ nhất DL1 và các đường liên kết thứ hai DL2c của các đường dữ liệu thứ hai DL2 nằm trong các lớp khác nhau. Các đường liên kết thứ nhất DL1c nằm trên lớp cách điện phần uốn cong INS_B. Các đường liên kết thứ hai DL2c nằm trên lớp cách điện thứ tư INS4. Các đường liên kết thứ nhất DL1c của các đường dữ liệu thứ nhất DL1 và các đường liên kết thứ hai DL2c của các đường dữ liệu thứ hai DL2 được sắp xếp xen kẽ trên mặt phẳng.

Vì các đường liên kết thứ nhất DL1c và các đường liên kết thứ hai DL2c tạo thành kết cấu đề cập ở trên, nên khoảng cách tương đối lớn có thể được đảm bảo giữa các đường dữ liệu liên kề DL. Ví dụ, nếu các đường dữ liệu DL được tạo thành trên một lớp, thì khoảng cách giữa các đường dữ liệu liên kề DL tương đối nhỏ. Tuy nhiên, nếu các đường dữ liệu DL được sắp xếp xen kẽ trên hai lớp khác nhau, thì khoảng cách giữa các đường dữ liệu liên kề DL trên mỗi lớp có thể được gia tăng. Kết quả là, mức độ tự do khi thiết kế các

đường dữ liệu DL có thể được nâng cao.

Trong bộ hiển thị có kết cấu đề cập ở trên, mức lệch độ trễ giữa các tín hiệu dữ liệu của đường dữ liệu thứ nhất và đường dữ liệu thứ hai được giảm bớt. Kết quả là, khuyết tật gây ra do mức lệch độ trễ tín hiệu có thể được giảm bớt. Theo một phương án, bộ hiển thị được tạo kết cấu sao cho điện trở của đường dữ liệu thứ nhất được ghép nối với các điểm ảnh đỏ và các điểm ảnh xanh lam nhỏ hơn điện trở của đường dữ liệu thứ hai được ghép nối với các điểm ảnh xanh lục, và các mức độ trễ trong các tín hiệu dữ liệu được áp dụng cho đường dữ liệu thứ nhất và đường dữ liệu thứ hai trùng khớp với nhau, do đó ngăn ngừa khuyết tật ám xanh lục. Theo phương án này, chiều dài của đường dữ liệu thứ nhất và số lượng các lỗ tiếp xúc trong đường dữ liệu thứ nhất nhỏ hơn chiều dài và số lượng các lỗ tiếp xúc của đường dữ liệu thứ hai, sao cho quãng đường tiếp xúc giữa các đường được ghép nối với nhau có thể được gia tăng. Kết quả là, mức lệch điện trở có thể được giảm bớt dễ dàng hơn. Theo một phương án, các đường dữ liệu có thể có dạng khác với dạng theo các phương án được mô tả ở trên.

FIG.11 là hình vẽ minh họa phương án của các đường dữ liệu trong bộ hiển thị và phần tương ứng với phần A1 trên FIG.2. FIG.12A là hình vẽ mặt cắt được cắt theo đường IX-IX' trên FIG.11, FIG.12B là hình vẽ mặt cắt được cắt theo đường X-X' trên FIG.11, FIG.12C là hình vẽ mặt cắt được cắt theo đường XI-XI' trên FIG.11, và FIG.12D là hình vẽ mặt cắt được cắt theo đường XII-XII' trên FIG.11.

Dựa vào FIG.11 và các hình vẽ từ FIG.12A đến FIG.12D, các đường dữ liệu DL bao gồm đường dữ liệu thứ nhất DL1 được ghép nối với cột điểm ảnh thứ nhất, và đường dữ liệu thứ hai DL2 được ghép nối với cột điểm ảnh thứ hai. Các điểm ảnh thứ nhất có màu thứ nhất và các điểm ảnh thứ hai có màu thứ hai có thể được ghép nối với cột điểm ảnh thứ

nhất. Màu thứ nhất có thể là màu đỏ, và màu thứ hai có thể là màu xanh lam. Các điểm ảnh thứ ba có màu thứ ba có thể được ghép nối với cột điểm ảnh thứ hai. Màu thứ ba có thể là màu xanh lục.

Dựa vào FIG.11, đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 lần lượt bao gồm các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2. Các đường dữ liệu thứ nhất DL1 và thứ hai DL2 được sắp xếp xen kẽ theo hướng thứ nhất DR1.

Mỗi đường dữ liệu thứ nhất DL1 bao gồm đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA, đường tỏa ra thứ nhất DL1b trong vùng tỏa ra FTA, và đường liên kết thứ nhất DL1c trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a được ghép nối với đường tỏa ra thứ nhất DL1b. Đường tỏa ra thứ nhất DL1b được ghép nối với đường liên kết thứ nhất DL1c. Đường liên kết thứ nhất DL1c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Dựa vào FIG.12A, đường dữ liệu thứ nhất DL1 nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA, trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA, và trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA. Đường tỏa ra thứ nhất DL1b nằm trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA. Đường liên kết thứ nhất DL1c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Các phần lộ ra của bề mặt trên của đường tỏa ra thứ nhất DL1b, lỗ tiếp xúc thứ nhất CH1a, và lỗ tiếp xúc thứ hai CH1b được tạo thành trong lớp cách điện thứ ba INS3. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a và đường tỏa ra thứ nhất DL1b chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ nhất CH1a được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ nhất CH1a. Đường tỏa ra thứ nhất DL1b và đường liên kết thứ nhất

DL1c chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ hai CH1b được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ hai CH1b. Một phần của đường liên kết thứ nhất DL1c nằm trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA nhưng nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Đường dữ liệu thứ nhất DL1 có thể được tạo thành bằng cách sử dụng vật liệu giống như vật liệu của các điểm ảnh của vùng hiển thị DA thông qua cùng quy trình.

Theo một phương án, đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Đường tỏa ra thứ nhất DL1b có thể được tạo thành thông qua quy trình giống như quy trình của điện cực cổng và điện cực tụ điện dưới trong vùng hiển thị DA. Lớp liên kết thứ nhất DL1c có thể được tạo thành thông qua quy trình giống như quy trình của đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA.

Dựa vào FIG.12B, đường dữ liệu thứ hai DL2 nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA, trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA, và trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA. Ví dụ, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a nằm trên lớp cách điện thứ ba INS3 trong vùng hiển thị DA. Đường tỏa ra thứ hai DL2b nằm trên lớp cách điện thứ nhất INS1 trong vùng tỏa ra FTA. Hình mẫu cầu BR nằm trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA. Đường liên kết thứ hai DL2c nằm trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Các phần lộ ra của bề mặt trên của đường tỏa ra thứ hai DL2b, lỗ tiếp xúc thứ ba CH2a, và lỗ tiếp xúc thứ tư CH2b được tạo thành trong lớp cách điện thứ hai INS2 và lớp cách điện thứ ba INS3. Lỗ tiếp xúc thứ năm CH2c được tạo thành trong lớp thụ động hóa và lớp cách điện thứ tư INS4 để làm lộ ra một phần của bề mặt trên của hình mẫu cầu BR.

Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a và đường tỏa ra thứ hai DL2b chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ ba CH2a được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ ba CH2a. Đường tỏa ra thứ hai DL2b và hình mẫu cầu BR chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ tư CH2b được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ tư CH2b. Hình mẫu cầu BR và đường liên kết thứ hai DL2c chồng lên nhau ở phần trong đó lỗ tiếp xúc thứ năm CH2c được tạo thành, và được ghép nối với nhau thông qua lỗ tiếp xúc thứ năm CH2c. Một phần của đường liên kết thứ hai DL2c được bố trí trên lớp cách điện thứ ba INS3 trong vùng tỏa ra FTA, nhưng được bố trí trên lớp cách điện phần uốn cong INS_B trong vùng uốn cong BA.

Theo một phương án, đường dữ liệu đơn vị điểm ảnh thứ hai DL2a có thể được tạo thành thông qua quy trình giống như quy trình của điện cực nguồn và điện cực máng trong vùng hiển thị DA. Đường tỏa ra thứ hai DL2b có thể được tạo thành thông qua quy trình giống như quy trình của điện cực cổng và điện cực tụ điện dưới trong vùng hiển thị DA.

Dựa vào FIG.12c, các đường tỏa ra thứ nhất DL1b của các đường dữ liệu thứ nhất DL1 và các đường tỏa ra thứ hai DL2b của các đường dữ liệu thứ hai DL2 ở trong cùng lớp từ nhau, và được sắp xếp xen kẽ trên mặt phẳng. Cả hai đường tỏa ra thứ nhất DL1b và các đường tỏa ra thứ hai DL2b được bố trí trên lớp cách điện thứ nhất INS1.

Dựa vào FIG.12D, các đường liên kết thứ nhất DL1c của các đường dữ liệu thứ nhất DL1 và các đường liên kết thứ hai DL2c của các đường dữ liệu thứ hai DL2 nằm trong các lớp khác nhau. Các đường liên kết thứ nhất DL1c nằm trên lớp cách điện phần uốn cong INS_B, và các đường liên kết thứ hai DL2c nằm trên lớp cách điện thứ tư INS4. Các đường liên kết thứ nhất DL1c của các đường dữ liệu thứ nhất DL1 và các đường liên kết thứ hai DL2c của các đường dữ liệu thứ hai DL2 được sắp xếp xen kẽ trên mặt phẳng.

Trong bộ hiển thị có kết cấu đề cập ở trên, mức lệch độ trễ giữa các tín hiệu dữ liệu của đường dữ liệu thứ nhất và đường dữ liệu thứ hai được giảm bớt. Kết quả là, khuyết tật gây ra do mức lệch độ trễ tín hiệu có thể được giảm bớt. Theo một phương án, bộ hiển thị được tạo kết cấu sao cho điện trở của đường dữ liệu thứ nhất được ghép nối với các điểm ảnh đỏ và các điểm ảnh xanh lam nhỏ hơn điện trở của đường dữ liệu thứ hai được ghép nối với các điểm ảnh xanh lục, và các mức độ trễ trong các tín hiệu dữ liệu được áp dụng cho đường dữ liệu thứ nhất và đường dữ liệu thứ hai trùng khớp với nhau, do đó ngăn ngừa khuyết tật ám xanh lục.

Theo phương án này, mặc dù đường dữ liệu thứ nhất và đường dữ liệu thứ hai được tạo thành trong cùng lớp trong vùng tỏa ra, nhưng các đường liên kết thứ nhất và thứ hai khác nhau không chỉ về chiều dài mà còn về số lượng các lỗ tiếp xúc. Do đó, các quãng đường tiếp xúc giữa các đường được ghép nối với nhau là khác nhau giữa đường dữ liệu thứ nhất và thứ hai. Do chiều dài của quãng đường tiếp xúc của đường dữ liệu thứ hai DL2 được gia tăng, mức lệch điện trở giữa các đường dữ liệu thứ nhất và thứ hai được giảm bớt.

Đường dữ liệu thứ nhất và đường dữ liệu thứ hai trong vùng tỏa ra đã được minh họa là được tạo thành trên lớp cách điện thứ nhất. Theo phương án khác, cả hai đường dữ liệu thứ nhất và đường dữ liệu thứ hai trong vùng tỏa ra có thể được bố trí trên lớp cách điện thứ hai. Trong trường hợp này, đường dữ liệu thứ nhất và đường dữ liệu thứ hai trong vùng tỏa ra có thể được tạo thành thông qua quy trình giống như quy trình của điện cực tụ điện trên.

Theo một phương án, các đường dữ liệu có thể được bố trí theo dạng khác với dạng theo các phương án được mô tả ở trên để phù hợp với các điện trở của các đường dữ liệu.

FIG.13 là hình vẽ minh họa phương án khác của các đường dữ liệu trong bộ hiển thị

và phản tương ứng với phần A1 trên FIG.2. Dựa vào FIG.13, đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 lần lượt bao gồm các đường dữ liệu thứ nhất DL1 và các đường dữ liệu thứ hai DL2. Các đường dữ liệu thứ nhất DL1 và thứ hai DL2 được sắp xếp xen kẽ theo hướng thứ nhất DR1.

Mỗi đường dữ liệu thứ nhất DL1 bao gồm đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a trong vùng hiển thị DA, đường tỏa ra thứ nhất DL1b trong vùng tỏa ra FTA, và đường liên kết thứ nhất DL1c trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ nhất DL1a được ghép nối với đường tỏa ra thứ nhất DL1b, và đường tỏa ra thứ nhất DL1b được ghép nối với đường liên kết thứ nhất DL1c. Đường liên kết thứ nhất DL1c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Mỗi đường dữ liệu thứ hai DL2 bao gồm đường dữ liệu đơn vị điểm ảnh thứ hai DL2a trong vùng hiển thị DA, đường tỏa ra thứ hai DL2b trong vùng tỏa ra FTA, và đường liên kết thứ hai DL2c trong vùng uốn cong BA. Đường dữ liệu đơn vị điểm ảnh thứ hai DL2a được ghép nối với đường tỏa ra thứ hai DL2b. Đường tỏa ra thứ hai DL2b được ghép nối với đường liên kết thứ hai DL2c. Đường liên kết thứ hai DL2c được ghép nối với bộ điều khiển thông qua điện cực tiếp xúc hoặc dạng tương tự.

Theo phương án này, đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 có thể có các chiều rộng khác nhau trong vùng không hiển thị. Ví dụ, đường tỏa ra thứ nhất DL1b trong vùng tỏa ra FTA có thể có chiều rộng lớn hơn chiều rộng của đường tỏa ra thứ hai DL2b. Do chiều rộng của đường tỏa ra thứ nhất DL1b lớn hơn chiều rộng của đường tỏa ra thứ hai DL2b, nên điện trở của đường tỏa ra thứ nhất DL1b có thể thấp hơn điện trở của đường tỏa ra thứ hai DL2b.

Đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2 trong vùng tỏa ra FTA có

thể được tạo thành trong cùng lớp.

Theo phương án này, các chiều rộng của các đường tỏa ra thứ nhất DL1b và thứ hai DL2b, các chiều dài của các đường liên kết thứ nhất và thứ hai, và các số lượng của các lỗ tiếp xúc là khác nhau giữa đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2. Do đó, các quãng đường tiếp xúc giữa các đường được ghép nối với nhau là khác nhau giữa đường dữ liệu thứ nhất và thứ hai. Do chiều dài của quãng đường tiếp xúc của đường dữ liệu thứ hai DL2 được gia tăng, nên mức lệch điện trở giữa các đường dữ liệu thứ nhất và thứ hai được giảm bớt.

Theo phương án này, chỉ các đường tỏa ra thứ nhất DL1b và thứ hai DL2b có các chiều rộng khác nhau. Theo phương án khác, để làm giảm mức lệch điện trở giữa đường dữ liệu thứ nhất DL1 và đường dữ liệu thứ hai DL2, các chiều rộng của các đường liên kết thứ nhất DL1c và thứ hai DL2c cũng có thể được thay đổi thành các giá trị khác nhau.

Bộ hiển thị theo các phương án nêu trên có thể được sử dụng trong các thiết bị điện tử khác nhau. Ví dụ, bộ hiển thị có thể được áp dụng cho tivi, máy tính xách tay, điện thoại di động, điện thoại thông minh, bảng thông minh, máy phát đa phương tiện cầm tay (portable multimedia player - PMP), thiết bị hỗ trợ kỹ thuật số cá nhân (personal digital assistant - PDA), thiết bị dẫn đường, các loại thiết bị đeo khác nhau chẳng hạn như đồng hồ thông minh, v.v.

Theo các phương án, sáng chế đề xuất bộ hiển thị có thể làm giảm khuyết tật ám xanh lục của hình ảnh bằng cách làm trùng khớp mức lệch điện trở của các tín hiệu dữ liệu giữa đường dữ liệu thứ nhất và đường dữ liệu thứ hai với mức lệch điện trở của các điểm ảnh.

Các phương án ví dụ đã được bộc lộ ở đây, và mặc dù các thuật ngữ cụ thể được sử

dụng, nhưng chúng chỉ được sử dụng và được hiểu theo ý nghĩa mô tả chung và không nhằm mục đích giới hạn. Trong một số ví dụ, như sẽ rõ ràng đối với người có hiểu biết trung bình trong lĩnh vực kỹ thuật như người nộp đơn, các dấu hiệu, đặc tính, và/hoặc các phần tử được mô tả có liên quan đến phương án cụ thể có thể được sử dụng riêng hoặc kết hợp với các dấu hiệu, đặc tính, và/hoặc các phần tử được mô tả có liên quan đến các phương án khác trừ khi được biểu thị khác. Theo đó, người có hiểu biết trung bình trong lĩnh vực kỹ thuật sẽ hiểu rằng các thay đổi khác nhau về hình thức và chi tiết có thể được thực hiện mà không tách rời khỏi nguyên lý và phạm vi của sáng chế như được đưa ra trong bộ yêu cầu bảo hộ kèm theo.

YÊU CẦU BẢO HỘ

1. Bộ hiển thị bao gồm:

lớp nền bao gồm vùng hiển thị và vùng không hiển thị;

vùng điểm ảnh trong vùng hiển thị, vùng điểm ảnh bao gồm cột điểm ảnh thứ nhất bao gồm các điểm ảnh và cột điểm ảnh thứ hai bao gồm các điểm ảnh, các điểm ảnh trong các cột thứ nhất và thứ hai để phát ra ánh sáng có các màu khác nhau; và

các đường dữ liệu lần lượt được ghép nối với cột điểm ảnh thứ nhất và cột điểm ảnh thứ hai, trong đó, trong vùng không hiển thị, đường dữ liệu được ghép nối với một cột trong số cột điểm ảnh thứ nhất hoặc cột điểm ảnh thứ hai tương ứng với màu trên đó ảnh hưởng của điện trở lớn hơn trên màu khác, và có đường dẫn hoặc kết cấu tiếp xúc có điện trở nhỏ hơn điện trở của đường dẫn hoặc kết cấu tiếp xúc của đường dữ liệu còn lại được ghép nối với cột điểm ảnh còn lại,

trong đó vùng không hiển thị bao gồm vùng tỏa ra liền kề với vùng hiển thị và vùng uốn cong liền kề với vùng tỏa ra,

trong đó các đường dữ liệu bao gồm đường dữ liệu thứ nhất được ghép nối với cột điểm ảnh thứ nhất, và đường dữ liệu thứ hai được ghép nối với cột điểm ảnh thứ hai,

trong đó đường dữ liệu thứ nhất bao gồm đường dữ liệu đơn vị điểm ảnh thứ nhất trong vùng hiển thị, đường tỏa ra thứ nhất trong vùng tỏa ra, và đường liên kết thứ nhất trong vùng uốn cong,

trong đó đường dữ liệu đơn vị điểm ảnh thứ nhất được ghép nối điện với đường tỏa ra thứ nhất, và đường tỏa ra thứ nhất được ghép nối điện với đường liên kết thứ nhất,

trong đó đường dữ liệu thứ hai bao gồm đường dữ liệu đơn vị điểm ảnh thứ hai

trong vùng hiển thị, đường tỏa ra thứ hai trong vùng tỏa ra, và đường liên kết thứ hai trong vùng uốn cong,

trong đó đường dữ liệu đơn vị điểm ảnh thứ hai được ghép nối điện với đường tỏa ra thứ hai, đường tỏa ra thứ hai được ghép nối điện với đường liên kết thứ hai, và

trong đó đường liên kết thứ nhất và đường liên kết thứ hai nằm trong các lớp khác nhau.

2. Bộ hiển thị theo điểm 1, trong đó:

trong vùng hiển thị, ảnh hưởng của cột điểm ảnh thứ nhất lên điện trở lớn hơn ảnh hưởng của cột điểm ảnh thứ hai lên điện trở, và

trong vùng không hiển thị, điện trở của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất nhỏ hơn điện trở của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai.

3. Bộ hiển thị theo điểm 2, trong đó, trong vùng không hiển thị, chiều rộng của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất lớn hơn chiều rộng của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai.

4. Bộ hiển thị theo điểm 2, trong đó, trong vùng không hiển thị, chiều dài của đường dữ liệu được ghép nối với cột điểm ảnh thứ nhất ngắn hơn chiều dài của đường dữ liệu được ghép nối với cột điểm ảnh thứ hai.

5. Bộ hiển thị theo điểm 2, trong đó trong vùng không hiển thị:

các phần của mỗi đường trong số các đường dữ liệu được ghép nối điện với nhau thông qua ít nhất một lỗ tiếp xúc, và

các phần của đường dữ liệu được ghép nối điện với cột điểm ảnh thứ nhất được ghép nối với nhau thông qua số lượng các lỗ tiếp xúc ít hơn các phần của đường dữ liệu

được ghép nối với cột điểm ảnh thứ hai.

6. Bộ hiển thị theo điểm 1, trong đó:

cột điểm ảnh thứ nhất bao gồm các điểm ảnh thứ nhất trong vùng hiển thị và được sắp xếp theo cột, các điểm ảnh thứ nhất để phát ra ánh sáng có màu thứ nhất và các điểm ảnh thứ hai dùng để phát ra ánh sáng có màu thứ hai và được sắp xếp xen kẽ với các điểm ảnh thứ nhất, và

cột điểm ảnh thứ hai bao gồm các điểm ảnh thứ ba dùng để phát ra ánh sáng có màu thứ ba.

7. Bộ hiển thị theo điểm 6, bộ hiển thị này còn bao gồm:

các lớp cách điện thứ nhất đến thứ ba được xếp chồng trên lớp nền,

trong đó đường dữ liệu thứ nhất nằm trên lớp cách điện thứ ba trong vùng hiển thị và ít nhất một phần nằm trên lớp cách điện thứ hai trong vùng không hiển thị, và

đường dữ liệu thứ hai nằm trên lớp cách điện thứ ba trong vùng hiển thị và ít nhất một phần nằm trên lớp cách điện thứ nhất trong vùng không hiển thị.

8. Bộ hiển thị theo điểm 7, trong đó:

màu thứ nhất là màu đỏ,

màu thứ hai là màu xanh lam, và

màu thứ ba là màu xanh lục.

9. Bộ hiển thị theo điểm 1, trong đó:

đường dữ liệu thứ nhất nằm trên lớp cách điện thứ hai trong vùng tỏa ra, và

đường dữ liệu thứ hai nằm trên lớp cách điện thứ nhất trong vùng tỏa ra.

10. Bộ hiển thị theo điểm 1, trong đó:

đường dữ liệu đơn vị điểm ảnh thứ nhất và đường liên kết thứ nhất nằm trên lớp cách điện thứ ba, và

đường tỏa ra thứ nhất nằm trên lớp cách điện thứ hai.

11. Bộ hiển thị theo điểm 10, trong đó:

lớp cách điện thứ ba bao gồm các lỗ tiếp xúc thứ nhất và thứ hai làm lộ ra các phần của đường tỏa ra thứ nhất,

đường dữ liệu đơn vị điểm ảnh thứ nhất được ghép nối điện với đường tỏa ra thứ nhất thông qua lỗ tiếp xúc thứ nhất, và

đường tỏa ra thứ nhất được ghép nối điện với đường liên kết thứ nhất thông qua lỗ tiếp xúc thứ hai.

12. Bộ hiển thị theo điểm 1, bộ hiển thị này còn bao gồm:

lớp cách điện phần uốn cong trong vùng uốn cong của lớp nền.

13. Bộ hiển thị theo điểm 12, trong đó:

các lớp cách điện thứ nhất đến thứ ba có khoảng hở làm lộ ra một phần của lớp nền, và

lớp cách điện phần uốn cong nằm trong khoảng hở.

14. Bộ hiển thị theo điểm 12, trong đó ít nhất một phần của đường dữ liệu thứ nhất nằm trên lớp cách điện phần uốn cong trong vùng uốn cong.

15. Bộ hiển thị theo điểm 14, trong đó:

đường dữ liệu đơn vị điểm ảnh thứ nhất nằm trên lớp cách điện thứ ba,

đường tỏa ra thứ nhất nằm trên lớp cách điện thứ hai, và
đường liên kết thứ nhất nằm trên lớp cách điện phần uốn cong.

16. Bộ hiển thị theo điểm 8, bộ hiển thị này còn bao gồm:

lớp cách điện thứ tư trên lớp cách điện thứ ba,
trong đó đường dữ liệu thứ hai còn bao gồm hình mẫu cầu trên lớp cách điện thứ
tư.

17. Bộ hiển thị theo điểm 16, trong đó:

đường dữ liệu đơn vị điểm ảnh thứ hai nằm trên lớp cách điện thứ ba,
đường tỏa ra thứ hai nằm trên lớp cách điện thứ nhất,
hình mẫu cầu nằm trên lớp cách điện thứ ba, và
đường liên kết thứ hai nằm trên lớp cách điện thứ tư.

18. Bộ hiển thị theo điểm 17, trong đó:

các lớp cách điện thứ hai và thứ ba có các lỗ tiếp xúc thứ ba và thứ tư làm lộ ra các
phần của đường tỏa ra thứ hai, và lớp cách điện thứ tư có lỗ tiếp xúc thứ năm làm lộ ra một
phần của hình mẫu cầu, và

đường dữ liệu đơn vị điểm ảnh thứ hai được ghép nối điện với đường tỏa ra thứ hai
thông qua lỗ tiếp xúc thứ ba, đường tỏa ra thứ hai được ghép nối điện với hình mẫu cầu
thông qua lỗ tiếp xúc thứ tư, và hình mẫu cầu được ghép nối điện với đường liên kết thứ
hai thông qua lỗ tiếp xúc thứ năm.

19. Bộ hiển thị theo điểm 7, trong đó:

cột điểm ảnh thứ nhất và cột điểm ảnh thứ hai lần lượt bao gồm các cột điểm ảnh

thứ nhất và các cột điểm ảnh thứ hai, và

các cột điểm ảnh thứ nhất và các cột điểm ảnh thứ hai được sắp xếp xen kẽ theo hướng hàng.

20. Bộ hiển thị theo điểm 19, trong đó:

đường dữ liệu thứ nhất và đường dữ liệu thứ hai lần lượt bao gồm các đường dữ liệu thứ nhất và các đường dữ liệu thứ hai, và

các đường dữ liệu thứ nhất và các đường dữ liệu thứ hai được sắp xếp xen kẽ theo hướng hàng.

21. Bộ hiển thị theo điểm 7, trong đó:

mỗi điểm ảnh trong số các điểm ảnh thứ nhất, các điểm ảnh thứ hai và các điểm ảnh thứ ba bao gồm tranzito, tranzito này bao gồm:

lớp hoạt động trên lớp nền;

điện cực cổng trên lớp cách điện thứ nhất;

điện cực tụ điện trên nằm trên lớp cách điện thứ hai; và

điện cực nguồn và điện cực máng trên điện cực cách điện thứ ba.

22. Bộ hiển thị theo điểm 21, trong đó:

một phần của đường dữ liệu thứ nhất hoặc đường dữ liệu thứ hai trong vùng không hiển thị nằm trên cùng lớp với điện cực nguồn và điện cực máng được bố trí và chứa vật liệu giống vật liệu trong điện cực nguồn và điện cực máng.

23. Bộ hiển thị theo điểm 21, trong đó một phần của đường dữ liệu thứ hai trong vùng không hiển thị nằm trên cùng lớp với điện cực cổng và chứa vật liệu giống như vật liệu

trong điện cực công.

24. Bộ hiển thị theo điểm 21, trong đó một phần của đường dữ liệu thứ nhất trong vùng không hiển thị nằm trên cùng lớp với điện cực tụ điện trên và chứa vật liệu giống như trong điện cực tụ điện trên.

25. Bộ hiển thị theo điểm 21, bộ hiển thị này còn bao gồm:

lớp cách điện thứ tư trên lớp cách điện thứ ba; và

các hình mẫu nổi trên lớp cách điện thứ tư và được ghép nối điện với điện cực máng, trong đó một phần của đường dữ liệu thứ hai trong vùng không hiển thị nằm trên cùng lớp với lớp có các hình mẫu nổi trên đó và chứa vật liệu giống vật liệu trong các hình mẫu nổi.

26. Bộ hiển thị theo điểm 6, trong đó các diện tích của ít nhất hai điểm ảnh trong số các điểm ảnh thứ nhất, các điểm ảnh thứ hai, và các điểm ảnh thứ ba là khác nhau.

1/14

FIG. 1




FIG. 2




FIG. 3A




FIG. 3B






FIG. 4



5/14

FIG. 6



6/14

FIG. 7A




FIG. 7B




FIG. 7C





FIG. 8



8/14

FIG. 9




FIG. 10A





FIG. 10B



10/14

FIG. 10C







FIG. 10D



11/14

FIG. 11





DL2 { DL2a
DL2b
DL2c

$$\text{DL2} \begin{cases} \text{DL2a} \\ \text{DL2b} \\ \text{DL2c} \end{cases}$$

FIG. 12C




FIG. 12D




FIG. 13

