



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0041544

(51)⁸ H01L 51/56

(13) B

(21) 1-2018-01950

(22) 08/05/2018

(30) 10-2017-0088616 12/07/2017 KR

(45) 25/10/2024 439

(43) 25/01/2019 370A

(73) SAMSUNG DISPLAY CO., LTD. (KR)


1, Samsung-ro, Giheung-gu, Yongin-si, Gyeonggi-do, Republic of Korea

(72) Jun Cheol SHIN (KR); Won Jang KI (KR); Mi Jung KIM (KR); Sang Cheon HAN (KR).

(74) Công ty TNHH Tầm nhìn và Liên danh (VISION & ASSOCIATES CO.LTD.)

(54) THIẾT BỊ HIỂN THỊ

(57) Sáng chế đề cập đến thiết bị hiển thị. Thiết bị hiển thị này bao gồm: lớp nền của đế bao gồm vùng hiển thị và vùng biên, vùng biên này bao gồm vùng uốn cong; đường tín hiệu thứ nhất và đường tín hiệu thứ hai được bố trí trên vùng biên; lớp cách điện bên dưới được bố trí trên đường tín hiệu thứ nhất và đường tín hiệu thứ hai; mẫu hình nổi thứ nhất được bố trí trên lớp cách điện bên dưới và được nối với đường tín hiệu thứ nhất; mẫu hình nổi thứ hai được bố trí trên lớp cách điện bên dưới, được đặt cách xa mẫu hình nổi thứ nhất, và được nối với đường tín hiệu thứ hai; lớp cách điện bên trên; và đường phát hiện vết nứt thứ nhất mà được bố trí trên lớp cách điện bên trên, được nối với các mẫu hình nổi thứ nhất và thứ hai, và có ít nhất một phần chồng lên vùng uốn cong.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến thiết bị hiển thị.

Tình trạng kỹ thuật của sáng chế

Với sự phát triển của công nghệ thông tin, thị trường của các thiết bị hiển thị làm phương tiện kết nối giữa người dùng và thông tin ngày càng phát triển. Theo đó, việc sử dụng các thiết bị hiển thị như bộ hiển thị tinh thể lỏng và bộ hiển thị phát quang hữu cơ ngày càng tăng.

Nếu thiết bị hiển thị có tính mềm dẻo, nó có thể được uốn cong, gấp lại, hoặc cuộn lại để mang theo. Do đó, tính mềm dẻo của thiết bị hiển thị có thể đóng góp phần lớn vào việc đảm bảo tính di động khi mở rộng màn hình của thiết bị hiển thị.

Về vấn đề này, nghiên cứu được tiến hành trên các thiết bị hiển thị mềm dẻo, và nhiều nỗ lực được thực hiện để làm giảm diện tích của vùng không hiển thị của thiết bị hiển thị.

Khi ít nhất một phần của thiết bị hiển thị được uốn cong, mẫu hình dẫn điện như dây dẫn được đặt trong phần được uốn cong có thể bị nứt, nhờ đó làm giảm độ bền của thiết bị hiển thị.

Bản chất kỹ thuật của sáng chế

Theo một khía cạnh của các phương án, thiết bị hiển thị có cấu trúc trong đó ít nhất một phần của vùng biên có thể được uốn cong.

Theo khía cạnh khác của các phương án, thiết bị hiển thị có khả năng phát hiện vết nứt bị phát sinh trong phần được uốn cong.

Theo một hoặc nhiều phương án, thiết bị hiển thị bao gồm lớp nền của đế mà bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên gồm vùng uốn cong; đường tín hiệu thứ nhất và đường tín hiệu thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa

nhau; lớp cách điện bên dưới được bố trí trên đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai; mẫu hình nổi thứ thứ nhất được bố trí trên lớp cách điện bên dưới và được nối với đường tín hiệu thứ thứ nhất; mẫu hình nổi thứ thứ hai được bố trí trên lớp cách điện bên dưới, được đặt cách xa với mẫu hình nổi thứ thứ nhất, và được nối với đường tín hiệu thứ thứ hai; lớp cách điện bên trên được bố trí trên mẫu hình nổi thứ thứ nhất và mẫu hình nổi thứ thứ hai; và đường phát hiện vết nứt thứ nhất được bố trí trên lớp cách điện bên trên, được nối với mẫu hình nổi thứ thứ nhất và mẫu hình nổi thứ thứ hai, và có ít nhất một phần xếp chồng lên vùng uốn cong của lớp nền của đế.

Theo một hoặc nhiều phương án, thiết bị hiển thị bao gồm lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên có vùng uốn cong; đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa nhau; đường phát hiện vết nứt có ít nhất một phần được bố trí trên vùng uốn cong của lớp nền của đế và được nối điện với đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai; và đường dữ liệu và đường điện áp điều khiển được bố trí trên vùng hiển thị của lớp nền của đế, trong đó đường dữ liệu và đường điện áp điều khiển được bố trí trên các lớp khác nhau, đường dữ liệu và đường phát hiện vết nứt được bố trí trên các lớp khác nhau, và đường phát hiện vết nứt được bố trí trên lớp khác với đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai.

Theo một hoặc nhiều phương án, thiết bị hiển thị bao gồm lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên gồm vùng uốn cong; đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được tách biệt với nhau; đường phát hiện vết nứt có ít nhất một phần được bố trí trên vùng uốn cong của lớp nền của đế và được nối điện với đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai; đường dữ liệu được bố trí trên vùng hiển thị của lớp nền của đế; đệm nối được bố trí trên vùng biên của lớp nền của đế; và dây cầu nối nối điện đường dữ liệu và đệm nối, trong đó đường dữ liệu và dây cầu nối được bố

trí trên các lớp khác nhau, đường phát hiện vết nứt và dây cầu nối được bố trí trên các lớp khác nhau, và đường phát hiện vết nứt được bố trí trên lớp khác với đường tín hiệu thứ nhất và đường tín hiệu thứ hai.

Mô tả vắn tắt các hình vẽ

Các khía cạnh này và/hoặc các khía cạnh khác sẽ trở nên rõ ràng và được hiểu rõ hơn qua phần mô tả sau đây về một số phương án làm ví dụ, kết hợp với các hình vẽ kèm theo trong đó:

Fig.1 là hình chiếu bằng của thiết bị hiển thị theo một phương án;

Fig.2 là hình vẽ phối cảnh của thiết bị hiển thị trên Fig.1, được thể hiện uốn cong dọc theo vùng uốn cong;

Fig.3 là hình vẽ sơ đồ mặt cắt ngang của thiết bị hiển thị được minh họa trên Fig.2;

Fig.4 là sơ đồ mạch tương đương theo một phương án của điểm ảnh được minh họa trên Fig.1;

Fig.5 là hình chiếu bằng minh họa cấu trúc làm ví dụ của điểm ảnh trên Fig.4 chi tiết hơn;

Fig.6 là hình vẽ mặt cắt ngang theo đường X1-X2 trên Fig.5;

Fig.7 là hình vẽ mặt cắt ngang theo đường X3-X4 trên Fig.5;

Fig.8 là hình chiếu bằng phóng to của vùng “Q1” trên Fig.1;

Fig.9 là hình vẽ mặt cắt ngang theo đường X5-X6 trên Fig.8;

Fig.10 là hình chiếu bằng phóng to của vùng “Q2” trên Fig.1;

Fig.11 là hình vẽ mặt cắt ngang theo đường X7-X8 trên Fig.10;

Fig.12 là hình vẽ mặt cắt ngang theo đường X9-X10 trên Fig.10;

Fig.13 là hình vẽ mặt cắt ngang theo đường X11-X12 trên Fig.10;

Fig.14 là hình chiếu bằng phóng to của vùng “Q3” trên Fig.1;

Fig.15 là hình vẽ mặt cắt ngang theo đường X13-X14 trên Fig.14;

Fig.16 là hình vẽ mặt cắt ngang theo đường X15-X16 trên Fig.14;

Fig.17 là hình vẽ giải thích quy trình phát hiện vết nứt sử dụng kết cấu được minh họa trên Fig.14;

Fig.18 là hình chiếu bằng của kết cấu theo ví dụ sửa đổi được minh họa trên Fig.14;

Fig.19 là hình vẽ mặt cắt ngang theo đường X17-X18 trên Fig.18;

Fig.20 là hình chiếu bằng của kết cấu theo ví dụ sửa đổi được minh họa trên Fig.14;

Fig.21 là hình vẽ mặt cắt ngang dọc theo đường X19-X20 trên Fig.20;

Fig.22 là hình vẽ giải thích quy trình phát hiện vết nứt sử dụng kết cấu được minh họa trên Fig.20;

Fig.23 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, dọc theo đường tương ứng với đường X7-X8 trên Fig.10;

Fig.24 là hình vẽ mặt cắt ngang của thiết bị hiển thị trên Fig.23, dọc theo đường tương ứng với đường X9-X10 trên Fig.10;

Fig.25 là hình vẽ mặt cắt ngang của thiết bị hiển thị trên Fig.23, theo đường tương ứng với đường X11-X12 trên Fig.10;

Fig.26 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X13-X14 trên Fig.14;

Fig.27 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X17-X18 trên Fig.18; và

Fig.28 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X19-X20 trên Fig.20.

Mô tả chi tiết sáng chế

Một số phương án làm ví dụ được mô tả với tham chiếu đến các hình vẽ kèm theo. Các phương án làm ví dụ có thể được bao gồm trong nhiều dạng khác nhau và không được hiểu là bị giới hạn. Các số tham chiếu giống nhau có thể đề cập đến các thành phần tương tự trong bản mô tả

Mặc dù các thuật ngữ “thứ nhất”, “thứ hai”, v.v. có thể được sử dụng ở đây để mô tả các thành phần khác nhau, các thành phần này không bị giới hạn ở các thuật ngữ này. Các thuật ngữ này có thể được sử dụng để phân biệt thành phần này với thành phần khác. Do đó, thành phần “thứ nhất” được đề cập dưới đây có thể được gọi là thành phần “thứ hai” mà không làm thay đổi cách hiểu về một hoặc nhiều phương án của sáng chế. Việc mô tả thành phần là thành phần “thứ nhất” có thể không yêu cầu hoặc hàm ý sự có mặt của thành phần thứ hai hoặc các thành phần khác. Các thuật ngữ “thứ nhất”, “thứ hai” v.v. cũng có thể được sử dụng ở đây để phân biệt các hạng mục khác hoặc các tổ hợp của các thành phần. Để làm ngắn gọn, các thuật ngữ “thứ nhất”, “thứ hai” v.v. có thể lần lượt thể hiện “hạng mục thứ nhất (hoặc tổ hợp thứ nhất)”, “hạng mục thứ hai (hoặc tổ hợp thứ hai)”, v.v.

Thuật ngữ được sử dụng ở đây để mô tả các phương án cụ thể và không nhằm làm giới hạn. Các dạng số ít cũng có thể gồm các dạng số nhiều, trừ khi ngữ cảnh chỉ ra rõ ràng là khác. (Các) thuật ngữ "bao gồm" và/hoặc “gồm” có thể xác định sự có mặt của các bước và/hoặc các thành phần đã nêu, nhưng không loại trừ sự có mặt hoặc bổ sung của một hoặc nhiều bước và/hoặc các thành phần khác.

Khi thành phần thứ nhất được đề cập là “ở trên”, “được nối với”, hoặc “được gắn với” thành phần hoặc lớp thứ hai, thành phần thứ nhất có thể, được nối, hoặc được gắn trực tiếp với thành phần thứ hai, hoặc một hoặc nhiều thành phần xen kẽ có thể có mặt giữa thành phần thứ nhất và thành phần thứ hai. Ngược lại, khi thành phần thứ nhất được đề cập là “ở ngay trên”, “được nối trực tiếp với”, hoặc “được ghép trực tiếp với” thành phần hoặc lớp thứ hai, không có các thành phần xen kẽ (trừ các yếu tố môi trường như không khí) có mặt giữa thành phần thứ

nhất và thành phần thứ hai. Thuật ngữ "và/hoặc" có thể bao gồm kết hợp bất kỳ hoặc tất cả kết hợp của một hoặc nhiều mục liên quan.

Các thuật ngữ liên quan đến không gian, như “bên dưới”, “ở dưới”, “ở trên”, “bên trên” có thể được sử dụng để mô tả một thành phần hoặc mối tương quan của dấu hiệu với (các) thành phần hoặc (các) dấu hiệu khác. Các thuật ngữ liên quan đến không gian có thể bao gồm các hướng khác nhau của thiết bị trong việc sử dụng hoặc hoạt động, ngoài (các) hướng được mô tả. Ví dụ, nếu thiết bị được đảo lại, các thành phần được mô tả là "bên dưới" hoặc "ở dưới" thiết bị hoặc dấu hiệu khác có thể được đặt "ở trên" thành phần và dấu hiệu khác. Do đó, thuật ngữ "bên dưới" có thể bao gồm cả hai vị trí bên trên và bên dưới. Thiết bị này có thể được định hướng theo hướng khác (được quay 90 độ hoặc các hướng khác), và do đó các thuật ngữ liên quan đến không gian có thể được giải thích theo đó.

Trừ khi được định nghĩa khác, tất cả thuật ngữ (gồm các thuật ngữ kỹ thuật và khoa học) được sử dụng ở đây có cùng nghĩa như được hiểu thông thường bởi người có hiểu biết trung bình trong lĩnh vực kỹ thuật mà sáng chế đề cập đến. Các thuật ngữ, như được định nghĩa trong từ điển thông dụng, cần được giải thích là có nghĩa phù hợp với nghĩa của chúng trong ngữ cảnh của lĩnh vực kỹ thuật liên quan và bản mô tả này và sẽ không được giải thích trong nghĩa lý tưởng hoặc trang trọng quá mức, trừ khi được định nghĩa rõ ràng ở đây.

Trong các hình vẽ, các thành phần có thể được phóng đại hoặc được giảm bớt về kích thước để thuận lợi cho việc giải thích.

Thuật ngữ “mẫu hình” có thể có nghĩa “chi tiết”, “bộ phận”, hoặc “phần tử”. Thuật ngữ “mặt cắt” có thể có nghĩa “mặt cắt ngang”. Thuật ngữ “nối” có thể có nghĩa “nối điện.” Thuật ngữ “cách điện” có thể có nghĩa là “cách ly về điện” hoặc “cô lập về điện”. Thuật ngữ “chứa” có thể có nghĩa “được tạo thành từ” và/hoặc “gồm có”. Thuật ngữ “xếp chồng” hoặc “che” có thể ở hoặc theo hướng vuông góc với mặt đáy của lớp nền của đế; nghĩa là khi thành phần thứ nhất của thiết bị xếp chồng lên hoặc che đi thành phần thứ hai của thiết bị, thành phần thứ

hai bị chặn một phần hoặc bị chặn hoàn toàn bởi thành phần thứ nhất khi thiết bị này (hoặc kết hợp của thành phần thứ nhất và thành phần thứ hai) được quan sát theo hướng vuông góc với lớp nền của đế của thiết bị.

Xuyên suốt bản mô tả, các số tham chiếu giống nhau trong các hình vẽ biểu thị các thành phần giống nhau hoặc tương tự.

Ở đây, các phương án của sáng chế sẽ được mô tả với tham chiếu đến các hình vẽ.

Fig.1 là hình chiếu bằng của thiết bị hiển thị theo một phương án. Fig.2 là hình vẽ phối cảnh của thiết bị hiển thị trên Fig.1, được thể hiện là được uốn cong dọc theo vùng uốn cong BA. Fig.3 là hình vẽ sơ đồ mặt cắt ngang của thiết bị hiển thị được minh họa trên Fig.2.

Tham chiếu đến các hình vẽ từ Fig.1 đến Fig.3, thiết bị hiển thị có thể bao gồm lớp nền của đế 110, cấu trúc hiển thị DS được bố trí trên lớp nền của đế 110, bộ điều khiển quét 20, các dây dẫn điện để phát hiện các chỗ uốn cong hoặc vết nứt, dây cấp điện áp chung ELVSSL, dây cấp điện áp điều khiển ELVDDL, và các đệm. Cấu trúc hiển thị DS có thể bao gồm cấu trúc điểm ảnh PXS và lớp bao 300. Theo một số phương án, thiết bị hiển thị có thể còn bao gồm IC điều khiển.

Lớp nền của đế 110 có thể là lớp nền cách điện và có thể gồm nhiều vùng. Ví dụ, lớp nền của đế 110 có thể gồm vùng hiển thị DA và vùng biên NDA xung quanh vùng hiển thị DA, và vùng biên NDA có thể bao gồm vùng uốn cong BA.

Lớp nền của đế 110 có thể chứa vật liệu bất kỳ trong số các vật liệu khác nhau (ví dụ, vật liệu polyme) có các đặc tính mềm dẻo và uốn cong. Ví dụ, vật liệu polyme có thể là polyetessulphon (PES), polyacrylat (PA), polyarylat (PAR), polyetherimid (PEI), polyetylenaphthalat (PEN), polyetylenterephthalat (PET), polyphenylensulfua (PPS), polyallylat, polyimit (PI), polycarbonat (PC), xenlulozatriaxetat (CAT), xenluloza axetat propionat (CAP), hoặc kết hợp của các vật liệu này.

Vùng hiển thị DA của lớp nền của đế 110 là vùng để hiển thị hình ảnh. Cấu trúc điểm ảnh PXS có thể được bố trí trên vùng hiển thị DA của lớp nền của đế 110, và lớp bao 300 có thể được bố trí trên cấu trúc điểm ảnh PXS. Cấu trúc điểm ảnh PXS có thể được xác định là cấu trúc được đặt giữa của lớp nền của đế 110 và lớp bao 300 trong số các cấu trúc được bố trí trên vùng hiển thị DA của lớp nền của đế 110.

Cấu trúc điểm ảnh PXS có thể bao gồm các đường quét S1, Si, và Sn kéo dài theo hướng thứ nhất y, các đường dữ liệu D1, D2, D3, và Dm giao cắt các đường quét S1, Si, và Sn và kéo dài theo hướng thứ hai x, các dây điện áp điều khiển PL, và nhiều điểm ảnh PX.

Theo một số phương án, mỗi trong số các điểm ảnh PX có thể bao gồm phần tử tự phát sáng. Theo phương án làm ví dụ, phần tử tự phát sáng này có thể bao gồm ít nhất một trong số điốt phát quang hữu cơ, điốt phát quang chấm lượng tử, và điốt phát quang vô cơ siêu nhỏ (ví dụ, micro LED). Theo các phương án, để dễ mô tả, trường hợp mà phần tử tự phát sáng là điốt phát quang hữu cơ sẽ được mô tả làm ví dụ.

Theo một số phương án, mỗi trong số các điểm ảnh PX có thể phát ra một trong số các màu đỏ, xanh lục, và xanh lam. Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này. Ví dụ, mỗi trong số các điểm ảnh PX có thể phát ra màu như màu lục lam, đỏ tươi, vàng, hoặc trắng.

Các điểm ảnh PX sẽ được mô tả chi tiết hơn sau đây.

Lớp bao 300 có thể ngăn ngừa hoặc gần như ngăn ngừa độ ẩm và không khí, có thể được đưa vào từ bên ngoài, khỏi thâm nhập vào cấu trúc điểm ảnh PXS. Lớp bao 300 có thể bao gồm lớp vô cơ thứ nhất 310, lớp hữu cơ 330, và lớp vô cơ thứ hai 350 theo một phương án.

Lớp vô cơ thứ nhất 310 có thể được bố trí trên cấu trúc điểm ảnh PXS. Theo một phương án, lớp vô cơ thứ nhất 310 có thể chứa vật liệu bất kỳ trong số silic oxit (SiOx), silic nitrua (SiNx), và silic oxynitrua (SiONx).

Lớp hữu cơ 330 có thể được bố trí trên lớp vô cơ thứ nhất 310. Theo một phương án, lớp hữu cơ 330 có thể chứa bất kỳ một trong số epoxy, acrylat, và uretan acrylat.

Lớp vô cơ thứ hai 350 có thể được bố trí trên lớp hữu cơ 330. Theo một phương án, lớp vô cơ thứ hai 350 có thể bao gồm một hoặc nhiều hợp chất bất kỳ trong số silic oxit (SiO_x), silic nitrua (SiN_x), và silic oxynitrua (SiON_x).

Trên Fig.3, mỗi trong số lớp vô cơ thứ nhất 310, lớp hữu cơ 330, và lớp vô cơ thứ hai 350 được thể hiện dưới dạng một lớp. Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này. Tức là, ít nhất một lớp trong số lớp vô cơ thứ nhất 310, lớp hữu cơ 330, và lớp vô cơ thứ hai 350 có thể có cấu trúc đa lớp.

Ngoài ra, khi ít nhất một trong số lớp vô cơ thứ nhất 310 và lớp vô cơ thứ hai 350 có cấu trúc đa lớp, ít nhất một trong số lớp vô cơ thứ nhất 310 và lớp vô cơ thứ hai 350 có cấu trúc đa lớp có thể là lớp hexametyldisiloxan (HMDSO). Lớp HMDSO có thể hấp thụ ứng suất. Theo đó, lớp bao 300 có thể được làm mềm dẻo hơn. Theo cách khác, theo một phương án, lớp hữu cơ 330 có thể được thay đổi thành lớp HMDSO.

Vùng biên NDA của lớp nền của đế 110 có thể được đặt xung quanh vùng hiển thị DA. Theo một số phương án, vùng biên NDA có thể bao quanh vùng hiển thị DA. Cấu trúc điểm ảnh PXS có thể không được bố trí trên vùng biên NDA của lớp nền của đế 110. Tức là, vùng biên NDA của lớp nền của đế 110 có thể là vùng không hiển thị trong đó không có ảnh nào được hiển thị.

Bộ điều khiển quét 20, dây cấp điện áp chung ELVSSL, dây cấp điện áp điều khiển ELVDDL, đệm cấp điện áp điều khiển VPP, đệm cấp điện áp chung VSP, các phần dây nối CL1, CL2, và CL3, các dây cầu nối BL1, BL2, và BL3, các đệm nối CN, đường phát hiện vết nứt thứ nhất RL1, các đường tín hiệu thử thứ nhất và thứ hai TL1 và TL2, và các đệm thử thứ nhất và thứ hai TP1 và TP2 có thể được bố trí trên vùng biên NDA của lớp nền của đế 110. Theo một số phương án,

IC điều khiển và các đệm đầu vào PP còn có thể được bố trí trên vùng biên NDA của lớp nền của đế 110.

Bộ điều khiển quét 20 được nối với các đường quét S1, Si, và Sn và tạo ra và truyền các tín hiệu quét đến các điểm ảnh PX thông qua các đường quét S1, Si, và Sn. Theo một số phương án, bộ điều khiển quét 20 có thể được bố trí trên các cạnh bên trái và phải của vùng hiển thị DA. Theo một phương án, một bộ điều khiển quét 20 có thể được bố trí trên cạnh bên trái hoặc bên phải của vùng hiển thị DA.

Dây cấp điện áp điều khiển ELVDDL được nối với các dây điện áp điều khiển PL và cấp các điện áp điều khiển đến các điểm ảnh PX thông qua các dây điện áp điều khiển PL. Dây cấp điện áp điều khiển ELVDDL có thể được bố trí trên lớp nền của đế 110 để bao quanh ít nhất một phần của vùng biên NDA. Theo một phương án, dây cấp điện áp điều khiển ELVDDL có thể được bố trí trên một cạnh của vùng hiển thị DA để bao quanh một phần vùng hiển thị DA, như được minh họa trên Fig.1.

Ít nhất một phần của dây cấp điện áp điều khiển ELVDDL có thể kéo dài trên vùng biên NDA theo hướng thứ nhất y, và phần còn lại của dây cấp điện áp điều khiển ELVDDL có thể kéo dài dọc theo hướng thứ hai x được nối với đệm cấp điện áp điều khiển VDP được bố trí trên vùng biên NDA của lớp nền của đế 110.

Dây cấp điện áp chung ELVSSL có thể cấp điện áp chung cho các điểm ảnh PX. Theo một phương án, dây cấp điện áp chung ELVSSL có thể được nối điện với catốt CD (xem Fig.6), sẽ được mô tả sau đây, trong vùng biên NDA để cấp điện áp chung cho catốt CD.

Dây cấp điện áp chung ELVSSL có thể được bố trí trên lớp nền của đế 110 để bao quanh ít nhất một phần của vùng biên NDA. Theo một phương án, dây cấp điện áp chung ELVSSL có thể bao quanh hoàn toàn vùng hiển thị DA, như được minh họa trên Fig.1.

Ít nhất một phần của dây cáp điện áp chung ELVSSL có thể kéo dài trên vùng biên NDA theo hướng thứ hai x được nối với đệm cáp điện áp chung VSP được bố trí trên vùng biên NDA của lớp nền của đế 110.

Các phần dây nối CL1, CL2, và CL3 gồm các dây cầu nối BL có thể được bố trí trên vùng biên NDA của lớp nền của đế 110.

Phần dây nối thứ nhất CL1 trong số các phần dây nối CL1, CL2, và CL3 nối điện đường dữ liệu thứ nhất D1 với đệm bất kỳ trong số các đệm nối CN. Phần dây nối thứ nhất CL1 có thể bao gồm dây cầu nối thứ nhất BL1 được bố trí trên vùng uốn cong BA của lớp nền của đế 110 trong số các dây cầu nối BL. Tương tự, phần dây nối thứ hai CL2 có thể nối điện đường dữ liệu thứ hai D2 đến đệm nối khác trong số các đệm nối CN và có thể gồm dây cầu nối thứ hai BL2 được bố trí trên vùng uốn cong BA trong số các dây cầu nối BL. Phần dây nối thứ ba CL3 có thể nối điện đường dữ liệu thứ ba D3 đến đệm nối khác trong số các đệm nối CN và có thể bao gồm dây cầu nối thứ ba BL3 được bố trí trên vùng uốn cong BA trong số các dây cầu nối BL.

Cấu trúc của các phần dây nối CL1, CL2, và CL3 sẽ được mô tả chi tiết hơn sau đây.

Theo một số phương án, IC điều khiển có thể được bố trí trên vùng biên NDA của lớp nền của đế 110. Trong trường hợp này, IC điều khiển có thể được nối với các đệm nối CN. IC điều khiển có thể tạo ra và truyền các tín hiệu điều khiển (ví dụ, các tín hiệu dữ liệu) để điều khiển các điểm ảnh PX. Khi IC điều khiển được bố trí trên vùng biên NDA của lớp nền của đế 110, các đệm đầu vào PP được nối điện với IC điều khiển có thể được bố trí trên vùng biên NDA của lớp nền của đế 110.

Theo một số phương án, IC điều khiển có thể là chip điều khiển.

Khi IC điều khiển được bố trí trên vùng biên NDA của lớp nền của đế 110, các đệm đầu vào PP có thể được nối điện với bảng mạch in (PCB) (không được minh họa).

Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này. Theo một phương án, nếu IC điều khiển không được bố trí trên vùng biên NDA của lớp nền của đế 110, thì các đệm đầu vào PP có thể không được bố trí. Trong trường hợp này, các đệm nối CN có thể được nối điện với PCB, và IC điều khiển có thể được bố trí trên PCB.

Đường phát hiện vết nứt thứ nhất RL1 có thể được bố trí trên vùng biên NDA của lớp nền của đế 110. Đường phát hiện vết nứt thứ nhất RL1 có thể được bố trí trên vùng uốn cong BA của vùng biên NDA của lớp nền của đế 110 và có thể bao gồm các phần uốn cong.

Khi vết nứt xuất hiện trong đường phát hiện vết nứt thứ nhất RL1, có thể đánh giá khả năng mà vết nứt sẽ xuất hiện trong các dây dẫn được bố trí trên vùng uốn cong BA, như các dây cầu nối BL1, BL2, và BL3.

Theo một số phương án, đường phát hiện vết nứt thứ nhất RL1 có thể được bố trí trên cả hai phía của các dây cầu nối BL theo hướng thứ nhất y, như được minh họa trên Fig.1. Tuy nhiên, theo một phương án, đường phát hiện vết nứt thứ nhất RL1 có thể được bố trí chỉ trên một phía của các dây cầu nối BL dọc theo hướng thứ nhất y.

Đường tín hiệu thử thứ nhất TL1 được nối với một phía của đường phát hiện vết nứt thứ nhất RL1, đệm thử thứ nhất TP1 được nối với đường tín hiệu thử thứ nhất TL1, đường tín hiệu thử thứ hai TL2 được nối với phía còn lại của đường phát hiện vết nứt thứ nhất RL1, và đệm thử thứ hai TP2 được nối với đường tín hiệu thử thứ hai TL2 có thể được bố trí trên vùng biên NDA của lớp nền của đế 110.

Tín hiệu thử để phát hiện vết nứt có thể được truyền đến đệm thử thứ nhất TP1 và đệm thử thứ hai TP2. Tín hiệu thử có thể được bố trí với đường phát hiện vết nứt thứ nhất RL1 thông qua đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2. Ngoài ra, tín hiệu đầu ra được tạo ra để hồi đáp tín hiệu thử có thể

kết xuất đến đệm thử thứ nhất TP1 và đệm thử thứ hai TP2 qua đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2.

Theo một số phương án, đường tín hiệu thử thứ nhất TL1 có thể bao gồm đường tín hiệu thử phụ thứ nhất TL1a và đường tín hiệu thử phụ thứ hai TL1b được nối với một phía của đường phát hiện vết nứt thử nhất RL1. Đệm thử thứ nhất TP1 có thể bao gồm đệm thử phụ thứ nhất TP1a được nối với đường tín hiệu thử phụ thứ nhất TL1a và đệm thử phụ thứ hai TP1b được nối với đường tín hiệu thử phụ thứ hai TL1b. Tương tự, đường tín hiệu thử thứ hai TL2 có thể bao gồm đường tín hiệu thử phụ thứ ba TL2a và đường tín hiệu thử phụ thứ tư TL2b được nối với phía khác của đường phát hiện vết nứt thử nhất RL1. Đệm thử thứ hai TP2 có thể bao gồm đệm thử phụ thứ ba TP2a được nối với đường tín hiệu thử phụ thứ ba TL2a và đệm thử phụ thứ tư TP2b được nối với đường tín hiệu thử phụ thứ tư TL2b.

Theo một số phương án, đường tín hiệu thử thứ nhất TL1, đường tín hiệu thử thứ hai TL2, đệm thử thứ nhất TP1, và đệm thử thứ hai TP2 có thể được bố trí trên vùng khác với vùng uốn cong BA của vùng biên NDA của lớp nền của đế 110.

Vùng biên NDA bao gồm vùng uốn cong BA. Vùng uốn cong BA có thể được bố trí giữa các đệm nối CN và vùng hiển thị DA. Vùng uốn cong BA có thể kéo dài theo hướng giao cắt các dây cầu nối BL được bố trí trên vùng biên NDA. Ví dụ, vùng uốn cong BA có thể kéo dài theo hướng thứ hai x trong khi có độ rộng (ví dụ, độ rộng định trước) theo hướng thứ nhất y.

Thiết bị hiển thị theo phương án này có thể được uốn cong tại vùng uốn cong BA theo hướng ngược với hướng thứ ba z. Ví dụ, một phần của lớp nền của đế 110 của thiết bị hiển thị có thể được uốn cong theo hướng ngược với hướng thứ ba z, như được minh họa trên Fig.2. Ví dụ, lớp nền của đế 110 có thể được uốn cong quanh trục uốn cong kéo dài theo hướng thứ nhất y. Do đó, thiết bị hiển thị cũng có thể có dạng được uốn cong giống như lớp nền của đế 110. Tức là, diện

tích của vùng biên NDA mà người dùng nhìn thấy được có thể được giảm bớt bằng cách uốn cong một phần của vùng biên NDA theo hướng ngược với hướng thứ ba z.

Như được đề cập ở trên, các dây cầu nối BL và đường phát hiện vết nứt thứ nhất RL1 được bố trí trên vùng uốn cong BA của vùng biên NDA của lớp nền của đế 110. Ngoài ra, một phần của dây cáp điện áp điều khiển ELVDDL và một phần của dây cáp điện áp chung ELVSSL có thể được bố trí trên vùng uốn cong BA của lớp nền của đế 110.

Nếu các dây cầu nối BL, một phần của dây cáp điện áp điều khiển ELVDDL, và một phần của dây cáp điện áp chung ELVSSL được bố trí trên vùng uốn cong BA của lớp nền của đế 110 được gọi chung là đường uốn cong BNC, đường uốn cong BNC có thể bị nứt trong vùng uốn cong BA do ứng suất kéo hoặc ứng suất nén, do đó làm giảm độ bền của thiết bị hiển thị. Trong thiết bị hiển thị theo phương án này, tuy nhiên, đường phát hiện vết nứt thứ nhất RL1 được bố trí trên vùng uốn cong BA của lớp nền của đế 110. Ngoài ra, có thể phát hiện liệu vết nứt có xuất hiện trong đường phát hiện vết nứt thứ nhất RL1 trong quy trình sản xuất thiết bị hiển thị hay không và để đánh giá từ vết nứt trong đường phát hiện vết nứt thứ nhất RL1 mà đường uốn cong BNC bị nứt. Tức là, vì vết nứt có thể được phát hiện trong quy trình sản xuất, độ bền của thiết bị hiển thị có thể được tăng cường.

Ngoài ra, có thể phát hiện xem liệu đường phát hiện vết nứt thứ nhất RL1 bị nứt ngay cả trong lúc sử dụng thiết bị hiển thị và dừng việc hoạt động của thiết bị hiển thị nếu đường phát hiện vết nứt thứ nhất RL1 bị nứt. Điều này có thể ngăn ngừa sự bất tiện cho người dùng do sự trục trặc.

Fig.4 là sơ đồ mạch tương đương theo một phương án của điểm ảnh PX được minh họa trên Fig.1. Trên Fig.4, điểm ảnh PX được nối với đường dữ liệu thứ j Dj, đường quét thứ i-1 Si-1, đường quét thứ i Si, và đường quét thứ i+1 Si+1 được minh họa để dễ mô tả.

Tham chiếu đến Fig.4, điểm ảnh PX theo phương án này bao gồm điôt phát quang hữu cơ OLED, tranzito thứ nhất T1, tranzito thứ hai T2, tranzito thứ ba T3, tranzito thứ tư T4, tranzito thứ năm T5, tranzito thứ sáu T6, tranzito thứ bảy T7, và tụ trữ năng lượng Cst.

Anôt của điôt phát quang hữu cơ OLED có thể được nối với tranzito thứ nhất T1 qua tranzito thứ sáu T6, và catôt của điôt phát quang hữu cơ OLED có thể được nối với nguồn điện chung mà điện áp chung ELVSS được cấp vào. Điôt phát quang hữu cơ OLED có thể tạo ra ánh sáng có cấp độ sáng tương ứng với lượng dòng điện được cấp từ tranzito thứ nhất T1.

Điện áp điều khiển ELVDD có thể được thiết lập điện áp cao hơn điện áp chung ELVSS sao cho dòng điện có thể chạy qua điôt phát quang hữu cơ OLED.

Tranzito thứ bảy T7 được nối giữa nguồn điện khởi động được cấp với điện áp khởi động Vint và anôt của điôt phát quang hữu cơ OLED. Cực cổng của tranzito thứ bảy T7 được nối với đường quét thứ $i+1$ Si+1. Tranzito thứ bảy T7 được bật điện khi tín hiệu quét được truyền đến đường quét thứ $i+1$ Si+1 để cấp điện áp khởi động Vint đến anôt của điôt phát quang hữu cơ OLED. Ở đây, điện áp khởi động Vint có thể được thiết lập điện áp nhỏ hơn điện áp dữ liệu được cấp cho đường dữ liệu thứ j Dj.

Tranzito thứ sáu T6 được nối giữa tranzito thứ nhất T1 và điôt phát quang hữu cơ OLED. Cực cổng của tranzito thứ sáu T6 được nối với dây điều khiển phát xạ thứ i Ei. Tranzito thứ sáu T6 được tắt khi tín hiệu điều khiển phát xạ được cấp vào dây điều khiển phát xạ thứ i Ei và được bật điện trong các trường hợp khác.

Tranzito thứ năm T5 được nối giữa nguồn điện điều khiển được cấp với điện áp điều khiển ELVDD và tranzito thứ nhất T1. Cực cổng của tranzito thứ năm T5 được nối với dây điều khiển phát xạ thứ i Ei. Tranzito thứ năm T5 được tắt khi tín hiệu điều khiển phát xạ được cấp vào dây điều khiển phát xạ thứ i Ei và được bật điện trong các trường hợp khác.

Điện cực thứ nhất của tranzito thứ nhất T1 (tranzito điều khiển) được nối với nguồn điện điều khiển, mà điện áp điều khiển ELVDD được cấp, thông qua tranzito thứ năm T5, và điện cực thứ hai của tranzito thứ nhất T1 được nối với anốt của điốt phát quang hữu cơ OLED thông qua tranzito thứ sáu T6. Ngoài ra, cực cổng của tranzito thứ nhất T1 được nối với nút thứ nhất N1. Tranzito thứ nhất T1 điều khiển lượng dòng điện, chạy từ nguồn điện điều khiển được cấp với điện áp điều khiển ELVDD đến nguồn điện chung ELVSS thông qua điốt phát quang hữu cơ OLED, theo điện áp của nút thứ nhất N1.

Tranzito thứ ba T3 được nối giữa điện cực thứ hai của tranzito thứ nhất T1 và nút thứ nhất N1. Cực cổng của tranzito thứ ba T3 được nối với đường quét thứ i Si. Tranzito thứ ba T3 được bật điện khi tín hiệu quét được cấp cho đường quét thứ i Si để nối điện cực thứ hai của tranzito thứ nhất T1 và nút thứ nhất N1. Do đó, khi tranzito thứ ba T3 được bật điện, tranzito thứ nhất T1 được nối trong dạng điốt.

Tranzito thứ tư T4 được nối giữa nút thứ nhất N1 và nguồn điện khởi động Vint. Cực cổng của tranzito thứ tư T4 được nối với đường quét thứ i-1 Si-1. Tranzito thứ tư T4 được bật điện khi tín hiệu quét được truyền đến đường quét thứ i-1 Si-1 để cấp điện áp của nguồn điện khởi động Vint đến nút thứ nhất N1.

Tranzito thứ hai T2 được nối giữa đường dữ liệu thứ j Dj và điện cực thứ nhất của tranzito thứ nhất T1. Cực cổng của tranzito thứ hai T2 được nối với đường quét thứ i Si. Tranzito thứ hai T2 được bật điện khi tín hiệu quét được cấp cho đường quét thứ i Si để nối điện đường dữ liệu thứ j Dj và điện cực thứ nhất của tranzito thứ nhất T1.

Tụ trữ năng lượng Cst được nối giữa nguồn điện điều khiển được cấp với điện áp điều khiển ELVDD và nút thứ nhất N1. Tụ trữ năng lượng Cst lưu trữ điện áp tương ứng với điện áp dữ liệu và điện áp ngưỡng của tranzito thứ nhất T1.

Fig.5 là hình chiếu bằng minh họa cấu trúc làm ví dụ của điểm ảnh PX trên Fig.4 chi tiết hơn. Fig.6 là hình vẽ mặt cắt ngang theo đường X1-X2 trên Fig.5. Fig.7 là hình vẽ mặt cắt ngang theo đường X3-X4 trên Fig.5.

Các hình vẽ từ Fig.5 đến Fig.7, ba đường quét Si-1, Si và Si+1, dây điều khiển phát xạ Ei, dây điện áp điều khiển PL, và đường dữ liệu Dj được nối với một điểm ảnh PX được bố trí trong hàng thứ i và cột thứ j được minh họa. Trên các hình vẽ từ Fig.5 đến Fig.7, để dễ mô tả, đường quét trong hàng thứ (i-1) sẽ được gọi là “đường quét thứ i-1 Si-1”, đường quét trong hàng thứ i sẽ được gọi là “đường quét thứ i Si”, đường quét trong hàng thứ i+1 sẽ được gọi là đường quét thứ i+1 Si+1”, dây điều khiển phát xạ trong hàng thứ i sẽ được gọi là “dây điều khiển phát xạ Ei,” đường dữ liệu trong cột thứ j sẽ được gọi là “đường dữ liệu Dj,” và dây điện áp điều khiển trong cột thứ j sẽ được gọi là “dây điện áp điều khiển PL.”

Tham chiếu đến các hình vẽ từ Fig.4 đến Fig.7, thiết bị hiển thị theo phương án này có thể bao gồm của lớp nền của đế 110, phân dây, và điểm ảnh PX.

Lớp nền của đế 110 chứa vật liệu cách điện trong suốt và có thể truyền sáng. Vì lớp nền của đế 110 được mô tả ở trên, mô tả của lớp nền của đế 110 sẽ được lược bỏ.

Phần dây cung cấp các tín hiệu cho điểm ảnh PX và có thể bao gồm các đường quét Si-1, Si, và Si+1, đường dữ liệu Dj, dây điều khiển phát xạ Ei, dây điện áp điều khiển PL, và dây điện áp điều khiển khởi động IPL.

Các đường quét Si-1, Si, và Si+1 có thể kéo dài theo hướng thứ nhất y. Các đường quét Si-1, Si và Si+1 có thể bao gồm đường quét thứ i-1 Si-1, đường quét thứ i Si, và đường quét thứ i+1 Si+1 được bố trí tuần tự theo hướng thứ hai x giao cắt hướng thứ nhất y. Các tín hiệu quét có thể được truyền đến các đường quét Si-1, Si, và Si+1. Ví dụ, tín hiệu quét thứ i-1 có thể được truyền đến đường quét thứ i-1 Si-1, tín hiệu quét thứ i có thể được truyền đến đường quét thứ i Si, và tín hiệu quét thứ i+1 có thể được truyền đến đường quét thứ i+1 Si+1.

Theo một hoặc nhiều phương án, ba đường quét Si-1, Si, và Si+1 được cấp để truyền các tín hiệu quét đến điểm ảnh PX. Tuy nhiên, các tín hiệu quét cũng có thể được truyền đến điểm ảnh PX thông qua hai đường quét Si-1 và Si. Trong trường hợp này, đường quét thứ i Si trong số hai đường quét Si-1 và Si có thể được phân nhánh thành hai đường, và các đường được phân nhánh từ đường quét thứ i Si có thể được nối với các tranzito khác nhau. Ví dụ, đường quét thứ i Si có thể bao gồm đường quét bên trên thứ i liền kề với đường quét thứ $i-1$ Si-1, và đường quét bên dưới thứ i được đặt xa hơn từ đường quét thứ $i-1$ Si-1 so với đường quét bên trên thứ i .

Dây điều khiển phát xạ Ei kéo dài theo hướng thứ nhất y và được bố trí giữa đường quét thứ i Si và đường quét thứ $i+1$ Si+1 được tách biệt hoặc được đặt cách xa đường quét thứ i Si và đường quét thứ $i+1$ Si+1. Tín hiệu điều khiển phát xạ được truyền đến dây điều khiển phát xạ Ei.

Đường dữ liệu Dj có thể kéo dài theo hướng thứ hai x . Mỗi đường dữ liệu Dj có thể được bố trí tuần tự theo hướng thứ nhất y . Tín hiệu dữ liệu (hoặc điện áp dữ liệu) có thể được cấp cho đường dữ liệu Dj.

Dây điện áp điều khiển PL có thể kéo dài theo hướng thứ hai x . Dây điện áp điều khiển PL có thể được tách biệt hoặc được đặt cách xa đường dữ liệu Dj. Điện áp điều khiển ELVDD (xem Fig.3) có thể được đặt vào dây điện áp điều khiển PL. Dây điện áp điều khiển PL có thể là lớp kép. Ví dụ, dây điện áp điều khiển PL có thể bao gồm đường điện áp điều khiển PLb và đường điện áp điều khiển bổ sung PLa. Đường điện áp điều khiển PLb có thể được bố trí trên đường điện áp điều khiển bổ sung PLa để chồng lên đường điện áp điều khiển bổ sung PLa khi được quan sát từ bên trên. Đường điện áp điều khiển PLb có thể được nối điện với đường điện áp điều khiển bổ sung PLa qua lỗ tiếp xúc thứ mười hai CH12.

Dây điện áp điều khiển khởi động IPL có thể kéo dài theo hướng thứ nhất y . Dây điện áp điều khiển khởi động IPL có thể được bố trí giữa đường quét thứ $i+1$

Si+1 và đường quét thứ i-1 Si-1 của điểm ảnh trong hàng tiếp theo. Điện áp khởi động Vint có thể được đặt vào dây điện áp điều khiển khởi động IPL.

Điểm ảnh PX có thể bao gồm điốt phát quang hữu cơ OLED, tranzito thứ nhất T1, tranzito thứ hai T2, tranzito thứ ba T3, tranzito thứ tư T4, tranzito thứ năm T5, tranzito thứ sáu T6, tranzito thứ bảy T7, và tụ trữ năng lượng Cst.

Tranzito thứ nhất T1 có thể bao gồm cực cổng thứ nhất GE1, mẫu hình hoạt động thứ nhất ACT1, cực nguồn thứ nhất SE1, cực máng thứ nhất DE1, và cực nối thứ nhất CNL1.

Cực cổng thứ nhất GE1 có thể được nối với cực máng thứ ba DE3 của tranzito thứ ba T3 và cực máng thứ tư DE4 của tranzito thứ tư T4. Cực nối thứ nhất CNL1 có thể nối cực cổng thứ nhất GE1 với cực máng thứ ba DE3 và cực máng thứ tư DE4. Một đầu của cực nối thứ nhất CNL1 có thể được nối với cực cổng thứ nhất GE1 qua lỗ tiếp xúc thứ nhất CH1, và đầu còn lại của cực nối thứ nhất CNL1 có thể được nối với cực máng thứ ba DE3 và cực máng thứ tư DE4 qua lỗ tiếp xúc thứ hai CH2.

Theo các phương án, mẫu hình hoạt động thứ nhất ACT1, cực nguồn thứ nhất SE1, và cực máng thứ nhất DE1 có thể được làm từ lớp bán dẫn được pha hoặc không được pha với các tạp chất. Ví dụ, cực nguồn thứ nhất SE1 và cực máng thứ nhất DE1 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ nhất ACT1 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Tức là, một lớp bán dẫn có thể tạo ra mẫu hình hoạt động thứ nhất ACT1, cực nguồn thứ nhất SE1, và cực máng thứ nhất DE1, và có thể được chia thành cực nguồn thứ nhất SE1, cực máng thứ nhất DE1, và mẫu hình hoạt động thứ nhất ACT1 theo việc liệu nó có được pha với các tạp chất hay không.

Mẫu hình hoạt động thứ nhất ACT1 có dạng giống thanh kéo dài theo hướng (ví dụ, hướng định trước) và có thể được uốn cong nhiều lần theo hướng dọc kéo dài. Mẫu hình hoạt động thứ nhất ACT1 có thể chồng lên cực cổng thứ nhất GE1 khi được quan sát từ bên trên. Vì mẫu hình hoạt động thứ nhất ACT1

dài, vùng kênh của tranzito thứ nhất T1 cũng có thể dài. Theo đó, vùng điều khiển của điện áp cổng được đặt vào tranzito thứ nhất T1 được mở rộng, và do đó mức độ xám của ánh sáng được phát ra từ điôt phát quang hữu cơ OLED có thể được điều khiển chính xác.

Cực nguồn thứ nhất SE1 có thể được nối với một đầu của mẫu hình hoạt động thứ nhất ACT1. Cực nguồn thứ nhất SE1 có thể được nối với cực máng thứ hai DE2 của tranzito thứ hai T2 và cực máng thứ năm DE5 của tranzito thứ năm T5. Cực máng thứ nhất DE1 có thể được nối với đầu còn lại của mẫu hình hoạt động thứ nhất ACT1. Ngoài ra, cực máng thứ nhất DE1 có thể được nối với cực nguồn thứ ba SE3 của tranzito thứ ba T3 và cực nguồn thứ sáu SE6 của tranzito thứ sáu T6.

Tranzito thứ hai T2 có thể bao gồm cực cổng thứ hai GE2, mẫu hình hoạt động thứ hai ACT2, cực nguồn thứ hai SE2, và cực máng thứ hai DE2.

Cực cổng thứ hai GE2 có thể được nối với đường quét thứ i Si. Cực cổng thứ hai GE2 có thể được bố trí là một phần của đường quét thứ nhất thứ i Si hoặc có thể nhô ra từ đường quét thứ i Si. Theo các phương án, mẫu hình hoạt động thứ hai ACT2, cực nguồn thứ hai SE2, và cực máng thứ hai DE2 có thể được làm từ lớp bán dẫn được pha hoặc không được pha với các tạp chất. Ví dụ, cực nguồn thứ hai SE2 và cực máng thứ hai DE2 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ hai ACT2 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Mẫu hình hoạt động thứ hai ACT2 chồng lên cực cổng thứ hai GE2. Cực nguồn thứ hai SE2 có một đầu được nối với mẫu hình hoạt động thứ hai ACT2 và đầu còn lại được nối với đường dữ liệu Dj qua lỗ tiếp xúc thứ sáu CH6. Cực máng thứ hai DE2 có một đầu được nối với mẫu hình hoạt động thứ hai ACT2 và đầu còn lại được nối với cực nguồn thứ nhất SE1 của tranzito thứ nhất T1 và cực máng thứ năm DE5 của tranzito thứ năm T5.

Theo một số phương án, tranzito thứ ba T3 có thể có cấu trúc cổng kép để ngăn ngừa hoặc gần như ngăn ngừa dòng điện rò. Tức là, tranzito thứ ba T3 có thể

bao gồm tranzito thứ 3a T3a và tranzito thứ 3b T3b. Tranzito thứ 3a T3a có thể bao gồm cực cổng thứ 3a GE3a, mẫu hình hoạt động thứ 3a ACT3a, cực nguồn thứ 3a SE3a, và cực máng thứ 3a DE3a. Tranzito thứ 3b T3b có thể bao gồm cực cổng thứ 3b GE3b, mẫu hình hoạt động thứ 3b ACT3b, cực nguồn thứ 3b SE3b, và cực máng thứ 3b DE3b. Theo các phương án, để dễ mô tả, cực cổng thứ 3a GE3a và cực cổng thứ 3b GE3b sẽ được gọi là cực cổng thứ ba GE3, mẫu hình hoạt động thứ 3a ACT3a và mẫu hình hoạt động thứ 3b ACT3b sẽ được gọi là mẫu hình hoạt động thứ ba ACT3, cực nguồn thứ 3a SE3a và cực nguồn thứ 3b SE3b sẽ được gọi là cực nguồn thứ ba SE3, và cực máng thứ 3a DE3a và cực máng thứ 3b DE3b sẽ được gọi là cực máng thứ ba DE3.

Cực cổng thứ ba GE3 có thể được nối với đường quét thứ i Si. Cực cổng thứ ba GE3 có thể được bố trí là một phần của đường quét thứ i Si hoặc có thể nhô ra từ đường quét thứ i Si.

Mẫu hình hoạt động thứ ba ACT3, cực nguồn thứ ba SE3, và cực máng thứ ba DE3 có thể được làm từ lớp bán dẫn được pha hoặc không được pha với các tạp chất. Ví dụ, cực nguồn thứ ba SE3 và cực máng thứ ba DE3 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ ba ACT3 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Mẫu hình hoạt động thứ ba ACT3 chồng lên cực cổng thứ ba GE3. Một đầu của cực nguồn thứ ba SE3 có thể được nối với mẫu hình hoạt động thứ ba ACT3. Đầu còn lại của cực nguồn thứ ba SE3 có thể được nối với cực máng thứ nhất DE1 của tranzito thứ nhất T1 và cực nguồn thứ sáu SE6 của tranzito thứ sáu T6. Một đầu của cực máng thứ ba DE3 có thể được nối với mẫu hình hoạt động thứ ba ACT3. Đầu còn lại của cực máng thứ ba DE3 có thể được nối với cực máng thứ tư DE4 của tranzito thứ tư T4. Ngoài ra, cực máng thứ ba DE3 có thể được nối với cực cổng thứ nhất GE1 của tranzito thứ nhất T1 thông qua cực nối thứ nhất CNL1, lỗ tiếp xúc thứ hai CH2, và lỗ tiếp xúc thứ nhất CH1.

Tranzito thứ tư T4 có thể có cấu trúc cổng kép để ngăn ngừa hoặc gần như ngăn ngừa dòng điện rò. Tức là, tranzito thứ tư T4 có thể bao gồm tranzito thứ 4a T4a và tranzito thứ 4b T4b. Tranzito thứ 4a T4a có thể bao gồm cực cổng thứ 4a GE4a, mẫu hình hoạt động thứ 4a ACT4a, cực nguồn thứ 4a SE4a, và cực máng thứ 4a DE4a. Tranzito thứ 4b T4b có thể bao gồm cực cổng thứ 4b GE4b, mẫu hình hoạt động thứ 4b ACT4b, cực nguồn thứ 4b SE4b, và cực máng thứ 4b DE4b. Theo các phương án, để dễ mô tả, cực cổng thứ 4a GE4a và cực cổng thứ 4b GE4b sẽ được gọi là cực cổng thứ tư GE4, mẫu hình hoạt động thứ 4a ACT4a và mẫu hình hoạt động thứ 4b ACT4b sẽ được gọi là mẫu hình hoạt động thứ tư ACT4, cực nguồn thứ 4a SE4a và cực nguồn thứ 4b SE4b sẽ được gọi là cực nguồn thứ tư SE4, và cực máng thứ 4a DE4a và cực máng thứ 4b DE4b sẽ được gọi là cực máng thứ tư DE4.

Cực cổng thứ tư GE4 có thể được nối với đường quét thứ i-1 Si-1. Cực cổng thứ tư GE4 có thể được tạo ra là một phần của đường quét thứ i-1 Si-1 hoặc có thể nhô ra từ đường quét thứ i-1 Si-1.

Mẫu hình hoạt động thứ tư ACT4, cực nguồn thứ tư SE4, và cực máng thứ tư DE4 có thể được làm từ lớp bán dẫn được pha hoặc không được pha với các tạp chất. Ví dụ, cực nguồn thứ tư SE4 và cực máng thứ tư DE4 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ tư ACT4 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Mẫu hình hoạt động thứ tư ACT4 chồng lên cực cổng thứ tư GE4.

Một đầu của cực nguồn thứ tư SE4 có thể được nối với mẫu hình hoạt động thứ tư ACT4. Đầu còn lại của cực nguồn thứ tư SE4 có thể được nối với dây điện áp điều khiển khởi động IPL của điểm ảnh PX trong hàng thứ (i-1) và cực máng thứ bảy DE7 của tranzito thứ bảy T7 của điểm ảnh PX trong hàng thứ (i-1). Dây nối phụ AUX có thể được bố trí giữa cực nguồn thứ tư SE4 và dây điện áp điều khiển khởi động IPL. Một đầu của dây nối phụ AUX có thể được nối với cực nguồn thứ tư SE4 qua lỗ tiếp xúc thứ chín CH9. Đầu còn lại của dây nối phụ AUX

có thể được nối với dây điện áp điều khiển khởi động IPL của điểm ảnh PX trong hàng thứ (i-1) qua lỗ tiếp xúc thứ tám CH8 của điểm ảnh PX trong hàng thứ (i-1). Một đầu của cực máng thứ tư DE4 có thể được nối với mẫu hình hoạt động thứ tư ACT4. Đầu còn lại của cực máng thứ tư DE4 có thể được nối với cực máng thứ ba DE3 của tranzito thứ ba T3. Cực máng thứ tư DE4 cũng được nối với cực cổng thứ nhất GE1 của tranzito thứ nhất T1 qua cực nối thứ nhất CNL1, lỗ tiếp xúc thứ hai CH2, và lỗ tiếp xúc thứ nhất CH1.

Tranzito thứ năm T5 có thể bao gồm cực cổng thứ năm GE5, mẫu hình hoạt động thứ năm ACT5, cực nguồn thứ năm SE5, và cực máng thứ năm DE5.

Cực cổng thứ năm GE5 có thể được nối với dây điều khiển phát xạ Ei. Cực cổng thứ năm GE5 có thể được tạo ra là một phần của dây điều khiển phát xạ Ei hoặc có thể nhô ra từ dây điều khiển phát xạ Ei. Cực nguồn thứ năm SE5 và cực máng thứ năm DE5 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ năm ACT5 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Mẫu hình hoạt động thứ năm ACT5 chồng lên cực cổng thứ năm GE5. Một đầu của cực nguồn thứ năm SE5 có thể được nối với mẫu hình hoạt động thứ năm ACT5. Đầu còn lại của cực nguồn thứ năm SE5 có thể được nối với dây điện áp điều khiển PL qua lỗ tiếp xúc thứ năm CH5. Một đầu của cực máng thứ năm DE5 có thể được nối với mẫu hình hoạt động thứ năm ACT5. Đầu còn lại của cực máng thứ năm DE5 có thể được nối với cực nguồn thứ nhất SE1 của tranzito thứ nhất T1 và cực máng thứ hai DE2 của tranzito thứ hai T2.

Tranzito thứ sáu T6 có thể bao gồm cực cổng thứ sáu GE6, mẫu hình hoạt động thứ sáu ACT6, cực nguồn thứ sáu SE6, và cực máng thứ sáu DE6.

Cực cổng thứ sáu GE6 có thể được nối với dây điều khiển phát xạ Ei. Cực cổng thứ sáu GE6 có thể được tạo ra là một phần của dây điều khiển phát xạ Ei hoặc có thể nhô ra từ dây điều khiển phát xạ Ei. Mẫu hình hoạt động thứ sáu ACT6, cực nguồn thứ sáu SE6, và cực máng thứ sáu DE6 có thể được làm từ lớp bán dẫn được pha hoặc không được pha với các tạp chất. Ví dụ, cực nguồn thứ sáu

SE6 và cực máng thứ sáu DE6 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ sáu ACT6 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Mẫu hình hoạt động thứ sáu ACT6 chồng lên cực cổng thứ sáu GE6. Một đầu của cực nguồn thứ sáu SE6 có thể được nối với mẫu hình hoạt động thứ sáu ACT6. Đầu còn lại của cực nguồn thứ sáu SE6 có thể được nối với cực máng thứ nhất DE1 của tranzito thứ nhất T1 và cực nguồn thứ ba SE3 của tranzito thứ ba T3. Một đầu của cực máng thứ sáu DE6 có thể được nối với mẫu hình hoạt động thứ sáu ACT6. Đầu còn lại của cực máng thứ sáu DE6 có thể được nối với cực nguồn thứ bảy SE7 của tranzito thứ bảy T7.

Tranzito thứ bảy T7 có thể bao gồm cực cổng thứ bảy GE7, mẫu hình hoạt động thứ bảy ACT7, cực nguồn thứ bảy SE7, và cực máng thứ bảy DE7.

Cực cổng thứ bảy GE7 có thể được nối với đường quét thứ $i+1$ Si+1. Cực cổng thứ bảy GE7 có thể được tạo ra là một phần của đường quét thứ $i+1$ Si+1 hoặc có thể nhô ra từ đường quét thứ $i+1$ Si+1. Mẫu hình hoạt động thứ bảy ACT7, cực nguồn thứ bảy SE7, và cực máng thứ bảy DE7 có thể được làm từ lớp bán dẫn được pha hoặc không được pha với các tạp chất. Ví dụ, cực nguồn thứ bảy SE7 và cực máng thứ bảy DE7 có thể được làm từ lớp bán dẫn được pha với các tạp chất, và mẫu hình hoạt động thứ bảy ACT7 có thể được làm từ lớp bán dẫn không được pha với các tạp chất. Mẫu hình hoạt động thứ bảy ACT7 chồng lên cực cổng thứ bảy GE7. Một đầu của cực nguồn thứ bảy SE7 có thể được nối với mẫu hình hoạt động thứ bảy ACT7. Đầu còn lại của cực nguồn thứ bảy SE7 có thể được nối với cực máng thứ sáu DE6 của tranzito thứ sáu T6. Một đầu của cực máng thứ bảy DE7 có thể được nối với mẫu hình hoạt động thứ bảy ACT7. Đầu còn lại của cực máng thứ bảy DE7 có thể được nối với dây điện áp điều khiển khởi động IPL. Ngoài ra, cực máng thứ bảy DE7 có thể được nối với cực nguồn thứ tư SE4 của tranzito thứ tư T4 của điểm ảnh PX được bố trí trong hàng thứ $i+1$. Cực máng thứ bảy DE7 và cực nguồn thứ tư SE4 của tranzito thứ tư T4 của điểm ảnh PX được bố trí trong hàng thứ $i+1$ có thể được nối qua dây nối phụ AUX, lỗ tiếp xúc thứ tám CH8, và lỗ tiếp xúc thứ chín CH9.

Tụ trữ năng lượng Cst có thể bao gồm cực dưới LE và cực trên UE. Cực dưới LE có thể được làm từ cực cổng thứ nhất GE1 của tranzito thứ nhất T1.

Cực trên UE có thể chồng lên cực dưới LE và che đi cực dưới LE khi được quan sát từ bên trên. Điện dung của tụ trữ năng lượng Cst có thể tăng lên bằng cách mở rộng vùng xếp chồng giữa cực trên UE và cực dưới LE. Cực trên UE có thể mở rộng theo hướng thứ nhất y. Theo các phương án, điện áp có cùng cấp độ với điện áp điều khiển ELVDD có thể được đặt vào cực trên UE. Cực trên UE có thể có khoảng hở OPN trong vùng mà lỗ tiếp xúc thứ nhất CH1 được đặt. Cực cổng thứ nhất GE1 và cực nối thứ nhất CNL1 được nối qua lỗ tiếp xúc thứ nhất CH1.

Điốt phát quang hữu cơ OLED là phần tử tự phát sáng có thể bao gồm anốt AD, catốt CD, và lớp phát quang EML được bố trí giữa anốt AD và catốt CD.

Anốt AD có thể được bố trí trong vùng phát quang tương ứng với mỗi điểm ảnh PX. Anốt AD có thể được nối với cực nguồn thứ bảy SE7 của tranzito thứ bảy T7 và cực máng thứ sáu DE6 của tranzito thứ sáu T6 qua lỗ tiếp xúc thứ bảy CH7 và lỗ tiếp xúc thứ mười CH10. Cực nối thứ hai CNL2 và mẫu hình cầu nối BRP có thể được bố trí giữa lỗ tiếp xúc thứ bảy CH7 và lỗ tiếp xúc thứ mười CH10 để nối cực máng thứ sáu DE6 và cực nguồn thứ bảy SE7 đến anốt AD.

Ở đây, kết cấu của thiết bị hiển thị theo các phương án sẽ được mô tả theo thứ tự xếp chồng với tham chiếu đến các hình vẽ từ Fig.5 đến Fig.7.

Các mẫu hình hoạt động ACT1 đến ACT7 (ở đây, được chỉ báo là “ACT”) có thể được bố trí trên lớp nền của đế 110. Các mẫu hình hoạt động ACT có thể bao gồm các mẫu hình hoạt động thứ nhất ACT1 đến thứ bảy ACT7. Các mẫu hình hoạt động thứ nhất ACT1 đến thứ bảy ACT7 có thể được làm từ vật liệu bán dẫn.

Lớp đệm 111 có thể được bố trí giữa lớp nền của đế 110 và các mẫu hình hoạt động ACT. Lớp đệm 111 có thể là lớp cách điện vô cơ chứa vật liệu vô cơ, như silic oxit (SiOx), silic nitrua (SiNx), và/hoặc silic oxynitrua (SiON).

Lớp cách điện cổng 130 có thể được bố trí trên lớp nền của đế 110 có các mẫu hình hoạt động ACT. Lớp cách điện cổng 130 có thể là lớp cách điện vô cơ chứa vật liệu vô cơ, như silic oxynitrua (SiON), silic oxit (SiOx), và/hoặc silic nitrua (SiNx).

Các đường quét Si-1, Si, và Si+1, dây điều khiển phát xạ Ei, và các cực cổng thứ nhất GE1 đến thứ bảy GE7 có thể được bố trí trên lớp cách điện cổng 130. Cực cổng thứ nhất GE1 có thể là cực dưới LE của tụ trữ năng lượng Cst. Cực cổng thứ hai GE2 và cực cổng thứ ba GE3 có thể được tạo liền khối với đường quét thứ i Si. Cực cổng thứ tư GE4 có thể được tạo liền khối với đường quét thứ i-1 Si-1. Cực cổng thứ năm GE5 và cực cổng thứ sáu GE6 có thể được tạo liền khối với dây điều khiển phát xạ thứ i Ei. Cực cổng thứ bảy GE7 có thể được tạo liền khối với đường quét thứ i+1 Si+1.

Theo các phương án, các đường quét Si-1, Si, và Si+1, dây điều khiển phát xạ Ei, cực cổng thứ nhất GE1, và cực cổng thứ bảy GE7 có thể được làm từ cùng một vật liệu (ví dụ, vật liệu dẫn điện thứ nhất) và có thể được bố trí trên cùng một lớp. Ví dụ, các đường quét Si-1, Si, và Si+1, dây điều khiển phát xạ Ei, cực cổng thứ nhất GE1, và cực cổng thứ bảy GE7 có thể được làm từ vật liệu dẫn điện thứ nhất, như molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti), và mỗi trong số đó có thể có cấu trúc đa lớp hoặc cấu trúc một lớp.

Khi các thành phần được bố trí trên cùng một lớp, chúng được đặt ở cùng cấp độ. Ngoài ra, khi các thành phần được bố trí trên cùng một lớp, thì điều đó biểu thị rằng chúng được xếp chồng theo cùng thứ tự trên lớp nền của đế 110 và được tạo ra cùng lúc (ví dụ, đồng thời) trong cùng một công đoạn.

Lớp cách điện bên dưới thứ nhất 150 có thể được bố trí trên lớp nền của đế 110 có các đường quét Si-1, Si, và Si+1, và tương tự.

Cực trên UE của tụ trữ năng lượng Cst và dây điện áp điều khiển khởi động IPL có thể được bố trí trên lớp cách điện bên dưới thứ nhất 150. Cực trên UE có

thể che đi cực dưới LE. Cực trên UE và cực dưới LE có thể tạo ra tụ trữ năng lượng Cst với lớp cách điện bên dưới thứ nhất 150 được đặt giữa chúng.

Cực trên UE và dây điện áp điều khiển khởi động IPL có thể được làm từ cùng một vật liệu và được bố trí trên cùng một lớp. Ví dụ, cực trên UE và dây điện áp điều khiển khởi động IPL có thể bao gồm molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti) và mỗi trong số đó có thể được tạo thành là đa lớp hoặc một lớp.

Lớp cách điện bên dưới thứ hai 170 có thể được bố trí trên lớp nền của đế 110 có cực trên UE và dây điện áp điều khiển khởi động IPL.

Mỗi trong số lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170 có thể là lớp cách điện vô cơ chứa vật liệu vô cơ, như silic oxynitrua (SiON), silic oxit (SiOx), và/hoặc silic nitrua (SiNx).

Đường dữ liệu Dj, đường điện áp điều khiển bổ sung PLa của dây điện áp điều khiển PL, cực nối thứ nhất CNL1, cực nối thứ hai CNL2, và dây nối phụ AUX có thể được bố trí trên lớp cách điện bên dưới thứ hai 170.

Đường dữ liệu Dj có thể được nối với cực nguồn thứ hai SE2 qua lỗ tiếp xúc thứ sáu CH6 liên tiếp đi qua lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170.

Đường điện áp điều khiển bổ sung PLa của dây điện áp điều khiển PL có thể được nối với cực trên UE của tụ trữ năng lượng Cst thông qua các lỗ tiếp xúc thứ ba CH3 và thứ tư CH4 đi qua lớp cách điện bên dưới thứ hai 170. Ngoài ra, đường điện áp điều khiển bổ sung PLa của dây điện áp điều khiển PL có thể được nối với cực nguồn thứ năm SE5 qua lỗ tiếp xúc thứ năm CH5 liên tiếp đi qua lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170.

Cực nối thứ nhất CNL1 có thể được nối với cực cổng thứ nhất GE1 qua lỗ tiếp xúc thứ nhất CH1 liên tiếp đi qua lớp cách điện bên dưới thứ nhất 150 và lớp

cách điện bên dưới thứ hai 170. Ngoài ra, cực nối thứ nhất CNL1 có thể được nối với cực máng thứ ba DE3 và cực máng thứ tư DE4 qua lỗ tiếp xúc thứ hai CH2 liên tiếp đi qua lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170.

Cực nối thứ hai CNL2 có thể là mẫu hình được cung cấp dưới dạng phương tiện được bố trí giữa cực máng thứ sáu DE6 và anốt AD để nối cực máng thứ sáu DE6 và anốt AD. Cực nối thứ hai CNL2 có thể được nối với cực máng thứ sáu DE6 và cực nguồn thứ bảy SE7 qua lỗ tiếp xúc thứ bảy CH7 liên tiếp đi qua lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170.

Dây nối phụ AUX có thể được nối với dây điện áp điều khiển khởi động IPL qua lỗ tiếp xúc thứ tám CH8 đi qua lớp cách điện bên dưới thứ hai 170. Ngoài ra, dây nối phụ AUX có thể được nối với cực nguồn thứ tư SE4 và cực máng thứ bảy DE7 của điểm ảnh PX được bố trí trong hàng thứ (i-1) qua lỗ tiếp xúc thứ chín CH9 liên tiếp đi qua lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170.

Theo các phương án, đường dữ liệu Dj, đường điện áp điều khiển bổ sung PL_a, cực nối thứ nhất CNL1, cực nối thứ hai CNL2, và dây nối phụ AUX có thể được làm từ cùng một vật liệu (ví dụ, vật liệu dẫn điện thứ hai) và có thể được bố trí trên cùng một lớp. Ví dụ, đường dữ liệu Dj, đường điện áp điều khiển bổ sung PL_a, cực nối thứ nhất CNL1, cực nối thứ hai CNL2, và dây nối phụ AUX có thể được làm từ vật liệu dẫn điện thứ hai, như molybden (Mo), nhôm (Al), đồng (Cu) hoặc titan (Ti), và mỗi trong số đó có thể được tạo thành là đa lớp hoặc một lớp. Theo một số phương án thay thế, đường dữ liệu Dj, đường điện áp điều khiển bổ sung PL_a, cực nối thứ nhất CNL1, cực nối thứ hai CNL2, và dây nối phụ AUX có thể có cấu trúc đa lớp của Ti/Al/Ti.

Lớp cách điện bên trên thứ nhất 210 có thể được bố trí trên lớp nền của đế 110 có các đường dữ liệu Dj và tương tự.

Mẫu hình cầu nối BRP và đường điện áp điều khiển PLb của dây điện áp điều khiển PL có thể được bố trí trên lớp cách điện bên trên thứ nhất 210.

Mẫu hình cầu nối BRP có thể được nối với cực nối thứ hai CNL2 qua lỗ tiếp xúc thứ mười CH10 đi qua lớp cách điện bên trên thứ nhất 210.

Đường điện áp điều khiển PLb của dây điện áp điều khiển PL có thể được nối với đường điện áp điều khiển bổ sung PLa qua lỗ tiếp xúc thứ mười hai CH12 đi qua lớp cách điện bên trên thứ nhất 210.

Theo các phương án, mẫu hình cầu nối BRP và đường điện áp điều khiển PLb có thể được làm từ cùng một vật liệu (ví dụ, vật liệu dẫn điện thứ ba) và có thể được bố trí trên cùng một lớp. Ví dụ, mẫu hình cầu nối BRP và đường điện áp điều khiển PLb có thể được làm từ vật liệu dẫn điện thứ ba, như molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti), và mỗi trong số đó có thể được tạo thành là đa lớp hoặc một lớp. Theo một số phương án thay thế, mẫu hình cầu nối BRP và đường điện áp điều khiển PLb có thể có cấu trúc đa lớp của Ti/Al/Ti.

Lớp cách điện bên trên thứ hai 230 có thể được bố trí trên lớp nền của đế 110 có mẫu hình cầu nối BRP và tương tự.

Mỗi trong số lớp cách điện bên trên thứ nhất 210 và lớp cách điện bên trên thứ hai 230 có thể là lớp cách điện hữu cơ chứa vật liệu hữu cơ. Theo các phương án, vật liệu hữu cơ này có thể là imid polyme, polyme phổ biến như polymethylmetacrylat (PMMA) hoặc polystylen (PS), dẫn xuất của polyme có nhóm phenolic, acrylic polyme, aryl-ete polyme, amit polyme, fluorua polyme, p-xylen polyme, polyme của rượu vinyli, hoặc hỗn hợp của các vật liệu này.

Anốt AD có thể được bố trí trên lớp cách điện bên trên thứ hai 230. Anốt AD có thể được nối với mẫu hình cầu nối BRP qua lỗ tiếp xúc thứ mười một CH11 đi qua lớp cách điện bên trên thứ hai 230. Vì mẫu hình cầu nối BRP được nối với cực nối thứ hai CNL2 qua lỗ tiếp xúc thứ mười CH10, anốt AD có thể được nối cuối cùng với cực máng thứ sáu DE6 và cực nguồn thứ bảy SE7 thông qua mẫu hình cầu nối BRP và cực nối thứ hai CNL2.

Lớp xác định điểm ảnh 250 có thể được bố trí trên lớp nền của đế 110 có anốt AD để xác định vùng phát quang tương ứng với mỗi điểm ảnh PX. Lớp xác định điểm ảnh 250 có thể làm lộ bề mặt bên trên của anốt AD và nhô ra từ lớp nền của đế 110 dọc theo vùng biên của mỗi điểm ảnh PX. Lớp xác định điểm ảnh 250 có thể chứa vật liệu hữu cơ, như polyimit, hoặc hexametyldisiloxan (HMDSO).

Lớp phát quang EML có thể được bố trí trong vùng được bao quanh bởi lớp xác định điểm ảnh 250, và catốt CD có thể được bố trí trên lớp phát quang EML.

Lớp bao 300 có thể được bố trí trên điện cực catốt CD để che đi catốt CD. Lớp bao 300 có thể bao gồm lớp vô cơ thứ nhất 310 được bố trí trên catốt CD, lớp hữu cơ 330 được bố trí trên lớp vô cơ thứ nhất 310, và lớp vô cơ thứ hai 350 được bố trí trên lớp hữu cơ 330.

Fig.8 là hình chiếu bằng phóng to của vùng “Q1” trên Fig.1. Fig.9 là hình vẽ mặt cắt ngang theo đường X5-X6 trên Fig.8. Fig.10 là hình chiếu bằng phóng to của vùng “Q2” trên Fig.1. Fig.11 là hình vẽ mặt cắt ngang theo đường X7-X8 trên Fig.10. Fig.12 là hình vẽ mặt cắt ngang theo đường X9-X10 trên Fig.10. Fig.13 là hình vẽ mặt cắt ngang theo đường X11-X12 trên Fig.10.

Tham chiếu đến các hình vẽ Fig.1 và Fig.8 đến Fig.13, đường điện áp điều khiển bổ sung PL_a kéo dài lên đến vùng biên NDA theo hướng thứ hai x được nối với dây cấp điện áp điều khiển ELVDDL. Theo một số phương án, dây cấp điện áp điều khiển ELVDDL có thể được bố trí trên cùng một lớp với đường điện áp điều khiển bổ sung PL_a. Ví dụ, dây cấp điện áp điều khiển ELVDDL có thể được bố trí trên lớp cách điện bên dưới thứ hai 170.

Nếu các đường dữ liệu được bố trí liên tiếp theo hướng thứ hai x trong số các đường dữ liệu được gọi là đường dữ liệu thứ nhất D1, đường dữ liệu thứ hai D2, và đường dữ liệu thứ ba D3, đường dữ liệu thứ nhất D1, đường dữ liệu thứ hai D2, và đường dữ liệu thứ ba D3 có thể kéo dài lên đến vùng biên NDA theo hướng thứ hai x và có thể được tách biệt hoặc được đặt cách xa dây cấp điện áp điều khiển ELVDDL.

Phần dây nối thứ nhất CL1 (xem Fig.1) nối điện đường dữ liệu thứ nhất D1 và đệm nối thứ nhất CN1 trong số các đệm nối CN trên vùng biên NDA. Phần dây nối thứ hai CL2 (xem Fig.1) nối điện đường dữ liệu thứ hai D2 và đệm nối thứ hai CN2 trên vùng biên NDA, và phần dây nối thứ ba CL3 (xem Fig.1) nối điện đường dữ liệu thứ ba D3 và đệm nối thứ ba CN3 trên vùng biên NDA.

Phần dây nối thứ nhất CL1 (xem Fig.1) bao gồm dây nối thứ nhất CL1a, dây nối thứ hai CL1b, mẫu hình nối thứ nhất CNP1a, mẫu hình nối thứ hai CNP1b, và dây cầu nối thứ nhất BL1. Phần dây nối thứ hai CL2 (xem Fig.1) bao gồm dây nối thứ ba CL2a, dây nối thứ tư CL2b, và dây cầu nối thứ hai BL2. Ngoài ra, phần dây nối thứ ba CL3 (xem Fig.1) bao gồm dây nối thứ năm CL3a, dây nối thứ sáu CL3b, mẫu hình nối thứ ba CNP3a, mẫu hình nối thứ tư CNP3b, và dây cầu nối thứ ba BL3.

Lớp đệm 111 và lớp cách điện cổng 130 được bố trí trên vùng biên NDA của lớp nền của đế 110, và dây nối thứ nhất CL1a, dây nối thứ ba CL2a, và dây nối thứ năm CL3a được bố trí trên lớp cách điện cổng 130 được tách biệt hoặc được đặt cách xa nhau. Dây nối thứ nhất CL1a, dây nối thứ ba CL2a, và dây nối thứ năm CL3a được tạo cách điện với và giao cắt dây cấp điện áp điều khiển ELVDDL. Dây nối thứ nhất CL1a, dây nối thứ ba CL2a, và dây nối thứ năm CL3a có thể được bố trí trên vùng biên NDA của lớp nền của đế 110 nhưng không thể chồng lên vùng uốn cong BA. Ngoài ra, cả hai phía của mỗi trong số dây nối thứ nhất CL1a, dây nối thứ ba CL2a, và dây nối thứ năm CL3a có thể được đặt xa hơn từ các mép của dây cấp điện áp điều khiển ELVDDL khi được quan sát từ bên trên không chồng lên dây cấp điện áp điều khiển ELVDDL.

Dây nối thứ hai CL1b, dây nối thứ tư CL2b, và dây nối thứ sáu CL3b được bố trí trên lớp cách điện cổng 130 được tách biệt hoặc được đặt cách xa nhau. Dây nối thứ hai CL1b có thể được tách biệt hoặc được đặt cách xa dây nối thứ nhất CL1a với vùng uốn cong BA được đặt giữa chúng và có thể được nối với đệm nối thứ nhất CN1. Theo một số phương án, một phần của dây nối thứ hai CL1b có thể

tạo thành đệm nối thứ nhất CN1. Giống như dây nối thứ hai CL1b, dây nối thứ tư CL2b có thể được tách biệt hoặc được đặt cách xa dây nối thứ ba CL2a với vùng uốn cong BA được đặt giữa chúng và có thể được nối với đệm nối thứ hai CN2. Theo một số phương án, một phần của dây nối thứ tư CL2b có thể tạo thành đệm nối thứ hai CN2. Ngoài ra, dây nối thứ sáu CL3b có thể được tách biệt hoặc được đặt cách xa dây nối thứ năm CL3a với vùng uốn cong BA được đặt giữa chúng và có thể được nối với đệm nối thứ ba CN3. Theo một số phương án, một phần của dây nối thứ sáu CL3b có thể tạo thành đệm nối thứ ba CN3.

Theo các phương án, dây nối thứ nhất CL1a, dây nối thứ hai CL1b, dây nối thứ ba CL2a, dây nối thứ tư CL2b, dây nối thứ năm CL3a, và dây nối thứ sáu CL3b có thể được làm từ cùng một vật liệu dẫn điện thứ nhất với các đường quét Si-1, Si, và Si+1 và có thể được bố trí trên cùng một lớp với các đường quét Si-1, Si, và Si+1. Theo các phương án, vật liệu dẫn điện thứ nhất có thể bao gồm molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti) như được mô tả ở trên.

Lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170 có thể được bố trí trên dây nối thứ nhất CL1a, dây nối thứ hai CL1b, dây nối thứ ba CL2a, dây nối thứ tư CL2b, dây nối thứ năm CL3a, và dây nối thứ sáu CL3b.

Đường dữ liệu thứ nhất D1, đường dữ liệu thứ hai D2, đường dữ liệu thứ ba D3, và dây cấp điện áp điều khiển ELVDDL có thể được bố trí trên lớp cách điện bên dưới thứ hai 170. Đường dữ liệu thứ nhất D1 được nối với một phía của dây nối thứ nhất CL1a qua lỗ tiếp xúc thứ mười ba CH13 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170. Đường dữ liệu thứ hai D2 được nối với một phía của dây nối thứ ba CL2a qua lỗ tiếp xúc thứ mười bốn CH14 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170. Đường dữ liệu thứ ba D3 được nối với một phía của dây nối thứ ba CL2a qua lỗ tiếp xúc thứ mười lăm CH15 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170.

Mẫu hình nối thứ nhất CNP1a, mẫu hình nối thứ hai CNP1b, mẫu hình nối thứ ba CNP3a, mẫu hình nối thứ tư CNP3b, và dây cầu nối thứ hai BL2 được tách biệt với nhau được bố trí trên lớp cách điện bên dưới thứ hai 170.

Mẫu hình nối thứ nhất CNP1a được nối với phía còn lại của dây nối thứ nhất CL1a qua lỗ tiếp xúc thứ mười sáu CH16 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170. Mẫu hình nối thứ ba CNP3a được nối với phía còn lại của dây nối thứ ba CL3a qua lỗ tiếp xúc thứ hai mươi hai CH22 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170.

Mẫu hình nối thứ hai CNP1b được nối với dây nối thứ hai CL1b qua lỗ tiếp xúc thứ mười chín CH19 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170. Mẫu hình nối thứ tư CNP3b được nối với dây nối thứ sáu CL3b qua lỗ tiếp xúc thứ hai mươi lăm CH25 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170.

Tham chiếu đến vùng biên NDA xung quanh vùng uốn cong BA, mỗi trong số lớp đệm 111, lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170 được bố trí trên lớp nền của đế 110 có thể được làm từ lớp cách điện vô cơ như được mô tả ở trên.

Theo một số phương án, các lớp cách điện vô cơ như lớp đệm 111, lớp cách điện cổng 130, lớp cách điện bên dưới thứ nhất 150, và lớp cách điện bên dưới thứ hai 170 có thể có khoảng hở OPB tương ứng với vùng uốn cong BA.

Các lớp cách điện vô cơ 110, 130, 150, và 170 có tính mềm dẻo thấp đáng kể và có thể bị phá vỡ bằng ngoại lực do tính dễ vỡ. Do đó, các lớp cách điện vô cơ 110, 130, 150, và 170 của vùng uốn cong BA có thể bị phá vỡ do lực căng được sinh ra do uốn cong, và các vết nứt cuối cùng có thể lan đến các bộ phận khác. Các vết nứt này được tạo ra trong các lớp cách điện vô cơ 110, 130, 150, và 170 có thể gây ra vết nứt của các dây dẫn, có thể dẫn đến việc hư hỏng của thiết bị hiển thị.

Theo các phương án, các lớp cách điện vô cơ 110, 130, 150, và 170 bao gồm khoảng hở OPB tương ứng với vùng uốn cong BA để ngăn ngừa sự xuất hiện của các vết nứt do ứng suất hoặc làm giảm khả năng xuất hiện vết nứt. Theo một số phương án, khoảng hở OPB có thể kéo dài theo hướng (ví dụ, hướng thứ nhất y) song song với trục uốn cong.

Lớp giảm bớt ứng suất 220 có thể được bố trí trong khoảng hở OPB tương ứng với vùng uốn cong BA. Lớp giảm bớt ứng suất 220 được làm từ vật liệu có tính dễ vỡ thấp hơn và tính mềm dẻo cao hơn các lớp cách điện vô cơ 110, 130, 150, và 170. Ví dụ, lớp giảm bớt ứng suất 220 có thể được làm từ vật liệu cách điện hữu cơ và có thể bao gồm ít nhất một trong số polyimide, acrylat, và epoxy. Lớp giảm bớt ứng suất 220 có thể nhồi đầy hoàn toàn khoảng hở OPB và có thể tiếp xúc chặt với các thành bên của khoảng hở OPB để ngăn ngừa hoặc gần như ngăn ngừa sự hình thành khe giữa lớp giảm bớt ứng suất 220 và lớp cách điện 110, 130, 150, và 170.

Dây cầu nối thứ hai BL2 đi qua vùng uốn cong BA và được nối với dây nối thứ ba CL2a và dây nối thứ tư CL2b.

Dây cầu nối thứ hai BL2 được nối với một phía của dây nối thứ ba CL2a qua lỗ tiếp xúc thứ hai mươi CH20 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170 và được nối với dây nối thứ tư CL2b qua lỗ tiếp xúc thứ hai mươi một CH21 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170.

Một phần của dây cầu nối thứ hai BL2 chồng lên vùng uốn cong BA có thể được bố trí trên lớp giảm bớt ứng suất 220.

Theo các phương án, mẫu hình nối thứ nhất CNP1a, mẫu hình nối thứ hai CNP1b, mẫu hình nối thứ ba CNP3a, mẫu hình nối thứ tư CNP3b, và dây cầu nối thứ hai BL2 có thể được làm từ cùng một vật liệu dẫn điện thứ hai với các đường dẫn điện thứ nhất D1 đến thứ ba D3 và có thể được bố trí ở cùng mức với các đường dẫn điện thứ nhất D1 đến thứ ba D3. Theo các phương án, vật liệu dẫn điện thứ hai

có thể chứa molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti), và có thể được tạo ra dưới dạng đa lớp hoặc một lớp.

Lớp cách điện bên trên thứ nhất 210 được bố trí trên mẫu hình nối thứ nhất CNP1a, mẫu hình nối thứ hai CNP1b, mẫu hình nối thứ ba CNP3a, mẫu hình nối thứ tư CNP3b, dây cầu nối thứ hai BL2, và lớp giảm bớt ứng suất 220.

Dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3 được bố trí trên lớp cách điện bên trên thứ nhất 210.

Dây cầu nối thứ nhất BL1 đi qua vùng uốn cong BA và được nối với mẫu hình nối thứ nhất CNP1a và mẫu hình nối thứ hai CNP1b. Ngoài ra, dây cầu nối thứ ba BL3 đi qua vùng uốn cong BA và được nối với mẫu hình nối thứ ba CNP3a và mẫu hình nối thứ tư CNP3b.

Một phía của dây cầu nối thứ nhất BL1 được nối với mẫu hình nối thứ nhất CNP1a qua lỗ tiếp xúc thứ mười bảy CH17 đi qua lớp cách điện bên trên thứ nhất 210, và phía còn lại của dây cầu nối thứ nhất BL1 được nối với mẫu hình nối thứ hai CNP1b qua lỗ tiếp xúc thứ mười tám CH18 đi qua lớp cách điện bên trên thứ nhất 210.

Một phía của dây cầu nối thứ ba BL3 được nối với mẫu hình nối thứ ba CNP3a qua lỗ tiếp xúc thứ hai mươi ba CH23 đi qua lớp cách điện bên trên thứ nhất 210, và phía còn lại của dây cầu nối thứ ba BL3 được nối với mẫu hình nối thứ tư CNP3b qua lỗ tiếp xúc thứ hai mươi tư CH24 đi qua lớp cách điện bên trên thứ nhất 210.

Theo một số phương án, dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3 được làm từ cùng một vật liệu dẫn điện thứ ba với đường điện áp điều khiển PLb và có thể được bố trí trên cùng một lớp với đường điện áp điều khiển PLb. Vật liệu dẫn điện thứ ba có thể bao gồm molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti), và có thể được tạo ra dưới dạng đa lớp hoặc một lớp.

Dây cầu nối thứ nhất BL1 và dây cầu nối thứ hai BL2 lân cận nhau theo hướng thứ nhất y trên vùng uốn cong BA được bố trí trên các lớp khác với lớp cách điện bên trên thứ nhất 210 được đặt giữa chúng. Ngoài ra, dây cầu nối thứ hai BL2 và dây cầu nối thứ ba BL3 lân cận nhau theo hướng thứ nhất y được bố trí trên các lớp khác với lớp cách điện bên trên thứ nhất 210 được đặt giữa chúng. Do đó, sự đoản mạch giữa các dây cầu nối lân cận trên vùng uốn cong BA có thể được ngăn ngừa hoặc gần như được ngăn ngừa, và các dây cầu nối có thể được tách biệt hoặc được đặt cách nhau với khoảng nhỏ khi được quan sát từ bên trên.

Các lỗ tiếp xúc liền kề theo hướng thứ nhất y có thể không nằm trên cùng đường thẳng nhưng có thể được bố trí trong dạng zig-zag. Ví dụ, giả sử rằng đường ảo kéo dài theo hướng thứ nhất y, lỗ tiếp xúc thứ mười bảy CH17 để nối dây cầu nối thứ nhất BL1 và mẫu hình nối thứ nhất CNP1a và/hoặc lỗ tiếp xúc thứ mười sáu CH16 để nối mẫu hình nối thứ nhất CNP1a và dây nối thứ nhất CL1a và lỗ tiếp xúc thứ hai mươi CH20 để nối dây cầu nối thứ hai BL2 và dây nối thứ ba CL2a có thể không được bố trí trên đường ảo.

Theo cách khác, giả sử rằng khoảng cách ngắn nhất giữa vùng uốn cong BA và lỗ tiếp xúc thứ mười bảy CH17 được đo theo hướng thứ hai x là W1, khoảng cách ngắn nhất giữa vùng uốn cong BA và lỗ tiếp xúc thứ mười sáu CH16 là W2, và khoảng cách ngắn nhất giữa vùng uốn cong BA và lỗ tiếp xúc thứ hai mươi CH20 là W3, W3 có thể khác với W1 và W2. Theo đó, có thể ngăn ngừa hoặc gần như ngăn ngừa sự đoản mạch không mong muốn giữa các thành phần lân cận nhau theo hướng thứ nhất y trong vùng lân cận của các lỗ tiếp xúc và tăng cường độ bền của thiết bị hiển thị.

Fig.14 là hình chiếu bằng phóng to của vùng “Q3” trên Fig.1. Fig.15 là hình vẽ mặt cắt ngang theo đường X13-X14 trên Fig.14. Fig.16 là hình vẽ mặt cắt ngang theo đường X15-X16 trên Fig.14.

Tham chiếu đến các hình vẽ Fig.1 và Fig.14 đến Fig.16, lớp đệm 111 và lớp cách điện cổng 130 được bố trí trên vùng biên NDA của lớp nền của đế 110, và

đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 được bố trí trên lớp cách điện công 130 được tách biệt hoặc được đặt cách xa nhau. Đường tín hiệu thử thứ nhất TL1 được nối với đệm thử thứ nhất TP1, và đường tín hiệu thử thứ hai TL2 được nối với đệm thử thứ hai TP2.

Theo một số phương án, đệm thử thứ nhất TP1 có thể là một phần của đường tín hiệu thử thứ nhất TL1, và đệm thử thứ hai TP2 có thể là một phần của đường tín hiệu thử thứ hai TL2.

Đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 có thể không chồng lên vùng uốn cong BA của lớp nền của đế 110. Nếu đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 chồng lên vùng uốn cong BA của lớp nền của đế 110, khó có thể xác định liệu vết nứt có xảy ra trong đường phát hiện vết nứt thử nhất RL1 hoặc trong đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 hay không. Do đó, đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 có thể không chồng lên vùng uốn cong BA của lớp nền của đế 110 để ngăn ngừa hoặc gần như ngăn ngừa đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 khỏi bị hư hại do sự uốn cong của thiết bị hiển thị.

Theo một số phương án, đường tín hiệu thử thứ nhất TL1 có thể bao gồm đường tín hiệu thử phụ thứ nhất TL1a và đường tín hiệu thử phụ thứ hai TL1b. Đường tín hiệu thử phụ thứ nhất TL1a và đường tín hiệu thử phụ thứ hai TL1b có thể được tách biệt hoặc được đặt cách xa nhau như được minh họa trên các hình vẽ. Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này. Theo một phương án, đường tín hiệu thử phụ thứ nhất TL1a và đường tín hiệu thử phụ thứ hai TL1b có thể được nối một phần với nhau.

Đường tín hiệu thử thứ hai TL2 có thể bao gồm đường tín hiệu thử phụ thứ ba TL2a và đường tín hiệu thử phụ thứ tư TL2b. Đường tín hiệu thử phụ thứ ba TL2a và đường tín hiệu thử phụ thứ tư TL2b có thể được tách biệt hoặc được đặt

cách xa nhau như được minh họa trong các hình vẽ. Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này.

Đệm thử thứ nhất TP1 có thể bao gồm đệm thử phụ thứ nhất TP1a được nối với đường tín hiệu thử phụ thứ nhất TL1a và đệm thử phụ thứ hai TP1b được nối với đường tín hiệu thử phụ thứ hai TL1b.

Đệm thử thứ hai TP2 có thể bao gồm đệm thử phụ thứ ba TP2a được nối với đường tín hiệu thử phụ thứ ba TL2a và đệm thử phụ thứ tư TP2b được nối với đường tín hiệu thử phụ thứ tư TL2b. Theo một số phương án, đệm thử phụ thứ nhất TP1a, đệm thử phụ thứ hai TP1b, đệm thử phụ thứ ba TP2a, và đệm thử phụ thứ tư TP2b có thể được tách biệt hoặc được đặt cách xa nhau.

Theo các phương án, giống như dây nối thử nhất CL1a, dây nối thử hai CL1b, dây nối thử ba CL2a, dây nối thử tư CL2b, dây nối thử năm CL3a, và dây nối thử sáu CL3b, đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2 có thể được làm từ cùng một vật liệu dẫn điện thứ nhất với các đường quét Si-1, Si, và Si+1 và có thể được bố trí trên cùng một lớp với các đường quét Si-1, Si, và Si+1. Theo các phương án, vật liệu dẫn điện thứ nhất có thể chứa molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti) như được mô tả ở trên.

Lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170 có thể được bố trí trên đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2.

Mẫu hình nối thử thứ nhất TCP1 và mẫu hình nối thử thứ hai TCP2 có thể được bố trí trên lớp cách điện bên dưới thử hai 170 được tách biệt hoặc được đặt cách xa nhau.

Mẫu hình nối thử thứ nhất TCP1 và mẫu hình nối thử thứ hai TCP2 là các thành phần để tăng cường độ bền nối. Mẫu hình nối thử thứ nhất TCP1 có thể được nối với đường tín hiệu thử phụ thứ hai TL1b qua lỗ tiếp xúc thứ hai mươi sáu CH26 đi qua lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170 và có thể được nối với đường tín hiệu thử phụ thứ nhất TL1a qua lỗ tiếp

xúc thứ hai mươi bảy CH27 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170. Mẫu hình nối thứ hai TCP2 có thể được nối với đường tín hiệu thứ phụ thứ tư TL2b qua lỗ tiếp xúc thứ hai mươi chín CH29 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170 và có thể được nối với đường tín hiệu thứ phụ thứ tư TL2a qua lỗ tiếp xúc thứ ba mươi CH30 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170.

Theo các phương án, giống như mẫu hình nối thứ nhất CNP1a, mẫu hình nối thứ hai CNP1b, mẫu hình nối thứ ba CNP3a, mẫu hình nối thứ tư CNP3b, và dây cầu nối thứ hai BL2, mẫu hình nối thứ nhất TCP1 và mẫu hình nối thứ hai TCP2 có thể được làm từ cùng một vật liệu dẫn điện thứ hai với các đường dữ liệu thứ nhất D1 đến thứ ba D3 và có thể được đặt ở cùng mức với các đường dữ liệu thứ nhất D1 đến thứ ba D3.

Lớp cách điện bên trên thứ nhất 210 có thể được bố trí trên mẫu hình nối thứ nhất TCP1, mẫu hình nối thứ hai TCP2, và lớp giảm bớt ứng suất 220.

Đường phát hiện vết nứt thứ nhất RL1 có thể được bố trí trên lớp cách điện bên trên thứ nhất 210.

Đường phát hiện vết nứt thứ nhất RL1 bao gồm một phần chông lên vùng uốn cong BA và được nối với mẫu hình nối thứ nhất TCP1 và mẫu hình nối thứ hai TCP2.

Một phía của đường phát hiện vết nứt thứ nhất RL1 được nối với mẫu hình nối thứ nhất TCP1 qua lỗ tiếp xúc thứ hai mươi tám CH28 đi qua lớp cách điện bên trên thứ nhất 210, và phía còn lại của đường phát hiện vết nứt thứ nhất RL1 được nối với mẫu hình nối thứ hai TCP2 qua lỗ tiếp xúc thứ ba mươi CH31 đi qua lớp cách điện bên trên thứ nhất 210.

Một phần của đường phát hiện vết nứt thứ nhất RL1 chông lên vùng uốn cong BA có thể bao gồm các phần uốn cong.

Theo một số phương án, đường phát hiện vết nứt thứ nhất RL1, giống như dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3, có thể được làm từ cùng một vật liệu dẫn điện thứ ba với đường điện áp điều khiển PLb và có thể được bố trí trên cùng một lớp với đường điện áp điều khiển PLb. Theo các phương án, vật liệu dẫn điện thứ ba có thể bao gồm molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti), và có thể được tạo ra dưới dạng đa lớp hoặc một lớp.

Fig.17 là hình vẽ giải thích quy trình phát hiện vết nứt sử dụng kết cấu được minh họa trên Fig.14.

Tham chiếu đến Fig.17, trước khi thiết bị hiển thị được uốn cong, cặp bộ dò tín hiệu thử tiếp xúc với đệm thử phụ thứ nhất TP1a và đệm thử phụ thứ ba TP2a để cung cấp tín hiệu thử cho đường phát hiện vết nứt thứ nhất RL1. Ngoài ra, cặp bộ dò tín hiệu đầu ra tiếp xúc với đệm thử phụ thứ hai TP1b và đệm thử phụ thứ tư TP2b để đo tín hiệu đầu ra được tạo ra để hồi đáp tín hiệu thử. Theo một ví dụ, dòng điện I_t có thể được cung cấp cho đường phát hiện vết nứt thứ nhất RL1 làm tín hiệu thử, điện áp V_t có thể được đo làm tín hiệu đầu ra, và dòng điện I_t (nghĩa là tín hiệu thử) và điện áp V_t (nghĩa là tín hiệu đầu ra) có thể được so sánh để thu giá trị điện trở.

Sau khi thiết bị hiển thị được uốn cong, dòng điện I_t có thể được cấp cho đường phát hiện vết nứt thứ nhất RL1 làm tín hiệu thử, và điện áp V_t có thể được đo là tín hiệu đầu ra để thu giá trị điện trở. Sau đó, liệu đường phát hiện vết nứt thứ nhất RL1 có bị nứt hay không có thể được phát hiện bằng cách so sánh giá trị điện trở trước khi uốn cong thiết bị hiển thị và giá trị điện trở sau khi uốn cong thiết bị hiển thị.

Trong số các dây dẫn được bố trí trên vùng uốn cong BA, các thành phần được đặt tương đối xa hơn hoặc các thành phần được đặt xa hơn khỏi lớp nền của đế 110 tương đối dễ bị nứt hơn. Ví dụ, vì dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3 được đặt tương đối cao hơn dây cầu nối thứ hai BL2 trên lớp nền của

đế 110, dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3 tương đối dễ bị nứt hơn dây cầu nối thứ hai BL2.

Theo phương án này, khi vết nứt được phát hiện trong đường phát hiện vết nứt thứ nhất RL1, khả năng mà các thành phần được bố trí trên vùng uốn cong BA, cụ thể, dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3 được đặt ở cùng mức với đường phát hiện vết nứt thứ nhất RL1, sẽ nứt có thể được dự đoán dựa trên vết nứt được tạo ra trong đường phát hiện vết nứt thứ nhất RL1. Do đó, có thể phát hiện dễ dàng sự cố do vết nứt có thể có khả năng xảy ra trong thiết bị hiển thị bằng cách sử dụng đường phát hiện vết nứt thứ nhất RL1 trong quy trình sản xuất thiết bị hiển thị.

Ngoài ra, theo phương án này, đệm thử phụ thứ nhất TP1a và đệm thử phụ thứ ba TP2a được cung cấp dưới dạng các đệm đầu vào tín hiệu thử, và đệm thử phụ thứ hai TP1b và đệm thử phụ thứ tư TP2b được tách biệt hoặc được đặt cách xa đệm thử phụ thứ nhất TP1a và đệm thử phụ thứ ba TP2a được cung cấp dưới dạng các đệm đo tín hiệu đầu ra. Do đó, việc thử có thể được thực hiện dễ dàng sử dụng tổng cộng bốn bộ dò. Cụ thể, vì quy trình nhập vào tín hiệu thử và quy trình thu tín hiệu đầu ra có thể được thực hiện cùng lúc (ví dụ, đồng thời), việc thử này có thể được thực hiện dễ dàng và nhanh chóng hơn.

Fig.18 là hình chiếu bằng của kết cấu theo ví dụ sửa đổi được minh họa trên Fig.14. Fig.19 là hình vẽ mặt cắt ngang theo đường X17-X18 trên Fig.18. Ví dụ sửa đổi này gần như giống với kết cấu trên Fig.14, trừ đường phát hiện vết nứt thứ hai RL2 được bố trí thêm. Do đó, các khác biệt với kết cấu trên Fig.14 sẽ được mô tả chủ yếu sau đây.

Tham chiếu đến Fig.18 và Fig.19, đường phát hiện vết nứt thứ hai RL2 được bố trí trên lớp cách điện bên dưới thứ hai 170 sao cho ít nhất một phần của đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA. Một phía của đường phát hiện vết nứt thứ hai RL2 được nối với mẫu hình nổi thử thứ nhất

TCP1, và phía còn lại của đường phát hiện vết nứt thứ hai RL2 được nối với mẫu hình nổi thử thứ hai TCP2.

Theo các phương án, giống với mẫu hình nổi thử thứ nhất TCP1 và mẫu hình nổi thử thứ hai TCP2, đường phát hiện vết nứt thứ hai RL2 có thể được làm từ cùng một vật liệu dẫn điện thứ hai với các đường dữ liệu thứ nhất D1 đến thứ ba D3 và có thể được đặt ở cùng mức với các đường dữ liệu thứ nhất D1 đến thứ ba D3.

Một phần của đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA có thể bao gồm các phần uốn cong, và đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA có thể được bố trí trên lớp giảm bớt ứng suất 220.

Quy trình thử theo phương án này có thể gần giống với phương pháp được mô tả ở trên với tham chiếu đến Fig.17.

Theo phương án này, khả năng mà dây cầu nổi thứ nhất BL1 và dây cầu nổi thứ ba BL3 được đặt ở cùng mức với đường phát hiện vết nứt thứ nhất RL1 sẽ nứt có thể được dự đoán. Ngoài ra, khả năng mà thành phần (ví dụ, dây cầu nổi thứ hai BL2) được đặt ở cùng mức với đường phát hiện vết nứt thứ hai RL2 sẽ bị nứt có thể được dự đoán.

Fig.20 là hình chiếu bằng của kết cấu theo ví dụ sửa đổi được minh họa trên Fig.14. Fig.21 là hình vẽ mặt cắt ngang theo đường X19-X20 trên Fig.20. Ví dụ sửa đổi này gần giống với kết cấu trên Fig.14, trừ đường tín hiệu thử thứ ba TL3, đường tín hiệu thử thứ tư TL4, đệm thử thứ ba TP3, đệm thử thứ tư TP4, và đường phát hiện vết nứt thứ hai RL2 được bố trí thêm. Do đó, các khác biệt với kết cấu trên Fig.14 sẽ được mô tả chủ yếu sau đây.

Tham chiếu đến Fig.1, Fig.20, và Fig.21, lớp đệm 111 và lớp cách điện cổng 130 được bố trí trên vùng biên NDA của lớp nền của đế 110, và đường tín hiệu thử thứ ba TL3 và đường tín hiệu thử thứ tư TL4 được tách biệt hoặc được đặt cách xa nhau được bố trí trên lớp cách điện cổng 130. Đường tín hiệu thử thứ

ba TL3 và đường tín hiệu thử thứ tư TL4 được tách biệt hoặc được đặt cách xa đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2.

Đường tín hiệu thử thứ ba TL3 được nối với đệm thử thứ ba TP3, và đường tín hiệu thử thứ tư TL4 được nối với đệm thử thứ tư TP4. Theo một số phương án, đệm thử thứ ba TP3 có thể là một phần của đường tín hiệu thử thứ ba TL3, và đệm thử thứ tư TP4 có thể là một phần của đường tín hiệu thử thứ tư TL4.

Theo một số phương án, đường tín hiệu thử thứ ba TL3 có thể bao gồm đường tín hiệu thử phụ thứ năm TL3a và đường tín hiệu thử phụ thứ sáu TL3b. Đường tín hiệu thử phụ thứ năm TL3a và đường tín hiệu thử phụ thứ sáu TL3b có thể được tách biệt hoặc được đặt cách xa nhau như được minh họa trên các hình vẽ. Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này. Theo một phương án, đường tín hiệu thử phụ thứ năm TL3a và đường tín hiệu thử phụ thứ sáu TL3b có thể một phần được nối với nhau.

Đường tín hiệu thử thứ tư TL4 có thể bao gồm đường tín hiệu thử phụ thứ bảy TL4a và đường tín hiệu thử phụ thứ tám TL4b. Đường tín hiệu thử phụ thứ bảy TL4a và đường tín hiệu thử phụ thứ tám TL4b có thể, nhưng không nhất thiết, được tách biệt hoặc được đặt cách xa nhau như được minh họa trên các hình vẽ.

Đệm thử thứ ba TP3 có thể bao gồm đệm thử phụ thứ năm TP3a được nối với đường tín hiệu thử phụ thứ năm TL3a và đệm thử phụ thứ sáu TP3b được nối với đường tín hiệu thử phụ thứ sáu TL3b.

Đệm thử thứ tư TP4 có thể bao gồm đệm thử phụ thứ bảy TP4a được nối với đường tín hiệu thử phụ thứ bảy TL4a và đệm thử phụ thứ tám TP4b được nối với đường tín hiệu thử phụ thứ tám TL4b.

Theo một số phương án, đệm thử phụ thứ năm TP3a và đệm thử phụ thứ sáu TP3b có thể được tách biệt hoặc được đặt cách xa đệm thử phụ thứ bảy TP4a và đệm thử phụ thứ tám TP4b.

Theo các phương án, giống đường tín hiệu thử thứ nhất TL1 và đường tín hiệu thử thứ hai TL2, đường tín hiệu thử thứ ba TL3 và đường tín hiệu thử thứ tư TL4 có thể được làm từ cùng vật liệu dẫn điện thử nhất với các đường quét Si-1, Si, và Si+1, và có thể được bố trí trên cùng lớp với các đường quét Si-1, Si, và Si+1. Theo các phương án, vật liệu dẫn điện thử nhất có thể bao gồm molybden (Mo), nhôm (Al), đồng (Cu), hoặc titan (Ti) như được mô tả ở trên.

Lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170 có thể được bố trí trên đường tín hiệu thử thứ nhất TL1, đường tín hiệu thử thứ hai TL2, đường tín hiệu thử thứ ba TL3, và đường tín hiệu thử thứ tư TL4.

Đường phát hiện vết nứt thử hai RL2 được bố trí trên lớp cách điện bên dưới thử hai 170 sao cho ít nhất một phần của đường phát hiện vết nứt thử hai RL2 chồng lên vùng uốn cong BA. Một phía của đường phát hiện vết nứt thử hai RL2 được nối với đường tín hiệu thử phụ thứ năm TL3a và đường tín hiệu thử phụ thứ sáu TL3b, và phía còn lại của đường phát hiện vết nứt thử hai RL2 được nối với đường tín hiệu thử phụ thứ bảy TL4a và đường tín hiệu thử phụ thứ tám TL4b.

Một phía của đường phát hiện vết nứt thử hai RL2 có thể được nối với đường tín hiệu thử phụ thứ sáu TL3b qua lỗ tiếp xúc thử ba mươi hai CH32 đi qua lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170 và có thể được nối với đường tín hiệu thử phụ thứ năm TL3a qua lỗ tiếp xúc thử ba mươi ba CH33 đi qua lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170.

Phía còn lại của đường phát hiện vết nứt thử hai RL2 có thể được nối với đường tín hiệu thử phụ thứ tám TL4b qua lỗ tiếp xúc thử ba mươi tư CH34 đi qua lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170 và có thể được nối với đường tín hiệu thử phụ thứ bảy TL4a qua lỗ tiếp xúc thử ba mươi lăm CH35 đi qua lớp cách điện bên dưới thử nhất 150 và lớp cách điện bên dưới thử hai 170.

Một phần của đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA có thể bao gồm các phần uốn cong, và đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA có thể được bố trí trên lớp giảm bớt ứng suất 220.

Theo các phương án, giống với mẫu hình nổi thử thứ nhất TCP1 và mẫu hình nổi thử thứ hai TCP2, đường phát hiện vết nứt thứ hai RL2 có thể được làm từ cùng vật liệu dẫn điện thứ hai với các đường dữ liệu thứ nhất D1 đến thứ ba D3 và có thể được đặt ở cùng mức với các đường dữ liệu thứ nhất D1 đến thứ ba D3.

Fig.22 là hình vẽ giải thích quy trình phát hiện vết nứt sử dụng kết cấu được minh họa trên Fig.20.

Tham chiếu đến Fig.22, trước khi thiết bị hiển thị được uốn cong, cặp bộ dò tín hiệu thử tiếp xúc với đệm thử phụ thứ nhất TP1a và đệm thử phụ thứ ba TP2a để cung cấp tín hiệu thử cho đường phát hiện vết nứt thứ nhất RL1. Ngoài ra, cặp bộ dò tín hiệu đầu ra tiếp xúc với đệm thử phụ thứ hai TP1b và đệm thử phụ thứ tư TP2b để đo tín hiệu đầu ra được tạo ra để hồi đáp tín hiệu thử. Theo một ví dụ, dòng điện I_t có thể được cung cấp cho đường phát hiện vết nứt thứ nhất RL1 làm tín hiệu thử, điện áp V_t có thể được đo là tín hiệu đầu ra, và dòng điện I_t (nghĩa là tín hiệu thử) và điện áp V_t (nghĩa là tín hiệu đầu ra) có thể được so sánh để thu giá trị điện trở.

Sau khi thiết bị hiển thị được uốn cong, dòng điện I_t có thể được cung cấp cho đường phát hiện vết nứt thứ nhất RL1 làm tín hiệu thử, và điện áp V_t có thể được đo là tín hiệu đầu ra để thu giá trị điện trở. Sau đó, liệu đường phát hiện vết nứt thứ nhất RL1 có bị nứt hay không có thể được phát hiện được bằng cách so sánh giá trị điện trở trước khi uốn cong thiết bị hiển thị và giá trị điện trở sau khi uốn cong thiết bị hiển thị.

Ngoài ra, trước khi thiết bị hiển thị được uốn cong, cặp bộ dò tín hiệu thử khác tiếp xúc với đệm thử phụ thứ năm TP3a và đệm thử phụ thứ bảy TP4a để cung cấp tín hiệu thử cho đường phát hiện vết nứt thứ hai RL2. Ngoài ra, cặp bộ

dò tín hiệu thử đầu ra khác tiếp xúc với đệm thử phụ thứ sáu TP3b và đệm thử phụ thứ tám TP4b để đo tín hiệu đầu ra được tạo ra để hồi đáp tín hiệu thử. Theo một ví dụ, dòng điện Ita có thể được cung cấp cho đường phát hiện vết nứt thứ hai RL2 làm tín hiệu thử, điện áp Vta có thể được đo là tín hiệu đầu ra, và dòng điện Ita (nghĩa là tín hiệu thử) và điện áp Vta (nghĩa là tín hiệu đầu ra) có thể được so sánh để thu giá trị điện trở.

Sau khi thiết bị hiển thị được uốn cong, dòng điện It có thể được cung cấp cho đường phát hiện vết nứt thứ hai RL2 làm tín hiệu thử, và điện áp Vta có thể được đo là tín hiệu đầu ra để thu giá trị điện trở. Sau đó, liệu đường phát hiện vết nứt thứ hai RL2 có bị nứt hay không có thể được phát hiện bằng cách so sánh giá trị điện trở trước khi uốn cong thiết bị hiển thị và giá trị điện trở sau khi uốn cong thiết bị hiển thị.

Theo phương án này, tín hiệu đầu ra của đường phát hiện vết nứt thứ nhất RL1 và tín hiệu đầu ra của đường phát hiện vết nứt thứ hai RL2 có thể được đo độc lập. Theo đó, khi vết nứt được phát hiện trong đường phát hiện vết nứt thứ nhất RL1, có thể được đánh giá là các thành phần được bố trí trên vùng uốn cong BA, cụ thể, dây cầu nối thứ nhất BL1 và dây cầu nối thứ ba BL3 được đặt ở cùng mức với đường phát hiện vết nứt thứ nhất RL1 bị nứt.

Tức là, theo phương án này, có thể đánh giá liệu dây dẫn có được đặt ở mức mà bị nứt trong số các dây dẫn được bố trí trên vùng uốn cong BA hay không.

Fig.23 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X7-X8 trên Fig.10. Fig.24 là hình vẽ mặt cắt ngang của thiết bị hiển thị trên Fig.23, theo đường tương ứng với đường X9-X10 trên Fig.10. Fig.25 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo Fig.23, theo đường tương ứng với đường X11-X12 trên Fig.10. Thiết bị hiển thị theo phương án này gần giống với phương án được thể hiện trên các hình vẽ từ Fig.11 đến Fig.13, trừ lớp giảm bớt ứng suất 220 không được bố trí, và khoảng hở OPB được

nhồi đầy với lớp cách điện bên trên thứ nhất 210. Do đó, các sự khác biệt so với kết cấu trên các hình vẽ từ Fig.11 đến Fig.13 sẽ được mô tả chủ yếu sau đây.

Tham chiếu đến các hình vẽ từ Fig.10 và Fig.23 đến Fig.25, khoảng hở OPB được tạo ra trong các lớp cách điện vô cơ 111, 130, 150, và 170 tương ứng với vùng uốn cong BA được nhồi đầy với lớp cách điện bên trên thứ nhất 210.

Một phần của dây cầu nối thứ hai BL2 không chồng lên vùng uốn cong BA được bố trí trên lớp cách điện bên dưới thứ hai 170. Dây cầu nối thứ hai BL2 được nối với một phía của dây nối thứ ba CL2a qua lỗ tiếp xúc thứ hai mươi CH20 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170 và được nối với dây nối thứ tư CL2b qua lỗ tiếp xúc thứ hai mươi một CH21 đi qua lớp cách điện bên dưới thứ nhất 150 và lớp cách điện bên dưới thứ hai 170.

Một phần của dây cầu nối thứ hai BL2 chồng lên vùng uốn cong BA được bố trí trên lớp nền của đế 110. Dây cầu nối thứ hai BL2 có thể tiếp xúc với các cạnh của các lớp cách điện vô cơ 111, 130, 150, và 170 xung quanh khoảng hở OPB.

Các thành phần khác có thể giống với các thành phần được mô tả ở trên, và do đó phần mô tả của các thành phần này sẽ được lược bỏ.

Fig.26 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X13-X14 trên Fig.14. Phương án này khác với phương án được thể hiện trên Fig.15 và Fig.16 ở chỗ lớp giảm bớt ứng suất 220 không được bố trí, và khoảng hở OPB được nhồi đầy với lớp cách điện bên trên thứ nhất 210. Vì các thành phần khác có thể gần giống với các thành phần được mô tả ở trên với như được thể hiện trên các hình vẽ từ Fig.14 đến Fig.16, phần mô tả của các thành phần này sẽ được lược bỏ.

Fig.27 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X17-X18 trên Fig.18. Phương án này khác với phương án được thể hiện trên Fig.19 trong đó lớp giảm bớt ứng suất 220 không được bố trí, khoảng hở OPB được nhồi đầy với lớp cách điện bên trên thứ nhất

210, và một phần của đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA được bố trí trên lớp nền của đế 110. Vì các thành phần khác có thể gần giống với các thành phần được mô tả ở trên với tham chiếu đến Fig.18 và Fig.19, mô tả của các thành phần này sẽ được lược bỏ.

Fig.28 là hình vẽ mặt cắt ngang của thiết bị hiển thị theo một phương án, theo đường tương ứng với đường X19-X20 trên Fig.20. Phương án này khác với phương án được thể hiện trên Fig.21 trong đó lớp giảm bớt ứng suất 220 không được bố trí, khoảng hở OPB được nhồi đầy với lớp cách điện bên trên thứ nhất 210, và một phần của đường phát hiện vết nứt thứ hai RL2 chồng lên vùng uốn cong BA được bố trí trên lớp nền của đế 110. Vì các thành phần khác có thể gần giống với các thành phần được mô tả ở trên tham chiếu đến Fig.20 và Fig.21, mô tả của các thành phần này sẽ được lược bỏ.

Theo các phương án, có thể đề xuất thiết bị hiển thị trong đó ít nhất một phần của vùng không hiển thị được uốn cong.

Ngoài ra, theo các phương án, có thể đề xuất thiết bị hiển thị có thể phát hiện vết nứt được tạo ra trong phần được uốn cong.

Tuy nhiên, các hiệu quả của sáng chế không bị giới hạn ở các hiệu quả được nêu ở đây. Các hiệu quả trên và các hiệu quả khác của sáng chế sẽ trở nên rõ ràng hơn với người có hiểu biết trung bình trong lĩnh vực kỹ thuật mà sáng chế đề cập đến bằng cách tham chiếu các yêu cầu bảo hộ.

Mặc dù, một số phương án làm ví dụ được bộc lộ cho mục đích minh họa, các phương án này chỉ được thể hiện dưới dạng các ví dụ và không làm giới hạn sáng chế. Người có hiểu biết trung bình trong lĩnh vực kỹ thuật này sẽ hiểu được các sửa đổi và các ứng dụng khác nhau là khả thi, không vượt ra ngoài phạm vi và nguyên lý của các phương án như được bộc lộ trong các điểm yêu cầu bảo hộ kèm theo. Ví dụ, mỗi thành phần được xác định trong các phương án có thể được sửa đổi và được thực thi khác nhau. Ngoài ra, sự khác biệt liên quan đến các sửa đổi và

các ứng dụng như vậy cần được giải thích được bao gồm trong phạm vi bảo hộ của các phương án như được xác định bởi các yêu cầu bảo hộ kèm theo.

YÊU CẦU BẢO HỘ

1. Thiết bị hiển thị bao gồm:

lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên này bao gồm vùng uốn cong;

đường tín hiệu thứ nhất và đường tín hiệu thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa nhau;

lớp cách điện bên dưới được bố trí trên đường tín hiệu thứ nhất và đường tín hiệu thứ hai;

mẫu hình nổi thứ nhất được bố trí trên lớp cách điện bên dưới và được nối với đường tín hiệu thứ nhất;

mẫu hình nổi thứ hai được bố trí trên lớp cách điện bên dưới, được đặt cách xa với mẫu hình nổi thứ nhất, và được nối điện với đường tín hiệu thứ hai;

lớp cách điện bên trên được bố trí trên mẫu hình nổi thứ nhất và mẫu hình nổi thứ hai; và

đường phát hiện vết nứt thứ nhất được bố trí trên lớp cách điện bên trên, được nối điện với mẫu hình nổi thứ nhất và mẫu hình nổi thứ hai, và bao gồm ít nhất một phần xếp chồng lên vùng uốn cong của lớp nền của đế.

đệm thứ nhất được bố trí trên vùng biên của lớp nền của đế và được nối với đường tín hiệu thứ nhất; và

đệm thứ hai được đặt cách xa với đệm thứ nhất và được nối với đường tín hiệu thứ hai.

trong đó đệm thứ nhất bao gồm đệm thứ phụ thứ nhất và đệm thứ phụ thứ hai, đệm thứ hai bao gồm đệm thứ phụ thứ ba và đệm thứ phụ thứ tư,

trong đó đệm thử phụ thứ nhất, đệm thử phụ thứ hai, đệm thử phụ thứ ba, và đệm thử phụ thứ tư được đặt cách xa nhau; và

trong đó tín hiệu thử để phát hiện vết nứt được truyền đến đệm thử phụ thứ nhất và đệm thử phụ thứ ba, và tín hiệu đầu ra được tạo ra để hồi đáp tín hiệu thử được kết xuất đến đệm thử phụ thứ hai và đệm thử phụ thứ tư.

2. Thiết bị hiển thị theo điểm 1, trong đó đường tín hiệu thử thứ nhất và đường tín hiệu thử thứ hai được làm từ vật liệu dẫn điện thứ nhất, mẫu hình nổi thử thứ nhất và mẫu hình nổi thử thứ hai được làm từ vật liệu dẫn điện thứ hai, và đường phát hiện vết nứt thử nhất được làm từ vật liệu dẫn điện thứ ba.

3. Thiết bị hiển thị theo điểm 1, trong đó đường tín hiệu thử thứ nhất và đường tín hiệu thử thứ hai không xếp chồng lên vùng uốn cong của lớp nền của đế.

4. Thiết bị hiển thị theo điểm 1, trong đó đường tín hiệu thử thứ nhất bao gồm đường tín hiệu thử phụ thứ nhất được nối với mẫu hình nổi thử thứ nhất và đệm thử phụ thứ nhất và đường tín hiệu thử phụ thứ hai được nối với mẫu hình nổi thử thứ nhất và đệm thử phụ thứ hai, và đường tín hiệu thử thứ hai bao gồm đường tín hiệu thử phụ thứ ba được nối với mẫu hình nổi thử thứ hai và đệm thử phụ thứ ba và đường tín hiệu thử phụ thứ tư được nối với mẫu hình nổi thử thứ hai và đệm thử phụ thứ tư.

5. Thiết bị hiển thị theo điểm 1, thiết bị này còn bao gồm lớp giảm bọt ứng suất được bố trí trên vùng uốn cong của lớp nền của đế và xếp chồng lên đường phát hiện vết nứt thử nhất, trong đó lớp cách điện bên dưới bao gồm khoảng hở được tạo ra trên vùng uốn cong của lớp nền của đế và chồng lên đường phát hiện vết nứt thử nhất, lớp giảm bọt ứng suất được đặt trong khoảng hở, và lớp cách điện bên trên được bố trí trên lớp giảm bọt ứng suất.

6. Thiết bị hiển thị theo điểm 5, trong đó lớp cách điện bên dưới chứa vật liệu vô cơ, và lớp giảm bớt ứng suất chứa vật liệu hữu cơ.

7. Thiết bị hiển thị theo điểm 1, trong đó lớp cách điện bên dưới bao gồm khoảng hở được tạo ra trên vùng uốn cong của lớp nền của đế và chồng lên đường phát hiện vết nứt thứ nhất, và lớp cách điện bên trên còn được đặt trong khoảng hở.

8. Thiết bị hiển thị theo điểm 7, trong đó lớp cách điện bên dưới chứa vật liệu vô cơ, và lớp cách điện bên trên chứa vật liệu hữu cơ.

9. Thiết bị hiển thị theo điểm 1, thiết bị này còn bao gồm:

đường quét được bố trí trên vùng hiển thị của lớp nền của đế; và

đường dữ liệu và đường điện áp điều khiển được bố trí trên vùng hiển thị của lớp nền của đế, được cách điện với đường quét, và giao cắt đường quét,

trong đó đường quét được đặt giữa lớp nền của đế và lớp cách điện bên dưới, đường dữ liệu được đặt giữa lớp cách điện bên dưới và lớp cách điện bên trên, và đường điện áp điều khiển được bố trí trên lớp cách điện bên trên.

10. Thiết bị hiển thị theo điểm 9, trong đó đường quét, đường tín hiệu thứ nhất, và đường tín hiệu thứ hai được làm từ vật liệu dẫn điện thứ nhất, đường dữ liệu, mẫu hình nổi thứ nhất, và mẫu hình nổi thứ hai được làm từ vật liệu dẫn điện thứ hai, và đường điện áp điều khiển và đường phát hiện vết nứt thứ nhất được làm từ vật liệu dẫn điện thứ ba.

11. Thiết bị hiển thị theo điểm 10, thiết bị này còn bao gồm đường điện áp điều khiển bổ sung được đặt giữa lớp cách điện bên dưới và lớp cách điện bên trên và chồng lên đường điện áp điều khiển, trong đó đường điện áp điều khiển bổ sung được làm từ vật liệu dẫn điện thứ hai.

12. Thiết bị hiển thị theo điểm 1, thiết bị này còn bao gồm:

phần tử chuyển mạch được bố trí trên vùng hiển thị của lớp nền của đế và bao gồm lớp bán dẫn và cực cổng chồng lên lớp bán dẫn;

cực nối được nối với lớp bán dẫn của phần tử chuyển mạch;

mẫu hình cầu nối được nối với cực nối;

lớp cách điện được bố trí trên mẫu hình cầu nối; và

phần tử phát quang được bố trí trên lớp cách điện và được nối với mẫu hình cầu nối,

trong đó lớp cách điện bên dưới được đặt giữa phần tử chuyển mạch và cực nối, và lớp cách điện bên trên được đặt giữa cực nối và mẫu hình cầu nối.

13. Thiết bị hiển thị theo điểm 12, trong đó cực cổng, đường tín hiệu thứ thứ nhất, và đường tín hiệu thứ thứ hai được làm từ vật liệu dẫn điện thứ nhất, cực nối, mẫu hình nối thứ thứ nhất, và mẫu hình nối thứ thứ hai được làm từ vật liệu dẫn điện thứ hai, và mẫu hình cầu nối và đường phát hiện vết nứt thứ nhất được làm từ vật liệu dẫn điện thứ ba.

14. Thiết bị hiển thị bao gồm:

lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên bao gồm vùng uốn cong;

đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa nhau;

lớp cách điện bên dưới được bố trí trên đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai;

mẫu hình nối thứ thứ nhất được bố trí trên lớp cách điện bên dưới và được nối điện với đường tín hiệu thứ thứ nhất;

mẫu hình nối thử thứ hai được bố trí trên lớp cách điện bên dưới, được đặt cách xa mẫu hình nối thử thứ nhất, và được nối điện với đường tín hiệu thử thứ hai;

lớp cách điện bên trên được bố trí trên mẫu hình nối thử thứ nhất và mẫu hình nối thử thứ hai; và

đường phát hiện vết nứt thứ nhất được bố trí trên lớp cách điện bên trên, được nối với mẫu hình nối thử thứ nhất và mẫu hình nối thử thứ hai, và bao gồm ít nhất một phần chồng lên vùng uốn cong của lớp nền của đế.

đường tín hiệu thử thứ ba được bố trí trên vùng biên của lớp nền của đế;

đường tín hiệu thử thứ tư ít nhất một phần được đặt cách xa đường tín hiệu thử thứ ba; và

đường phát hiện vết nứt thứ hai được bố trí trên lớp cách điện bên dưới, được nối với đường tín hiệu thử thứ ba và đường tín hiệu thử thứ tư, và có ít nhất một phần chồng lên vùng uốn cong của lớp nền của đế,

trong đó đường tín hiệu thử thứ ba và đường tín hiệu thử thứ tư được đặt cách xa đường tín hiệu thử thứ nhất và đường tín hiệu thử thứ hai, và lớp cách điện bên trên được bố trí trên đường phát hiện vết nứt thứ hai.

15. Thiết bị hiển thị theo điểm 14, trong đó đường tín hiệu thử thứ nhất, đường tín hiệu thử thứ hai, đường tín hiệu thử thứ ba, và đường tín hiệu thử thứ tư được làm từ vật liệu dẫn điện thứ nhất, mẫu hình nối thử thứ nhất, mẫu hình nối thử thứ hai, và đường phát hiện vết nứt thứ hai được làm từ vật liệu dẫn điện thứ hai, và đường phát hiện vết nứt thứ nhất được làm từ vật liệu dẫn điện thứ ba.

16. Thiết bị hiển thị theo điểm 14, trong đó đường tín hiệu thử thứ nhất bao gồm đường tín hiệu thử phụ thứ nhất và đường tín hiệu thử phụ thứ hai được nối với

mẫu hình nổi thứ thứ nhất, đường tín hiệu thứ thứ hai bao gồm đường tín hiệu thứ phụ thứ ba và đường tín hiệu thứ phụ thứ tư được nối với mẫu hình nổi thứ thứ hai, đường tín hiệu thứ thứ ba bao gồm đường tín hiệu thứ phụ thứ năm và đường tín hiệu thứ phụ thứ sáu được nối với đường phát hiện vết nứt thứ hai, và đường tín hiệu thứ thứ tư bao gồm đường tín hiệu thứ phụ thứ bảy và đường tín hiệu thứ phụ thứ tám được nối với đường phát hiện vết nứt thứ hai.

17. Thiết bị hiển thị bao gồm:

lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên bao gồm vùng uốn cong;

đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa nhau;

lớp cách điện bên dưới được bố trí trên đường tín hiệu thứ thứ nhất và đường tín hiệu thứ thứ hai;

mẫu hình nổi thứ thứ nhất được bố trí trên lớp cách điện bên dưới và được nối điện với đường tín hiệu thứ thứ nhất;

mẫu hình nổi thứ thứ hai được bố trí trên lớp cách điện bên dưới, được đặt cách xa mẫu hình nổi thứ thứ nhất, và được nối điện với đường tín hiệu thứ thứ hai;

lớp cách điện bên trên được bố trí trên mẫu hình nổi thứ thứ nhất và mẫu hình nổi thứ thứ hai; và

đường phát hiện vết nứt thứ nhất được bố trí trên lớp cách điện bên trên, được nối với mẫu hình nổi thứ thứ nhất và mẫu hình nổi thứ thứ hai, và bao gồm ít nhất một phần chồng lên vùng uốn cong của lớp nền của đế.

đường dữ liệu thứ nhất được bố trí trên vùng hiển thị của lớp nền của đế;

đệm nối thứ nhất được bố trí trên vùng biên của lớp nền của đế; và

phần dây nối thứ nhất nối đường dẫn liệu thứ nhất và đệm nối thứ nhất,

trong đó phần dây nối thứ nhất bao gồm:

dây nối thứ nhất được bố trí trên vùng biên của lớp nền của đế và được nối với đường dẫn liệu thứ nhất;

dây nối thứ hai được bố trí trên vùng biên của lớp nền của đế, được đặt cách xa dây nối thứ nhất bằng vùng uốn cong được bố trí giữa dây nối thứ nhất và dây nối thứ hai, và được nối với đệm nối thứ nhất;

mẫu hình nối thứ nhất được bố trí trên lớp cách điện bên dưới và được nối với dây nối thứ nhất;

mẫu hình nối thứ hai được bố trí trên lớp cách điện bên dưới, được nối với dây nối thứ hai, và được đặt cách xa mẫu hình nối thứ nhất; và

dây cầu nối thứ nhất được bố trí trên lớp cách điện bên trên, được nối với mẫu hình nối thứ nhất và mẫu hình nối thứ hai, và chồng lên vùng uốn cong của lớp nền của đế,

trong đó dây nối thứ nhất và dây nối thứ hai được đặt giữa lớp cách điện bên dưới và lớp nền của đế.

18. Thiết bị hiển thị theo điểm 17, trong đó đường tín hiệu thứ nhất, đường tín hiệu thứ hai, mẫu hình nối thứ nhất, và mẫu hình nối thứ hai được làm từ vật liệu dẫn điện thứ nhất, đường dẫn liệu thứ nhất, mẫu hình nối thứ nhất, mẫu hình nối thứ hai, mẫu hình nối thứ nhất, và mẫu hình nối thứ hai được làm từ vật liệu dẫn điện thứ hai, và đường phát hiện vết nứt thứ nhất và dây cầu nối thứ nhất được làm từ vật liệu dẫn điện thứ ba.

19. Thiết bị hiển thị theo điểm 17, thiết bị này còn bao gồm lớp giảm bớt ứng suất được bố trí trên vùng uốn cong của lớp nền của đế và chồng lên dây cầu nối thứ nhất, trong đó lớp cách điện bên dưới bao gồm khoảng hở được tạo ra trên vùng uốn cong của lớp nền của đế và chồng lên dây cầu nối thứ nhất, lớp giảm bớt ứng suất được đặt trong khoảng hở, và lớp cách điện bên trên được bố trí trên lớp giảm bớt ứng suất.

20. Thiết bị hiển thị theo điểm 19, trong đó lớp cách điện bên dưới chứa vật liệu vô cơ, và lớp giảm bớt ứng suất chứa vật liệu hữu cơ

21. Thiết bị hiển thị theo điểm 17, trong đó lớp cách điện bên dưới bao gồm khoảng hở được tạo ra trên vùng uốn cong của lớp nền của đế và chồng lên dây cầu nối thứ nhất, và lớp cách điện bên trên còn được đặt trong khoảng hở.

22. Thiết bị hiển thị theo điểm 21, trong đó lớp cách điện bên dưới chứa vật liệu vô cơ, và lớp cách điện bên trên chứa vật liệu hữu cơ.

23. Thiết bị hiển thị theo điểm 17, thiết bị này còn bao gồm:

đường dẫn liệu thứ hai được bố trí trên vùng hiển thị của lớp nền của đế và được đặt liền kề với đường dẫn liệu thứ nhất;

đệm nối thứ hai được bố trí trên vùng biên của lớp nền của đế; và

phần dây nối thứ hai nối đường dẫn liệu thứ hai và đệm nối thứ hai,

trong đó phần dây nối thứ hai bao gồm:

dây nối thứ ba được bố trí trên vùng biên của lớp nền của đế và được nối với đường dẫn liệu thứ hai;

dây nối thứ tư được bố trí trên vùng biên của lớp nền của đế, được đặt cách xa dây nối thứ ba với vùng uốn cong được bố trí giữa dây nối thứ ba và dây nối thứ tư, và được nối với đệm nối thứ hai; và

dây cầu nối thứ hai được bố trí trên lớp cách điện bên dưới, được nối với dây nối thứ ba và dây nối thứ tư, và chồng lên vùng uốn cong,

trong đó dây nối thứ ba và dây nối thứ tư được đặt giữa lớp cách điện bên dưới và lớp nền của đế, và lớp cách điện bên trên được bố trí trên dây cầu nối thứ hai.

24. Thiết bị hiển thị bao gồm:

lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên bao gồm vùng uốn cong;

đường tín hiệu thứ nhất và đường tín hiệu thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa nhau;

đường phát hiện vết nứt bao gồm ít nhất một phần được bố trí trên vùng uốn cong của lớp nền của đế và được nối điện với đường tín hiệu thứ nhất và đường tín hiệu thứ hai; và

đường dữ liệu và đường điện áp điều khiển được bố trí trên vùng hiển thị của lớp nền của đế,

trong đó đường dữ liệu và đường điện áp điều khiển được bố trí trên các lớp khác nhau, đường dữ liệu và đường phát hiện vết nứt được bố trí trên các lớp khác nhau, và đường phát hiện vết nứt được bố trí trên lớp khác với đường tín hiệu thứ nhất và đường tín hiệu thứ hai, và

trong đó đường phát hiện vết nứt và đường điện áp điều khiển được bố trí trên cùng một lớp và được làm từ cùng một vật liệu.

25. Thiết bị hiển thị theo điểm 24, thiết bị này còn bao gồm:

mẫu hình nối thứ nhất được bố trí trên đường tín hiệu thứ nhất và được nối với đường tín hiệu thứ nhất và đường phát hiện vết nứt; và

mẫu hình nối thử thứ hai được bố trí trên đường tín hiệu thử thứ hai, được đặt cách xa mẫu hình nối thử thứ nhất, và được nối với đường tín hiệu thử thứ hai và đường phát hiện vết nứt,

trong đó đường dữ liệu, mẫu hình nối thử thứ nhất, và mẫu hình nối thử thứ hai được bố trí trên cùng một lớp và được làm từ cùng một vật liệu.

26. Thiết bị hiển thị bao gồm:

lớp nền của đế bao gồm vùng hiển thị và vùng biên khác với vùng hiển thị, trong đó vùng biên bao gồm vùng uốn cong;

đường tín hiệu thử thứ nhất và đường tín hiệu thử thứ hai được bố trí trên vùng biên của lớp nền của đế và ít nhất một phần được đặt cách xa nhau;

đường phát hiện vết nứt bao gồm ít nhất một phần được bố trí trên vùng uốn cong của lớp nền của đế và được nối điện với đường tín hiệu thử thứ nhất và đường tín hiệu thử thứ hai;

đường dữ liệu được bố trí trên vùng hiển thị của lớp nền của đế;

đệm nối được bố trí trên vùng biên của lớp nền của đế;

dây cầu nối nối điện đường dữ liệu và đệm nối,

dây nối thử nhất nối đường dữ liệu và dây cầu nối; và

dây nối thử hai nối đệm nối và dây cầu nối,

trong đó đường dữ liệu và dây cầu nối được bố trí trên các lớp khác nhau, đường phát hiện vết nứt và dây cầu nối được bố trí trên cùng một lớp, và đường phát hiện vết nứt được bố trí trên lớp khác với đường tín hiệu thử thứ nhất và đường tín hiệu thử thứ hai, và

trong đó dây nối thứ nhất, dây nối thứ hai, đường tín hiệu thử thứ nhất, và đường tín hiệu thử thứ hai được bố trí trên cùng một lớp và được làm từ cùng một vật liệu.

27. Thiết bị hiển thị theo điểm 26, trong đó đường phát hiện vết nứt và dây cầu nối được làm từ cùng một vật liệu và được bố trí trực tiếp trên cùng một lớp.

28. Thiết bị hiển thị theo điểm 26, thiết bị này còn bao gồm:

mẫu hình nối thử thứ nhất được bố trí trên đường tín hiệu thử thứ nhất và được nối với đường tín hiệu thử thứ nhất và đường phát hiện vết nứt; và

mẫu hình nối thử thứ hai được bố trí trên đường tín hiệu thử thứ hai, được đặt cách xa mẫu hình nối thử thứ nhất, và được nối với đường tín hiệu thử thứ hai và đường phát hiện vết nứt,

trong đó đường dữ liệu, mẫu hình nối thử thứ nhất, và mẫu hình nối thử thứ hai được bố trí trên cùng một lớp và được làm từ cùng một vật liệu.

29. Thiết bị hiển thị theo điểm 26, thiết bị này còn bao gồm:

mẫu hình nối thử nhất được bố trí trên dây nối thứ nhất và được nối với dây nối thứ nhất và dây cầu nối; và

mẫu hình nối thử hai được bố trí trên dây nối thứ hai, được đặt cách xa mẫu hình nối thử nhất, và được nối với dây nối thứ hai và dây cầu nối,

trong đó mẫu hình nối thử thứ nhất, mẫu hình nối thử thứ hai, mẫu hình nối thử nhất, và mẫu hình nối thử hai được bố trí trên cùng một lớp và được làm từ cùng một vật liệu.

FIG.1





FIG.2


FIG.3

FIG.4




FIG. 5




FIG. 6





FIG.7

FIG.8





FIG.9

FIG.10




FIG.11





FIG.12

FIG.13





FIG.14


FIG.15

FIG.16




FIG.17




FIG.18




FIG.19




FIG.20




FIG.21





FIG.23


FIG.24


FIG.25

FIG.26




FIG.27




FIG.28

