



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẢNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0041174

(51)^{2020.01} **H01L 27/15; H01L 33/62; H01L 33/38; (13) B**
H01L 33/40; H01L 33/00; H01L 33/24

(21) 1-2020-06830

(22) 27/09/2018

(86) PCT/KR2018/011446 27/09/2018

(87) WO 2019/208880 31/10/2019

(30) 10-2018-0048079 25/04/2018 KR

(45) 25/09/2024 438

(43) 25/03/2021 396

(73) Samsung Display Co., LTD. (KR)


1, Samsung-ro, Giheung-gu, Yongin-si, Gyeonggi-do, 17113, Republic of Korea

(72) KIM, Dae Hyun (KR); CHO, Hyun Min (KR); IM, Hyun Deok (KR); KANG, Jong Hyuk (KR); SONG, Keun Kyu (KR); LEE, Joo Yeol (KR); LIM, Bek Hyun (KR); JO, Sung-Chan (KR).

(74) Công ty TNHH Tầm nhìn và Liên danh (VISION & ASSOCIATES CO.LTD.)

(54) THIẾT BỊ PHÁT QUANG, THIẾT BỊ HIỂN THỊ CÓ THIẾT BỊ PHÁT QUANG VÀ PHƯƠNG PHÁP SẢN XUẤT THIẾT BỊ HIỂN THỊ NÀY

(57) Sáng chế đề cập đến thiết bị phát quang, thiết bị này có thể bao gồm: lớp nền bao gồm các khu vực phát quang đơn vị; và các lớp cách điện từ thứ nhất đến thứ tư nằm trên lớp nền tuần tự. Mỗi trong số các khu vực phát quang đơn vị có thể bao gồm: ít nhất một thành phần phát quang nằm trên lớp cách điện thứ nhất, ít nhất một thành phần phát quang này có phần đầu thứ nhất và phần đầu thứ hai theo hướng chiều dài của thành phần này; các bờ thứ nhất và thứ hai nằm trên lớp nền, và các bờ thứ nhất và thứ hai này được đặt cách nhau xa; điện cực thứ nhất nằm trên bờ thứ nhất và điện cực thứ hai nằm trên bờ thứ hai; điện cực tiếp xúc thứ nhất nằm trên điện cực thứ nhất, điện cực tiếp xúc thứ nhất này nối điện cực thứ nhất và phần đầu thứ nhất của thành phần phát quang; điện cực tiếp xúc thứ hai nằm trên điện cực thứ hai, điện cực tiếp xúc thứ hai này nối điện cực thứ hai và phần đầu thứ hai của thành phần phát quang; và mẫu hình dẫn điện được bố trí giữa lớp cách điện thứ nhất và điện cực tiếp xúc thứ nhất, mẫu hình dẫn điện này bao quanh các điện cực thứ nhất và thứ hai khi được nhìn theo mặt phẳng.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến thiết bị phát quang, thiết bị hiển thị có thiết bị phát quang và phương pháp sản xuất thiết bị hiển thị này.

Tình trạng kỹ thuật của sáng chế

Các điốt phát quang (ở đây, được gọi là các LED) thể hiện độ bền tương đối tốt ngay cả trong các điều kiện môi trường kém và có hiệu suất tuyệt vời về mặt tuổi thọ và độ sáng. Gần đây, các nghiên cứu để áp dụng các LED này vào các thiết bị hiển thị khác nhau đã được tiến hành một cách tích cực.

Là một phần của các nghiên cứu này, đã phát triển kỹ thuật để sản xuất LED kiểu vi thanh nhỏ đến cỡ micro hoặc nano bằng cách sử dụng cấu trúc tinh thể vô cơ, ví dụ, cấu trúc trong đó chất bán dẫn gốc nitrua được phát triển. Ví dụ, LED kiểu thanh có thể được sản xuất theo kích thước đủ nhỏ để cấu thành điểm ảnh của thiết bị hiển thị tự phát sáng và thiết bị tương tự.

Bản chất kỹ thuật của sáng chế

Vấn đề kỹ thuật

Mục đích của sáng chế là đề xuất thiết bị phát quang có LED kiểu thanh, thiết bị hiển thị có thiết bị phát quang và phương pháp sản xuất thiết bị hiển thị này.

Giải pháp cho vấn đề

Theo một khía cạnh, sáng chế đề xuất thiết bị phát quang bao gồm: lớp nền bao gồm các khu vực phát quang đơn vị; và các lớp cách điện từ thứ nhất đến thứ tư được bố trí tuần tự ở lớp nền, trong đó mỗi trong số các khu vực phát quang đơn vị này bao gồm: ít nhất một thành phần phát quang được bố trí trên lớp cách điện thứ nhất, ít nhất một thành phần phát quang này có phần đầu thứ nhất và phần đầu thứ hai theo hướng chiều dài của thành phần này; các bờ thứ nhất hoặc thứ hai, hoặc các vách ngăn, nằm trên lớp nền, và các vách ngăn thứ nhất và thứ hai này được đặt cách nhau xa; điện cực thứ nhất hoặc điện cực phản xạ, nằm trên vách ngăn thứ nhất và điện cực thứ hai hoặc điện cực phản xạ, nằm trên vách ngăn thứ hai; điện cực tiếp xúc thứ nhất nằm trên điện cực phản xạ thứ nhất, điện cực tiếp

xúc thứ nhất này nối điện cực phản xạ thứ nhất và phần đầu thứ nhất của thành phần phát quang; điện cực tiếp xúc thứ hai nằm trên điện cực phản xạ thứ hai, điện cực tiếp xúc thứ hai này nối điện cực phản xạ thứ hai và phần đầu thứ hai của thành phần phát quang; và mẫu hình dẫn điện được bố trí giữa lớp cách điện thứ nhất và điện cực tiếp xúc thứ nhất, mẫu hình dẫn điện này bao quanh các điện cực phản xạ thứ nhất và thứ hai khi được nhìn theo mặt phẳng.

Theo một phương án của sáng chế, mẫu hình dẫn điện có thể được bố trí trên khu vực phát quang đơn vị tương ứng với thành phần phát quang.

Theo một phương án của sáng chế, mỗi trong số các khu vực phát quang đơn vị có thể còn bao gồm: đường nối thứ nhất được nối với điện cực phản xạ thứ nhất, đường nối thứ nhất này kéo dài theo hướng thứ nhất của lớp nền; và đường nối thứ hai được nối với điện cực phản xạ thứ hai, đường nối thứ hai này kéo dài theo hướng thứ nhất. Điện cực phản xạ thứ nhất có thể bao gồm điện cực thứ (1-1) hoặc điện cực phản xạ, và điện cực thứ (1-2) hoặc điện cực phản xạ, phân nhánh từ đường nối thứ nhất để được đặt cách nhau xa với điện cực phản xạ thứ hai được bố trí xen giữa các điện cực này.

Theo một phương án của sáng chế, khi được nhìn theo mặt phẳng, thì mẫu hình dẫn điện có thể chồng một phần lên điện cực phản xạ thứ (1-1) và điện cực phản xạ thứ (1-2).

Theo một phương án của sáng chế, lớp cách điện thứ nhất có thể được bố trí giữa lớp nền và thành phần phát quang và giữa mẫu hình dẫn điện và điện cực phản xạ thứ nhất.

Theo một phương án của sáng chế, lớp cách điện thứ nhất được bố trí giữa lớp nền và thành phần phát quang có thể đỡ thành phần phát quang này, và lớp cách điện thứ nhất được bố trí giữa mẫu hình dẫn điện và điện cực phản xạ thứ nhất có thể bảo vệ điện cực phản xạ thứ nhất này.

Theo một phương án của sáng chế, thiết bị phát quang có thể còn bao gồm: lớp bao thứ nhất nằm trên điện cực phản xạ thứ nhất để che điện cực phản xạ thứ nhất; và lớp bao thứ hai nằm trên điện cực phản xạ thứ hai để che điện cực phản xạ thứ hai.

Theo một phương án của sáng chế, lớp cách điện thứ hai có thể được bố trí trên thành phần phát quang để làm lộ ra các phần đầu thứ nhất và thứ hai của thành phần phát quang này, lớp cách điện thứ ba có thể được bố trí trên điện cực tiếp xúc thứ nhất để bảo vệ điện cực tiếp xúc thứ nhất này, và lớp cách điện thứ tư có thể được bố trí trên điện cực

tiếp xúc thứ hai để bảo vệ điện cực tiếp xúc thứ hai này.

Theo một phương án của sáng chế, thành phần phát quang có thể bao gồm: lớp bán dẫn thứ nhất hoặc lớp bán dẫn dẫn điện, được pha tạp với chất pha tạp dẫn điện thứ nhất; lớp bán dẫn thứ hai hoặc lớp bán dẫn dẫn điện, được pha tạp với chất pha tạp dẫn điện thứ hai; và lớp hoạt động được bố trí giữa lớp bán dẫn dẫn điện thứ nhất và lớp bán dẫn dẫn điện thứ hai.

Theo một phương án của sáng chế, thành phần phát quang có thể bao gồm điốt phát quang có dạng cột hình trụ hoặc cột hình đa giác có cỡ micro hoặc nano.

Theo một hoặc nhiều phương án của sáng chế, thiết bị hiển thị có thiết bị phát quang bao gồm: lớp nền bao gồm khu vực hiển thị và khu vực không hiển thị; lớp mạch điểm ảnh được bố trí ở khu vực hiển thị, lớp mạch điểm ảnh này bao gồm ít nhất một tranzito; và lớp thành phần hiển thị bao gồm các lớp cách điện từ thứ nhất đến thứ tư được bố trí tuần tự ở lớp mạch điểm ảnh và các khu vực phát quang đơn vị mà ánh sáng được phát ra, trong đó mỗi trong số các khu vực phát quang đơn vị này bao gồm: ít nhất một thành phần phát quang nằm trên lớp cách điện thứ nhất, ít nhất một thành phần phát quang này có phần đầu thứ nhất và phần đầu thứ hai theo hướng chiều dài của thành phần này; các vách ngăn thứ nhất và thứ hai ở lớp mạch điểm ảnh, và các vách ngăn thứ nhất và thứ hai này được đặt cách nhau xa; điện cực phản xạ thứ nhất nằm trên vách ngăn thứ nhất và điện cực phản xạ thứ hai nằm trên vách ngăn thứ hai; điện cực tiếp xúc thứ nhất nằm trên điện cực phản xạ thứ nhất, điện cực tiếp xúc thứ nhất này nối điện cực phản xạ thứ nhất và phần đầu thứ nhất của thành phần phát quang; điện cực tiếp xúc thứ hai nằm trên điện cực phản xạ thứ hai, điện cực tiếp xúc thứ hai này nối điện cực phản xạ thứ hai và phần đầu thứ hai của thành phần phát quang; và mẫu hình dẫn điện được bố trí giữa lớp cách điện thứ nhất và điện cực tiếp xúc thứ nhất, mẫu hình dẫn điện này bao quanh các điện cực phản xạ thứ nhất và thứ hai khi được nhìn theo mặt phẳng.

Theo một hoặc nhiều phương án của sáng chế, phương pháp sản xuất thiết bị hiển thị bao gồm các bước: bố trí lớp nền bao gồm các khu vực phát quang đơn vị; tạo ra các vách ngăn thứ nhất và thứ hai được đặt cách nhau xa ở khoảng cách nhất định ở mỗi trong số các khu vực phát quang đơn vị; tạo ra, trên lớp nền bao gồm các vách ngăn thứ nhất và thứ hai, điện cực phản xạ thứ nhất, điện cực phản xạ thứ hai được đặt cách xa điện cực phản xạ thứ nhất nằm trên cùng mặt phẳng, đường căn thẳng thứ nhất được nối với điện

cực phản xạ thứ nhất và đường căn thẳng thứ hai được nối với điện cực phản xạ thứ hai; tạo ra lớp vật liệu cách điện thứ nhất ở các điện cực phản xạ thứ nhất và thứ hai; tạo ra mẫu hình dẫn điện trên lớp vật liệu cách điện thứ nhất để chồng lên điện cực phản xạ thứ nhất; tự căn thẳng các thành phần phát quang nằm giữa các điện cực phản xạ thứ nhất và thứ hai bằng cách nhỏ giọt dung dịch bao gồm các thành phần phát quang lên trên lớp vật liệu cách điện thứ nhất và đặt điện áp vào mỗi trong số đường căn thẳng thứ nhất và đường căn thẳng thứ hai; tạo ra mẫu hình vật liệu cách điện thứ nhất làm lộ ra một phần điện cực phản xạ thứ nhất bằng cách tạo mẫu hình lớp vật liệu cách điện thứ nhất; tạo ra mẫu hình vật liệu cách điện thứ hai làm lộ ra phần đầu thứ nhất của mỗi trong số các thành phần phát quang, một phần điện cực phản xạ thứ nhất và mẫu hình dẫn điện bằng cách phủ lớp vật liệu cách điện thứ hai lên mẫu hình vật liệu cách điện thứ nhất và sau đó tạo mẫu hình lớp vật liệu cách điện thứ hai; loại bỏ đường căn thẳng thứ nhất và đường căn thẳng thứ hai trên lớp nền; tạo ra điện cực tiếp xúc thứ nhất nối phần đầu thứ nhất được làm lộ ra của mỗi trong số các thành phần phát quang và điện cực phản xạ thứ nhất; tạo ra lớp cách điện thứ ba che điện cực tiếp xúc thứ nhất ở điện cực tiếp xúc thứ nhất, và tạo ra các lớp cách điện thứ nhất và thứ hai làm lộ ra phần đầu thứ hai của mỗi trong số các thành phần phát quang và điện cực phản xạ thứ hai bằng cách tạo mẫu hình các mẫu hình vật liệu cách điện thứ nhất và thứ hai; tạo ra điện cực tiếp xúc thứ hai nối phần đầu thứ hai được làm lộ ra của mỗi trong số các thành phần phát quang và điện cực phản xạ thứ hai; và tạo ra lớp cách điện thứ tư che điện cực tiếp xúc thứ hai ở điện cực tiếp xúc thứ hai.

Hiệu quả đạt được của sáng chế

Theo một khía cạnh của các phương án của sáng chế, thiết bị phát quang có khả năng giảm thiểu hư hại trong khi cải thiện hiệu quả của ánh sáng, thiết bị hiển thị có thiết bị phát quang và phương pháp sản xuất thiết bị hiển thị này có thể được đề xuất.

Mô tả vắn tắt các hình vẽ

Fig.1 là hình vẽ phối cảnh minh họa điốt phát quang (light emitting diode, LED) kiểu thanh theo một phương án của sáng chế.

Fig.2A và Fig.2B là các sơ đồ mạch minh họa khu vực phát quang đơn vị của thiết bị phát quang theo một phương án của sáng chế.

Fig.3 là hình chiếu bằng minh họa khu vực phát quang đơn vị của thiết bị phát quang bao gồm LED kiểu thanh trên Fig.1.

Fig.4 là hình chiếu mặt cắt ngang được cắt dọc theo đường I-I' trên Fig.3.

Fig.5 minh họa thiết bị hiển thị theo một phương án của sáng chế, là hình chiếu bằng sơ lược của thiết bị hiển thị sử dụng LED kiểu thanh được thể hiện trên Fig.1 dưới dạng nguồn phát quang.

Fig.6 là sơ đồ mạch tương đương minh họa một điểm ảnh trong số các điểm ảnh được thể hiện trên Fig.5.

Fig.7 là hình chiếu bằng được phóng to của khu vực EA1 trên Fig.5.

Fig.8 là hình chiếu mặt cắt ngang được cắt dọc theo đường II-II' trên Fig.7.

Fig.9A đến Fig.9H là các hình chiếu bằng sơ lược minh họa tuần tự phương pháp sản xuất thiết bị hiển thị bao gồm các khu vực phát quang đơn vị.

Fig.10A đến Fig.10M là các hình chiếu mặt cắt ngang minh họa tuần tự phương pháp sản xuất thiết bị hiển thị được thể hiện trên Fig.8.

Fig.11 minh họa dạng khác của các vách ngăn thứ nhất và thứ hai được thể hiện trên Fig.8, là hình chiếu mặt cắt ngang tương ứng với đường II-II' trên Fig.7.

Mô tả chi tiết sáng chế

Sáng chế có thể áp dụng các thay đổi khác nhau và hình dạng khác nhau, và do đó chỉ được minh họa một cách chi tiết đối với một số ví dụ cụ thể. Tuy nhiên, các ví dụ được minh họa này không làm giới hạn sáng chế ở các hình dạng cụ thể nhưng áp dụng cho tất cả các sự thay đổi và các vật liệu và biến thể tương đương. Các hình vẽ được bao gồm có thể được minh họa sao cho các hình vẽ này được phóng to nhằm mục đích dễ hiểu.

Các số giống nhau đề cập đến các thành phần giống nhau trên toàn bộ các hình vẽ. Trên các hình vẽ này, các chiều dày của các đường, lớp, bộ phận, thành phần hoặc dấu hiệu nhất định có thể được phóng to để rõ ràng. Cần hiểu rằng, mặc dù các thuật ngữ “thứ nhất”, “thứ hai”, v.v. có thể được sử dụng ở đây để mô tả các thành phần khác nhau, các thành phần này không nên bị giới hạn bởi các thuật ngữ này. Các thuật ngữ này được sử dụng để phân biệt thành phần này với thành phần còn lại. Do đó, thành phần “thứ nhất” được mô tả dưới đây còn có thể được gọi là thành phần “thứ hai” mà không lệch khỏi mục đích của sáng chế. Như được sử dụng ở đây, các dạng số ít cũng nhằm bao gồm các dạng số nhiều, trừ khi ngữ cảnh thể hiện khác đi một cách rõ ràng.

Còn cần hiểu rằng các thuật ngữ “gồm” và/hoặc “bao gồm”, khi được sử dụng trong bản mô tả này, thì chỉ định sự có mặt của các dấu hiệu, tổng thể, bước, hoạt động, thành phần và/hoặc bộ phận được nêu, nhưng không loại trừ sự có mặt và/hoặc bổ sung của một hoặc nhiều dấu hiệu, tổng thể, bước, hoạt động, thành phần, bộ phận khác và/hoặc các nhóm của chúng. Ngoài ra, sự diễn đạt rằng thành phần, chẳng hạn như lớp, khu vực, lớp nền hoặc tấm, được bố trí “nằm trên” hoặc “ở trên” thành phần còn lại biểu thị không chỉ là trường hợp trong đó thành phần này được bố trí “trực tiếp nằm trên” hoặc “ở ngay trên” thành phần còn lại mà còn là trường hợp trong đó thành phần khác được bố trí xen giữa thành phần này và thành phần còn lại. Tương tự, sự diễn đạt rằng thành phần, chẳng hạn như lớp, khu vực, lớp nền hoặc tấm, được bố trí “nằm dưới” hoặc “ở dưới” thành phần còn lại biểu thị không chỉ là trường hợp trong đó thành phần được bố trí “trực tiếp nằm dưới” hoặc “ở ngay dưới” thành phần còn lại mà còn là trường hợp trong đó thành phần khác được bố trí xen giữa thành phần này và thành phần còn lại.

Ở đây, một số phương án làm ví dụ của sáng chế sẽ được mô tả một cách chi tiết hơn dựa vào các hình vẽ kèm theo.

Fig.1 là hình vẽ phối cảnh minh họa điốt phát quang kiểu thanh theo một phương án của sáng chế. Mặc dù điốt phát quang kiểu thanh có dạng cột hình trụ LD được minh họa trên Fig.1, nhưng sáng chế không bị giới hạn ở đó. Điốt phát quang kiểu thanh LD là thành phần phát quang.

Dựa vào Fig.1, điốt phát quang kiểu thanh LD theo một phương án của sáng chế có thể bao gồm lớp bán dẫn dẫn điện thứ nhất 11, lớp bán dẫn dẫn điện thứ hai 13 và lớp hoạt động 12 được bố trí xen giữa các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13.

Trong một ví dụ, điốt phát quang kiểu thanh LD có thể được thực hiện với cấu trúc xếp chồng trong đó lớp bán dẫn dẫn điện thứ nhất 11, lớp hoạt động 12 và lớp bán dẫn dẫn điện thứ hai 13 được xếp chồng tuần tự. Để thuận tiện cho phần mô tả, điốt phát quang kiểu thanh LD được gọi là “LED kiểu thanh LD”.

Theo một phương án của sáng chế, LED kiểu thanh LD có thể được tạo ra dưới dạng thanh kéo dài dọc theo một hướng. Khi giả sử rằng hướng kéo dài của LED kiểu thanh LD là hướng chiều dài, thì LED kiểu thanh LD có thể có một phần đầu và phần đầu còn lại dọc theo hướng chiều dài.

Theo một phương án của sáng chế, một trong số các lớp bán dẫn dẫn điện thứ nhất

11 và thứ hai 13 có thể được bố trí trên một phần đầu, và lớp bán dẫn dẫn điện còn lại trong số các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13 có thể được bố trí trên phần đầu còn lại.

Theo một phương án của sáng chế, LED kiểu thanh LD có thể được tạo ra dưới dạng cột hình trụ. Tuy nhiên, thuật ngữ “kiểu thanh” có thể bao gồm dạng giống que hoặc dạng giống thanh, dài theo hướng chiều dài của nó (nghĩa là, tỷ lệ khung hình của nó lớn hơn 1), chẳng hạn như cột hình trụ hoặc cột hình đa giác. Ví dụ, LED kiểu thanh LD có thể có chiều dài lớn hơn đường kính của nó.

LED kiểu thanh LD có thể được sản xuất đủ nhỏ để có đường kính và/hoặc chiều dài, ví dụ, đến mức cỡ micro hoặc nano.

Tuy nhiên, kích thước của LED kiểu thanh LD theo các phương án của sáng chế không bị giới hạn ở đó, và kích thước của LED kiểu thanh LD có thể được thay đổi để tương ứng với các điều kiện cần thiết của thiết bị hiển thị mà LED kiểu thanh LD được áp dụng.

Lớp bán dẫn dẫn điện thứ nhất 11 có thể bao gồm, ví dụ, ít nhất một lớp bán dẫn loại n. Ví dụ, lớp bán dẫn dẫn điện thứ nhất 11 có thể bao gồm ít nhất một vật liệu bán dẫn trong số InAlGa_N, Ga_N, AlGa_N, InGa_N, Al_N và In_N, và có thể bao gồm lớp bán dẫn được pha tạp với chất pha tạp dẫn điện thứ nhất chẳng hạn như Si, Ge hoặc Sn.

Tuy nhiên, vật liệu cấu thành lớp bán dẫn dẫn điện thứ nhất 11 không bị giới hạn ở đó, và vật liệu bất kỳ trong số các vật liệu khác nhau có thể có trong lớp bán dẫn dẫn điện thứ nhất 11.

Lớp hoạt động 12 được tạo ra ở lớp bán dẫn dẫn điện thứ nhất 11, và có thể được tạo ra dưới dạng cấu trúc đơn hoặc đa giếng lượng tử. Theo một phương án của sáng chế, lớp bao (không được thể hiện trên hình vẽ) được pha tạp với chất pha tạp dẫn điện có thể được tạo ra nằm trên cùng và/hoặc dưới cùng của lớp hoạt động 12. Trong một ví dụ, lớp bao có thể được thực hiện dưới dạng lớp AlGa_N hoặc lớp InAlGa_N. Ngoài ra, sẽ rõ ràng rằng vật liệu chẳng hạn như AlGa_N hoặc InAlGa_N có thể còn được sử dụng cho lớp hoạt động 12.

Khi điện trường có điện áp định trước hoặc lớn hơn được đặt vào cả hai đầu của LED kiểu thanh LD, thì LED kiểu thanh LD này phát ra ánh sáng dưới dạng các cặp điện

tử - lỗ trống được kết hợp trong lớp hoạt động 12.

Lớp bán dẫn dẫn điện thứ hai 13 được tạo ra ở lớp hoạt động 12, và có thể bao gồm lớp bán dẫn có loại khác với loại của lớp bán dẫn dẫn điện thứ nhất 11. Trong một ví dụ, lớp bán dẫn dẫn điện thứ hai 13 có thể bao gồm ít nhất một lớp bán dẫn loại p. Ví dụ, lớp bán dẫn dẫn điện thứ hai 13 có thể bao gồm ít nhất một vật liệu bán dẫn trong số InAlGa_N, GaN, AlGa_N, InGa_N, AlN và InN, và có thể bao gồm lớp bán dẫn được pha tạp với chất pha tạp dẫn điện thứ hai chẳng hạn như Mg.

Tuy nhiên, vật liệu cấu thành lớp bán dẫn dẫn điện thứ hai 13 không bị giới hạn ở đó, và vật liệu bất kỳ trong số các vật liệu khác nhau có thể có trong lớp bán dẫn dẫn điện thứ hai 13.

Theo một phương án của sáng chế, LED kiểu thanh LD có thể còn bao gồm lớp photpho khác, lớp hoạt động khác, lớp bán dẫn khác và/hoặc lớp điện cực khác nằm trên cùng và/hoặc dưới cùng của mỗi lớp, ngoài lớp bán dẫn dẫn điện thứ nhất 11, lớp hoạt động 12 và lớp bán dẫn dẫn điện thứ hai 13.

Ngoài ra, LED kiểu thanh LD có thể còn bao gồm màng cách điện 14. Tuy nhiên, theo một phương án của sáng chế, màng cách điện 14 này có thể được lược bỏ, hoặc có thể được bố trí để chỉ che các phần của lớp bán dẫn dẫn điện thứ nhất 11, lớp hoạt động 12 và lớp bán dẫn dẫn điện thứ hai 13.

Ví dụ, màng cách điện 14 có thể được bố trí ở phần ngoại trừ cả hai phần đầu của LED kiểu thanh LD, sao cho cả hai phần đầu của LED kiểu thanh LD có thể được lộ ra.

Để thuận tiện cho phần mô tả, Fig.1 minh họa trạng thái trong đó một phần của màng cách điện 14 được loại bỏ. Trong LED kiểu thanh LD thực tế, toàn bộ bề mặt bên của hình trụ có thể được bao quanh bởi màng cách điện 14.

Màng cách điện 14 có thể được bố trí để bao quanh ít nhất một phần của các bề mặt chu vi bên ngoài của lớp bán dẫn dẫn điện thứ nhất 11, lớp hoạt động 12 và/hoặc lớp bán dẫn dẫn điện thứ hai 13. Trong một ví dụ, màng cách điện 14 có thể được bố trí để bao quanh ít nhất bề mặt chu vi bên ngoài của lớp hoạt động 12.

Theo một phương án của sáng chế, màng cách điện 14 có thể bao gồm vật liệu cách điện trong suốt. Ví dụ, màng cách điện 14 có thể bao gồm ít nhất một vật liệu cách điện được chọn từ nhóm bao gồm SiO₂, Si₃N₄, Al₂O₃ và TiO₂. Tuy nhiên, sáng chế không bị

giới hạn ở đó, và vật liệu bất kỳ trong số các vật liệu khác nhau có các tính chất cách điện có thể được sử dụng.

Khi màng cách điện 14 được bố trí ở LED kiểu thanh LD, thì lớp hoạt động 12 có thể được ngăn ngừa không bị ngắn mạch với điện cực thứ nhất (không được thể hiện trên hình vẽ) và/hoặc điện cực thứ hai (không được thể hiện trên hình vẽ).

Ngoài ra, khi màng cách điện 14 được tạo ra, thì hư hại bề mặt xảy ra trong LED kiểu thanh LD có thể được giảm thiểu, sao cho tuổi thọ và hiệu quả của LED kiểu thanh LD có thể được cải thiện. Ngoài ra, khi các LED kiểu thanh LD được bố trí một cách dày đặc, thì màng cách điện 14 có thể ngăn ngừa sự ngắn mạch không mong muốn mà có thể xảy ra giữa các LED kiểu thanh LD.

LED kiểu thanh LD được mô tả ở trên có thể được sử dụng làm nguồn phát quang cho thiết bị hiển thị bất kỳ trong số các thiết bị hiển thị khác nhau. Trong một ví dụ, LED kiểu thanh LD có thể được sử dụng cho các thiết bị chiếu sáng hoặc các thiết bị hiển thị tự phát sáng.

Fig.2A và Fig.2B là các sơ đồ mạch minh họa khu vực phát quang đơn vị của thiết bị phát quang theo một phương án của sáng chế.

Cụ thể, Fig.2A và Fig.2B minh họa các ví dụ của điểm ảnh cấu thành panen hiển thị phát quang hoạt động. Theo một phương án của sáng chế, khu vực phát quang đơn vị có thể bao gồm một điểm ảnh.

Dựa vào Fig.2A, điểm ảnh PXL có thể bao gồm ít nhất một LED LD và mạch kích thích 144 được nối với LED kiểu thanh LD để kích thích LED kiểu thanh LD này.

Điện cực thứ nhất (ví dụ, điện cực anôt) của LED kiểu thanh được nối với điện áp kích thích thứ nhất VDD qua mạch kích thích 144, và điện cực thứ hai (ví dụ, điện cực catôt) của LED kiểu thanh được nối với điện áp kích thích thứ hai VSS.

Điện áp kích thích thứ nhất VDD và điện áp kích thích thứ hai VSS có thể có các điện thế khác nhau. Trong một ví dụ, điện áp kích thích thứ hai VSS có thể có điện thế thấp hơn bằng điện áp ngưỡng của LED kiểu thanh LD so với điện thế của điện áp kích thích thứ nhất VDD.

LED kiểu thanh LD có thể phát ra ánh sáng có độ sáng tương ứng với dòng điện kích thích được điều khiển bởi mạch kích thích 144.

Trong khi đó, mặc dù Fig.2A minh họa một phương án trong đó chỉ một LED kiểu thanh LD có trong điểm ảnh PXL, nhưng sáng chế không bị giới hạn ở đó. Ví dụ, điểm ảnh PXL có thể bao gồm các LED kiểu thanh LD được nối song song với nhau.

Theo một phương án của sáng chế, mạch kích thích 144 có thể bao gồm các tranzito thứ nhất M1 và thứ hai M2 và tụ điện lưu trữ Cst. Tuy nhiên, cấu trúc của mạch kích thích 144 không bị giới hạn ở phương án được thể hiện trên Fig.2A.

Điện cực thứ nhất của tranzito thứ nhất (tranzito chuyển mạch) M1 được nối với đường dữ liệu Dj, và điện cực thứ hai của tranzito thứ nhất M1 được nối với nút thứ nhất N1. Điện cực thứ nhất và điện cực thứ hai của tranzito thứ nhất M1 là các điện cực khác nhau. Ví dụ, khi điện cực thứ nhất là điện cực nguồn, thì điện cực thứ hai có thể là điện cực máng. Ngoài ra, điện cực cổng của tranzito thứ nhất M1 được nối với đường quét Si.

Tranzito thứ nhất M1 được bật lên khi điện áp (ví dụ, điện áp thấp) mà tranzito thứ nhất M1 có thể được bật lên được cấp từ đường quét Si, để nối điện đường dữ liệu Dj với nút thứ nhất N1. Tín hiệu dữ liệu của khung tương ứng được cấp cho đường dữ liệu Dj. Theo đó, tín hiệu dữ liệu được chuyển đến nút thứ nhất N1. Tín hiệu dữ liệu được chuyển đến nút thứ nhất N1 được nạp vào tụ điện lưu trữ Cst.

Điện cực thứ nhất của tranzito thứ hai (tranzito kích thích) M2 được nối với điện áp kích thích thứ nhất VDD, và điện cực thứ hai của tranzito thứ hai M2 được nối với điện cực thứ nhất của LED kiểu thanh LD. Ngoài ra, điện cực cổng của tranzito thứ hai M2 được nối với nút thứ nhất N1. Tranzito thứ hai M2 điều khiển độ lớn của dòng điện kích thích được cấp cho LED kiểu thanh LD, tương ứng với điện áp của nút thứ nhất N1.

Một điện cực của tụ điện lưu trữ Cst được nối với điện áp kích thích thứ nhất VDD, và điện cực còn lại của tụ điện lưu trữ Cst được nối với nút thứ nhất N1. Tụ điện lưu trữ Cst nạp điện áp tương ứng với tín hiệu dữ liệu được cấp vào nút thứ nhất N1, và duy trì điện áp được sạc đến khi tín hiệu dữ liệu của khung tiếp theo được cấp.

Để thuận tiện, Fig.2A minh họa mạch kích thích 144 có cấu trúc tương đối đơn giản, bao gồm tranzito thứ nhất M1 để chuyển tín hiệu dữ liệu đến bên trong điểm ảnh PXL, tụ điện lưu trữ Cst để lưu trữ tín hiệu dữ liệu, và tranzito thứ hai M2 để cấp dòng điện kích thích tương ứng với tín hiệu dữ liệu cho LED kiểu thanh LD.

Tuy nhiên, sáng chế không bị giới hạn ở đó, và cấu trúc của mạch kích thích 144 có

thể được sửa đổi và được thực hiện theo cách khác nhau. Trong một ví dụ, sẽ rõ ràng rằng mạch kích thích 144 có thể còn bao gồm ít nhất một thành phần tranzito chẳng hạn như thành phần tranzito để bù cho điện áp ngưỡng của tranzito thứ hai M2, thành phần tranzito để khởi tạo nút thứ nhất N1, và/hoặc tranzito để điều khiển thời gian phát sáng của LED kiểu thanh LD, hoặc các thành phần mạch khác chẳng hạn như tụ điện tăng áp để tăng điện áp của nút thứ nhất N1.

Mặc dù Fig.2A minh họa rằng cả hai trong số các tranzito, ví dụ, các tranzito thứ nhất M1 và thứ hai M2 có trong mạch kích thích 144 được thực hiện với tranzito loại P, nhưng sáng chế không bị giới hạn ở đó. Nghĩa là, ít nhất một trong số các tranzito thứ nhất M1 và thứ hai M2 có thể được thực hiện với tranzito loại N.

Dựa vào Fig.2B, theo một phương án của sáng chế, các tranzito thứ nhất M1 và thứ hai M2 có thể được thực hiện với tranzito loại N. Cấu hình và hoạt động của mạch kích thích 144 được thể hiện trên Fig.2B tương tự với cấu hình và hoạt động của mạch kích thích 144 trên Fig.2A, ngoại trừ các vị trí kết nối của một số thành phần được thay đổi do sự thay đổi về loại của các tranzito. Do đó, phần mô tả chi tiết về điều này sẽ được lược bỏ.

Fig.3 là hình chiếu bằng minh họa khu vực phát quang đơn vị của thiết bị phát quang bao gồm LED kiểu thanh trên Fig.1; và Fig.4 là hình chiếu mặt cắt ngang được cắt dọc theo đường I-I' trên Fig.3.

Trên Fig.3, các LED kiểu thanh được bố trí theo hướng nằm ngang được minh họa nhằm thuận tiện cho phần mô tả, nhưng cách bố trí của các LED kiểu thanh không bị giới hạn ở đó. Ví dụ, các LED kiểu thanh có thể được bố trí theo hướng nghiêng giữa các điện cực thứ nhất và thứ hai. Ngoài ra, trên Fig.3, khu vực phát quang đơn vị có thể là khu vực điểm ảnh của mỗi trong số các điểm ảnh có trong panen hiển thị phát quang.

Ngoài ra, mặc dù một phương án trong đó một LED kiểu thanh được bố trí ở khu vực phát quang đơn vị được minh họa trên Fig.3, nhưng sáng chế không bị giới hạn ở đó. Ví dụ, các LED kiểu thanh có thể được bố trí ở khu vực phát quang đơn vị.

Dựa vào các hình vẽ từ Fig.1 đến Fig.4, thiết bị phát quang theo một phương án của sáng chế có thể bao gồm lớp nền SUB, lớp chặn bảo vệ BRL, các LED kiểu thanh LD, các vách ngăn thứ nhất PW1 và thứ hai PW2, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và các điện cực tiếp xúc thứ nhất CNE1 và thứ hai CNE2.

Lớp nền SUB có thể bao gồm vật liệu cách điện chẳng hạn như thủy tinh, polyme hữu cơ hoặc thạch anh. Ngoài ra, lớp nền SUB có thể được làm từ vật liệu có tính mềm dẻo để có thể uốn hoặc gấp và có cấu trúc đơn hoặc đa lớp.

Ví dụ, lớp nền SUB có thể bao gồm ít nhất một trong số polystyren, rượu polyvinyl, polymetyl metacrylat, polyetesulfon, polyacrylat, polyeteimit, polyetylen naphtalat, polyetylen terephthalat, polyphenylen sulfua, polyarylat, polyimit, polycacbonat, triaxetat xenluloza và xenluloza axetat propionat. Tuy nhiên, vật liệu cấu thành lớp nền SUB có thể được thay đổi theo cách khác nhau.

Lớp chặn bảo vệ BRL có thể ngăn tạp chất không được khuếch tán vào các LED kiểu thanh LD.

Mỗi trong số các LED kiểu thanh LD có thể bao gồm lớp bán dẫn dẫn điện thứ nhất 11, lớp bán dẫn dẫn điện thứ hai 13 và lớp hoạt động 12 được bố trí xen giữa các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13. Theo một số phương án, LED kiểu thanh LD có thể còn bao gồm lớp điện cực (không được thể hiện trên hình vẽ) được bố trí trên cùng của lớp bán dẫn dẫn điện thứ hai 13.

Lớp điện cực có thể bao gồm kim loại hoặc oxit kim loại. Ví dụ, lớp điện cực có thể được tạo ra từ một hoặc hỗn hợp của crom (Cr), titan (Ti), nhôm (Al), vàng (Au), niken (Ni), ITO, và oxit hoặc hợp kim của chúng, nhưng sáng chế không bị giới hạn ở đó.

Khi lớp điện cực được bao gồm, lớp bán dẫn dẫn điện thứ hai 13 và điện cực phản xạ thứ hai REL2 có thể được nối ở nhiệt độ thấp hơn nhiệt độ cần thiết trong quy trình tạo ra điện cực tiếp xúc thứ hai CNE2 ở điểm nối của lớp bán dẫn dẫn điện thứ hai 13 và điện cực phản xạ thứ hai REL2.

LED kiểu thanh LD có thể bao gồm phần đầu thứ nhất EP1 và phần đầu thứ hai EP2 dọc theo hướng thứ nhất DR1. Một trong số các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13 có thể được bố trí trên phần đầu thứ nhất EP1, và lớp bán dẫn dẫn điện còn lại trong số các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13 có thể được bố trí trên phần đầu thứ hai EP2. Theo một phương án của sáng chế, mỗi LED kiểu thanh LD có thể phát ra ánh sáng có màu sắc bất kỳ trong số màu đỏ, màu xanh lục, màu xanh da trời và màu trắng.

Lớp cách điện thứ hai INS2 che một phần của bề mặt phía trên của LED kiểu thanh LD có thể được bố trí trên LED kiểu thanh LD. Do đó, cả hai phần đầu EP1 và EP2 của

LED kiểu thanh LD có thể được làm lộ ra phía bên ngoài.

Theo một phương án của sáng chế, các LED kiểu thanh LD có thể bao gồm LED kiểu thanh thứ nhất LD1 được bố trí trên một phía của điện cực phản xạ thứ hai REL2 và LED kiểu thanh thứ hai LD2 được bố trí trên phía còn lại của điện cực phản xạ thứ hai REL2. Khi được nhìn theo mặt phẳng, thì LED kiểu thanh thứ nhất LD1 và LED kiểu thanh thứ hai LD2 có thể được đặt cách nhau xa với điện cực phản xạ thứ hai REL2 được bố trí xen giữa các LED kiểu thanh này.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể xác định khu vực phát quang đơn vị ở một điểm ảnh PXL. Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được bố trí trên lớp nền SUB để được đặt cách nhau xa ở khoảng cách nhất định. Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được bố trí trên lớp nền SUB để được đặt cách nhau xa ở khoảng cách bằng hoặc lớn hơn chiều dài của một LED kiểu thanh LD.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể bao gồm vật liệu cách điện bao gồm vật liệu vô cơ hoặc vật liệu hữu cơ, nhưng sáng chế không bị giới hạn ở đó. Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể có dạng hình thang có các bề mặt bên nghiêng ở góc định trước. Tuy nhiên, sáng chế không bị giới hạn ở đó, và các vách ngăn thứ nhất PW1 và thứ hai PW2 này có thể có hình dạng bất kỳ trong số các hình dạng khác nhau, chẳng hạn như hình bán elip, hình tròn và hình tứ giác.

Theo một phương án của sáng chế, vách ngăn thứ nhất PW1 có thể bao gồm vách ngăn thứ (1-1) PW1_1 được bố trí trên một phía của vách ngăn thứ hai PW2 và vách ngăn thứ (1-2) PW1_2 được bố trí trên phía còn lại của vách ngăn thứ hai PW2.

Khi được nhìn theo mặt phẳng, thì vách ngăn thứ (1-1) PW1_1 và vách ngăn thứ (1-2) PW1_2 có thể được đặt cách nhau xa với vách ngăn thứ hai PW2 được bố trí xen giữa các vách ngăn này.

Vách ngăn thứ (1-1) PW1_1, vách ngăn thứ hai PW2 và vách ngăn thứ (1-2) PW1_2 có thể được bố trí trên cùng mặt phẳng trên lớp nền SUB, và có cùng chiều cao.

Điện cực phản xạ thứ nhất REL1 có thể được bố trí trên vách ngăn thứ nhất PW1. Điện cực phản xạ thứ nhất REL1 được bố trí liền kề với một trong số các phần đầu thứ nhất EP1 và thứ hai EP2 của mỗi LED kiểu thanh LD, và có thể được nối điện với LED kiểu thanh LD tương ứng thông qua điện cực tiếp xúc thứ nhất CNE1.

Khi được nhìn theo mặt phẳng, thì điện cực phản xạ thứ nhất REL1 có thể bao gồm điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2, phân nhánh đến một phía và phía còn lại của điện cực phản xạ thứ hai REL2. Điện cực phản xạ thứ hai REL2 có thể được bố trí giữa điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2.

Điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2 có thể có hình dạng thanh dọc theo hướng thứ hai DR2 giao với hướng thứ nhất DR1. Điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2 có thể được nối với đường nối thứ (1-1) CNL1_1 kéo dài dọc theo hướng thứ nhất DR1.

Điện cực phản xạ thứ hai REL2 có thể được bố trí giữa LED kiểu thanh thứ nhất LD1 và LED kiểu thanh thứ hai LD2 trên lớp nền SUB. Điện cực phản xạ thứ hai REL2 có thể được nối điện với đường nối thứ (2-1) CNL2_1 kéo dài dọc theo hướng thứ nhất DR1.

Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể được bố trí để tương ứng với các hình dạng của các vách ngăn thứ nhất PW1 và thứ hai PW2. Do đó, điện cực phản xạ thứ nhất REL1 có thể có độ dốc tương ứng với dốc của vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể có độ dốc tương ứng với dốc của vách ngăn thứ hai PW2.

Theo một phương án của sáng chế, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể được làm từ vật liệu dẫn điện có tính phản xạ không đổi. Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể cho phép các ánh sáng được phát ra từ cả hai phần đầu EP1 và EP2 của LED kiểu thanh LD để tiến về hướng (ví dụ, hướng phía trước) trong đó hình ảnh được hiển thị.

Cụ thể, vì các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có các hình dạng lần lượt tương ứng với các hình dạng của các vách ngăn thứ nhất PW1 và thứ hai PW2, nên các ánh sáng được phát ra từ cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD được phản xạ bởi các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, để tiến xa hơn về hướng phía trước. Do đó, hiệu quả của ánh sáng được phát ra từ LED kiểu thanh LD có thể được cải thiện.

Theo một phương án của sáng chế, các vách ngăn thứ nhất PW1 và thứ hai PW2 cùng với các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 được bố trí trên cùng của

các vách ngăn có thể dùng làm các bộ phận phản xạ để cải thiện hiệu quả của ánh sáng được phát ra từ mỗi trong số các LED kiểu thanh LD.

Điện cực bất kỳ trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể là điện cực anốt, và điện cực còn lại trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể là điện cực catốt. Theo một phương án của sáng chế, điện cực phản xạ thứ nhất REL1 có thể là điện cực anốt, và điện cực phản xạ thứ hai REL2 có thể là điện cực catốt.

Điện cực phản xạ thứ nhất REL1 và điện cực phản xạ thứ hai REL2 có thể được bố trí trên cùng mặt phẳng, và có thể có cùng chiều cao. Khi điện cực phản xạ thứ nhất REL1 và điện cực phản xạ thứ hai REL2 có cùng chiều cao, thì LED kiểu thanh LD có thể được nối với các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 một cách ổn định hơn.

Mặc dù trường hợp trong đó các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 được bố trí trực tiếp trên lớp nền SUB được minh họa nhằm thuận tiện cho phần mô tả, nhưng sáng chế không bị giới hạn ở đó. Ví dụ, thành phần để kích thích thiết bị phát quang theo cách ma trận bị động hoặc cách ma trận chủ động có thể còn được bố trí giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và lớp nền SUB.

Khi thiết bị phát quang được kích thích theo cách ma trận chủ động, thì các đường dữ liệu, lớp cách điện và/hoặc tranzito có thể được bố trí giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và lớp nền SUB.

Các đường dữ liệu có thể bao gồm đường quét, đường dữ liệu, đường dẫn điện và đường dẫn tương tự. Tranzito được nối với các đường dữ liệu, và có thể bao gồm điện cực cổng, lớp bán dẫn, điện cực nguồn và điện cực máng.

Một trong số các điện cực nguồn và máng của tranzito có thể được nối với điện cực phản xạ bất kỳ trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, và tín hiệu dữ liệu của đường dữ liệu có thể được đưa đến một trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 thông qua tranzito. Sẽ là rõ ràng rằng các đường dữ liệu, lớp cách điện và/hoặc tranzito có thể được bố trí theo các cấu hình và số lượng khác nhau.

Theo một phương án của sáng chế, điện cực phản xạ thứ nhất REL1 có thể được nối với đường nối thứ (1-1) CNL1_1. Đường nối thứ (1-1) CNL1_1 có thể được tạo ra liên khối với điện cực phản xạ thứ nhất REL1.

Đường nối thứ (1-1) CNL1_1 có thể được nối điện với tranzito thông qua lỗ tiếp xúc (không được thể hiện trên hình vẽ). Do đó, tín hiệu được cấp cho tranzito có thể được đưa đến điện cực phản xạ thứ nhất REL1 thông qua đường nối thứ (1-1) CNL1_1.

Điện cực phản xạ thứ hai REL2 có thể được nối với đường nối thứ (2-1) CNL2_1. Đường nối thứ (2-1) CNL2_1 có thể được tạo ra liền khối với điện cực phản xạ thứ hai REL2, và kéo dài dọc theo hướng thứ nhất DR1.

Khi thiết bị phát quang được kích thích theo cách ma trận chủ động, thì đường nối thứ (2-1) CNL2_1 có thể được nối điện với đường tín hiệu thông qua lỗ tiếp xúc (không được thể hiện trên hình vẽ). Do đó, điện áp của đường tín hiệu có thể được đặt vào điện cực phản xạ thứ hai REL2 thông qua đường nối thứ (2-1) CNL2_1. Ví dụ, khi điện áp kích thích thứ hai VSS được đặt vào đường tín hiệu, thì điện áp kích thích thứ hai VSS có thể được đặt vào điện cực phản xạ thứ hai REL2 thông qua đường nối thứ (2-1) CNL2_1.

Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và các đường nối thứ (1-1) CNL1_1 và thứ (2-1) CNL2_1 có thể được làm từ vật liệu dẫn điện. Vật liệu dẫn điện này có thể bao gồm kim loại chẳng hạn như Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr hoặc hợp kim bất kỳ của chúng, oxit dẫn điện chẳng hạn như indi thiếc oxit (ITO), indi kẽm oxit (IZO), kẽm oxit (ZnO) hoặc indi thiếc kẽm oxit (ITZO), polyme dẫn điện chẳng hạn như PEDOT và dạng tương tự.

Ngoài ra, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và các đường nối thứ (1-1) CNL1_1 và thứ (2-1) CNL2_1 có thể được tạo ra dưới dạng một lớp duy nhất. Tuy nhiên, sáng chế không bị giới hạn ở đó, và các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và các đường nối thứ (1-1) CNL1_1 và thứ (2-1) CNL2_1 có thể được tạo ra dưới dạng đa lớp trong đó hai hoặc nhiều hơn vật liệu trong số các kim loại, hợp kim, oxit dẫn điện và polyme dẫn điện được xếp chồng.

Tuy nhiên, các vật liệu của các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và các đường nối thứ (1-1) CNL1_1 và thứ (2-1) CNL2_1 không bị giới hạn ở các vật liệu được mô tả ở trên. Ví dụ, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và các đường nối thứ (1-1) CNL1_1 và thứ (2-1) CNL2_1 có thể được làm từ vật liệu dẫn điện có tính phản xạ không đối để cho phép các ánh sáng được phát ra từ cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD để tiến về hướng (ví dụ, hướng phía trước) trong đó hình ảnh được hiển thị.

Điện cực tiếp xúc thứ nhất CNE1 để nối điện và/hoặc vật lý một cách ổn định với điện cực phản xạ thứ nhất REL1 và phần đầu bất kỳ trong số cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD có thể được bố trí trên điện cực phản xạ thứ nhất REL1.

Điện cực tiếp xúc thứ nhất CNE1 có thể được làm từ vật liệu dẫn điện trong suốt sao cho ánh sáng được phát ra từ mỗi trong số các LED kiểu thanh LD và sau đó được phản xạ theo hướng phía trước bởi điện cực phản xạ thứ nhất REL1 có thể tiến về hướng phía trước mà không tổn hao. Ví dụ, vật liệu dẫn điện trong suốt có thể bao gồm bất kỳ trong số ITO, IZO, ITZO và vật liệu tương tự. Tuy nhiên, vật liệu của điện cực tiếp xúc thứ nhất CNE1 không bị giới hạn ở các vật liệu được mô tả ở trên.

Khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ nhất CNE1 có thể che điện cực phản xạ thứ nhất REL1 và chồng lên điện cực phản xạ thứ nhất REL1. Ngoài ra, điện cực tiếp xúc thứ nhất CNE1 có thể chồng một phần lên một trong số cả hai phần đầu EP1 và EP2 của mỗi LED kiểu thanh LD.

Theo một phương án của sáng chế, điện cực tiếp xúc thứ nhất CNE1 có thể bao gồm điện cực tiếp xúc thứ (1-1) CNE1_1 được bố trí trên điện cực phản xạ thứ (1-1) REL1_1 và điện cực tiếp xúc thứ (1-2) CNE1_2 được bố trí trên điện cực phản xạ thứ (1-2) REL1_2.

Khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ (1-1) CNE1_1 có thể chồng lên phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1 và điện cực phản xạ thứ (1-1) REL1_1. Ngoài ra, khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ (1-2) CNE1_2 có thể chồng lên phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 và điện cực phản xạ thứ (1-2) REL1_2.

Lớp cách điện thứ ba INS3 che điện cực tiếp xúc thứ nhất CNE1 có thể được bố trí trên điện cực tiếp xúc thứ nhất CNE1. Lớp cách điện thứ ba INS3 cho phép điện cực tiếp xúc thứ nhất CNE1 không được làm lộ ra phía bên ngoài, sao cho sự ăn mòn của điện cực tiếp xúc thứ nhất CNE1 có thể được ngăn ngừa.

Lớp cách điện thứ ba INS3 có thể là lớp cách điện vô cơ bao gồm vật liệu vô cơ hoặc lớp cách điện hữu cơ bao gồm vật liệu hữu cơ. Lớp cách điện thứ ba INS3 có thể được tạo ra dưới dạng một lớp duy nhất như được thể hiện trên hình vẽ. Tuy nhiên, sáng chế không bị giới hạn ở đó, và lớp cách điện thứ ba INS3 có thể được tạo ra dưới dạng đa lớp.

Khi lớp cách điện thứ ba INS3 được tạo ra dưới dạng đa lớp, thì lớp cách điện thứ ba INS3 có thể có cấu trúc trong đó các lớp cách điện vô cơ và các lớp cách điện hữu cơ được xếp chồng lần lượt. Ví dụ, lớp cách điện thứ ba INS3 có thể có cấu trúc trong đó lớp cách điện vô cơ thứ nhất, lớp cách điện hữu cơ, và lớp cách điện vô cơ thứ hai được xếp chồng tuần tự.

Điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trên điện cực phản xạ thứ hai REL2. Khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ hai CNE2 có thể che điện cực phản xạ thứ hai REL2 và chồng lên điện cực phản xạ thứ hai REL2. Ngoài ra, điện cực tiếp xúc thứ hai CNE2 có thể chồng lên mỗi trong số phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Điện cực tiếp xúc thứ hai CNE2 có thể được làm từ cùng vật liệu với điện cực tiếp xúc thứ nhất CNE1, nhưng sáng chế không bị giới hạn ở đó.

Lớp cách điện thứ tư INS4 che điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trên điện cực tiếp xúc thứ hai CNE2.

Lớp cách điện thứ tư INS4 cho phép điện cực tiếp xúc thứ hai CNE2 không được làm lộ ra phía bên ngoài, sao cho sự ăn mòn của điện cực tiếp xúc thứ hai CNE2 có thể được ngăn ngừa. Lớp cách điện thứ tư INS4 có thể được tạo kết cấu dưới dạng lớp cách điện bất kỳ trong số lớp cách điện vô cơ và lớp cách điện hữu cơ.

Lớp phủ OC có thể được bố trí trên lớp cách điện thứ tư INS4.

Lớp phủ OC có thể là lớp làm phẳng để giảm độ chênh lệch bước được tạo ra bởi các vách ngăn thứ nhất PW1 và thứ hai PW2, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các điện cực tiếp xúc thứ nhất CNE1 và thứ hai CNE2 và các bộ phận tương tự, được bố trí trên dưới cùng của các bộ phận trên. Ngoài ra, lớp phủ OC có thể là lớp vỏ bọc để ngăn khí oxy, hơi ẩm và dạng tương tự không thâm nhập vào các LED kiểu thanh LD.

Theo một số phương án, lớp phủ OC có thể được lược bỏ. Khi lớp phủ OC được lược bỏ, thì lớp cách điện thứ tư INS4 có thể dùng làm lớp vỏ bọc để ngăn khí oxy, hơi ẩm và dạng tương tự không thâm nhập vào các LED kiểu thanh LD.

Như được mô tả ở trên, phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1 có thể được nối với điện cực phản xạ thứ (1-1) REL1_1, và phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1 có thể được nối với một bên của điện cực phản xạ thứ hai REL2.

Ví dụ, lớp bán dẫn dẫn điện thứ nhất 11 của LED kiểu thanh thứ nhất LD1 có thể được nối với điện cực phản xạ thứ (1-1) REL1_1, và lớp bán dẫn dẫn điện thứ hai 13 của LED kiểu thanh thứ nhất LD1 có thể được nối với một bên của điện cực phản xạ thứ hai REL2.

Theo đó, các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13 của LED kiểu thanh thứ nhất LD1 có thể được đặt với điện áp định trước thông qua điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ hai REL2. Khi điện trường có điện áp định trước hoặc lớn hơn được đặt vào cả hai phần đầu EP1 và EP2 của LED kiểu thanh thứ nhất LD1, thì LED kiểu thanh thứ nhất LD1 phát ra ánh sáng trong khi các cặp điện tử - lỗ trống đang được kết hợp trong lớp hoạt động 12.

Ngoài ra, phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2 có thể được nối với bên còn lại của điện cực phản xạ thứ hai REL2, và phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 có thể được nối với điện cực phản xạ thứ (1-2) REL1_2. Ví dụ, lớp bán dẫn dẫn điện thứ nhất 11 của LED kiểu thanh thứ hai LD2 có thể được nối với điện cực phản xạ thứ (1-2) REL1_2, và lớp bán dẫn dẫn điện thứ hai 13 của LED kiểu thanh thứ hai LD2 có thể được nối với bên còn lại của điện cực phản xạ thứ hai REL2.

Theo đó, các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13 của LED kiểu thanh thứ hai LD2 có thể được đặt với điện áp định trước thông qua điện cực phản xạ thứ (1-2) REL1_2 và điện cực phản xạ thứ hai REL2. Khi điện trường có điện áp định trước hoặc lớn hơn được đặt vào cả hai phần đầu EP1 và EP2 của LED kiểu thanh thứ hai LD2, thì LED kiểu thanh thứ hai LD2 phát ra ánh sáng trong khi các cặp điện tử - lỗ trống đang được kết hợp trong lớp hoạt động 12.

Trong khi đó, mỗi khu vực phát quang đơn vị của thiết bị phát quang có thể còn bao gồm lớp bao thứ nhất CPL1, lớp bao thứ hai CPL2 và mẫu hình dẫn điện CP.

Lớp bao thứ nhất CPL1 có thể được bố trí trên điện cực phản xạ thứ nhất REL1. Lớp bao thứ nhất CPL1 có thể ngăn điện cực phản xạ thứ nhất REL1 không bị hư hại do hư hại hoặc lỗi tương tự, mà có thể xảy ra trong quá trình sản xuất thiết bị phát quang, và còn tăng cường độ kết dính giữa điện cực phản xạ thứ nhất REL1 và lớp nền SUB.

Lớp bao thứ nhất CPL1 có thể được làm từ vật liệu dẫn điện trong suốt, chẳng hạn như IZO, để giảm thiểu tổn hao của ánh sáng được phát ra từ mỗi trong số các LED kiểu thanh LD và sau đó được phản xạ theo hướng phía trước bởi điện cực phản xạ thứ nhất REL1.

Theo một phương án của sáng chế, lớp bao thứ nhất CPL1 có thể bao gồm lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2. Lớp bao thứ (1-1) CPL1_1 có thể được bố trí trên điện cực phản xạ thứ (1-1) REL1_1, và lớp bao thứ (1-2) CPL1_2 có thể được bố trí trên điện cực phản xạ thứ (1-2) REL1_2.

Lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2 có thể được nối với đường nối thứ (1-2) CNL1_2 kéo dài theo hướng thứ nhất DR1. Đường nối thứ (1-2) CNL1_2 có thể được tạo ra liền khối với lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2, và bao gồm cùng vật liệu với lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2.

Đường nối thứ (1-2) CNL1_2 có thể được bố trí trên đường nối thứ (1-1) CNL1_1, và chồng lên đường nối thứ (1-1) CNL1_1 khi được nhìn theo mặt phẳng. Đường nối thứ (1-1) CNL1_1 và đường nối thứ (1-2) CNL1_2 có thể cấu thành đường nối thứ nhất CNL1 ở khu vực phát quang đơn vị.

Lớp bao thứ hai CPL2 có thể được bố trí trên điện cực phản xạ thứ hai REL2. Lớp bao thứ hai CPL2 có thể ngăn điện cực phản xạ thứ hai REL2 không bị hư hại do hư hại hoặc lỗi tương tự, mà có thể xảy ra trong quá trình sản xuất thiết bị phát quang, và còn tăng cường độ kết dính giữa điện cực phản xạ thứ hai REL2 và lớp nền SUB.

Lớp bao thứ hai CPL2 có thể được bố trí ở cùng lớp với lớp bao thứ nhất CPL1, và bao gồm cùng vật liệu với lớp bao thứ nhất CPL1. Lớp bao thứ hai CPL2 có thể được nối với đường nối thứ (2-2) CNL2_2 kéo dài theo hướng thứ nhất DR1. Đường nối thứ (2-2) CNL2_2 có thể được tạo ra liền khối với lớp bao thứ hai CPL2, và bao gồm cùng vật liệu với lớp bao thứ hai CPL2.

Đường nối thứ (2-2) CNL2_2 có thể được bố trí trên đường nối thứ (2-1) CNL2_1, và chồng lên đường nối thứ (2-1) CNL2_1 khi được nhìn theo mặt phẳng. Đường nối thứ (2-1) CNL2_1 và đường nối thứ (2-2) CNL2_2 có thể cấu thành đường nối thứ hai CNL2 ở khu vực phát quang đơn vị.

Mẫu hình dẫn điện CP có thể được tạo ra dưới hình dạng bao quanh các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 ở khu vực phát quang đơn vị. Khi được nhìn theo mặt phẳng, thì mẫu hình dẫn điện CP có thể chồng một phần lên điện cực phản xạ thứ nhất REL1 và điện cực tiếp xúc thứ nhất CNE1.

Mẫu hình dẫn điện CP hoạt động để cho phép các LED kiểu thanh LD được căn

thẳng ở khu vực phát quang đơn vị. Nghĩa là, mẫu hình dẫn điện CP có thể cho phép các LED kiểu thanh LD không được căn thẳng ở khu vực không mong muốn, ví dụ, ở bên ngoài khu vực phát quang đơn vị.

Mẫu hình dẫn điện CP có thể triệt tiêu điện trường được tạo ra giữa hai khu vực phát quang đơn vị liền kề, để cho phép các LED kiểu thanh LD không được căn thẳng ở bên ngoài khu vực phát quang đơn vị tương ứng.

Mẫu hình dẫn điện CP có thể ở trạng thái nổi trong đó mẫu hình dẫn điện được cách điện, nhưng sáng chế không bị giới hạn ở đó.

Theo một phương án của sáng chế, mẫu hình dẫn điện CP có thể được bố trí trên điện cực phản xạ thứ nhất REL1 với lớp cách điện thứ nhất INS1 được bố trí xen giữa mẫu hình dẫn điện và điện cực phản xạ thứ nhất này. Điện cực tiếp xúc thứ nhất CNE1 có thể được bố trí trên mẫu hình dẫn điện CP.

Ở đây, cấu trúc của thiết bị phát quang theo một phương án của sáng chế sẽ được mô tả dọc theo thứ tự xếp chồng dựa vào Fig.3 và Fig.4.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được bố trí trên lớp nền SUB trên đó lớp chặn bảo vệ BRL được bố trí. Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được bố trí trên lớp chặn bảo vệ BRL để được đặt cách nhau xa ở khoảng cách nhất định.

Điện cực phản xạ thứ nhất REL1 có thể được bố trí trên vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể được bố trí trên vách ngăn thứ hai PW2. Mỗi trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể được bố trí trên cùng mặt phẳng với vách ngăn tương ứng, để có hình dạng tương ứng với hình dạng của vách ngăn tương ứng.

Lớp bao thứ nhất CPL1 có thể được bố trí trên điện cực phản xạ thứ nhất REL1, và lớp bao thứ hai CPL2 có thể được bố trí trên điện cực phản xạ thứ hai REL2.

Lớp cách điện thứ nhất INS1 có thể được bố trí trên lớp nền SUB bao gồm các lớp bao thứ nhất CPL1 và thứ hai CPL2. Lớp cách điện thứ nhất INS1 có thể chồng một phần lên của lớp bao thứ nhất CPL1, và có thể được bố trí giữa lớp nền SUB và một LED kiểu thanh LD.

Ở đây, nhằm thuận tiện cho phần mô tả, lớp cách điện thứ nhất INS1 được bố trí

giữa lớp nền SUB và một LED kiểu thanh LD có thể được gọi là “mẫu hình cách điện”.

Mẫu hình cách điện INS1 có thể làm đầy khoảng trống giữa lớp nền SUB và một LED kiểu thanh LD, đỡ một LED kiểu thanh LD một cách ổn định, và ngăn một LED kiểu thanh LD này không được tách rời.

Mẫu hình cách điện INS1 có thể che một phần đầu của lớp bao thứ nhất CPL1, và được đặt cách xa điện cực phản xạ thứ nhất REL1. Ngoài ra, mẫu hình cách điện INS1 có thể che một phần đầu của lớp bao thứ hai CPL2, và được đặt cách xa điện cực phản xạ thứ hai REL2.

Theo một phương án của sáng chế, lớp cách điện thứ nhất INS1 có thể là lớp cách điện vô cơ bao gồm vật liệu vô cơ hoặc lớp cách điện hữu cơ bao gồm vật liệu hữu cơ.

Lớp cách điện thứ nhất INS1 nằm dọc theo các lớp bao thứ nhất CPL1 và thứ hai CPL2 có thể che các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, nhờ đó bảo vệ các điện cực phản xạ thứ nhất REL1 và thứ hai REL2. Lớp cách điện thứ nhất INS1 có thể ngăn các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 không bị hư hại do hư hại hoặc lỗi tương tự, mà có thể xảy ra trong quá trình sản xuất thiết bị phát quang.

Mẫu hình dẫn điện CP có thể được bố trí trên lớp nền SUB bao gồm lớp cách điện thứ nhất INS1. Mẫu hình dẫn điện CP có thể được bố trí trên lớp bao thứ nhất CPL1 và điện cực phản xạ thứ nhất REL1 với lớp cách điện thứ nhất INS1 được bố trí xen giữa mẫu hình dẫn điện và lớp bao thứ nhất này.

Các LED kiểu thanh LD có thể được căn thẳng ở lớp nền SUB bao gồm mẫu hình dẫn điện CP. Các LED kiểu thanh LD này có thể được tự căn thẳng thông qua điện trường được tạo ra giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 để được bố trí trên mẫu hình cách điện thứ nhất INS1 giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2.

Lớp cách điện thứ hai INS2 che các phần của bề mặt phía trên của các LED kiểu thanh LD có thể được bố trí trên các LED kiểu thanh LD. Lớp cách điện thứ hai INS2 có thể là lớp cách điện vô cơ bao gồm vật liệu vô cơ hoặc lớp cách điện hữu cơ bao gồm vật liệu hữu cơ.

Điện cực tiếp xúc thứ nhất CNE1 có thể được bố trí trên lớp nền SUB trên đó lớp cách điện thứ hai INS2 được bố trí. Điện cực tiếp xúc thứ nhất CNE1 có thể che lớp bao

thứ nhất CPL1, và được nối điện với điện cực phản xạ thứ nhất REL1 thông qua lớp bao thứ nhất CPL1.

Theo một số phương án, khi lớp bao thứ nhất CPL1 được lược bỏ, thì điện cực tiếp xúc thứ nhất CNE1 có thể được bố trí trực tiếp trên điện cực phản xạ thứ nhất REL1 để được nối trực tiếp với điện cực phản xạ thứ nhất REL1.

Lớp cách điện thứ ba INS3 có thể được bố trí trên lớp nền SUB trên đó điện cực tiếp xúc thứ nhất CNE1 được bố trí. Lớp cách điện thứ ba INS3 có thể được bố trí trên lớp nền SUB để che điện cực tiếp xúc thứ nhất CNE1 và lớp cách điện thứ hai INS2.

Điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trên lớp nền SUB trên đó lớp cách điện thứ ba INS3 được bố trí. Điện cực tiếp xúc thứ hai CNE2 có thể che lớp bao thứ hai CPL2, và được nối với điện cực phản xạ thứ hai REL2 thông qua lớp bao thứ hai CPL2.

Theo một số phương án, khi lớp bao thứ hai CPL2 được lược bỏ, thì điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trực tiếp trên điện cực phản xạ thứ hai REL2 để được nối trực tiếp với điện cực phản xạ thứ hai REL2.

Lớp cách điện thứ tư INS4 có thể được bố trí trên lớp nền SUB trên đó điện cực tiếp xúc thứ hai CNE2 được bố trí.

Lớp phủ OC có thể được bố trí trên lớp cách điện thứ tư INS4.

Fig.5 minh họa thiết bị hiển thị theo một phương án của sáng chế, là hình chiếu bằng sơ lược của thiết bị hiển thị sử dụng LED kiểu thanh được thể hiện trên Fig.1 dưới dạng nguồn phát quang.

Dựa vào Fig.1 và Fig.5, thiết bị hiển thị theo sáng chế có thể bao gồm lớp nền SUB, các điểm ảnh PXL được bố trí trên lớp nền SUB này, bộ phận kích thích được bố trí trên lớp nền SUB và kích thích các điểm ảnh PXL, và bộ phận đường (không được thể hiện trên hình vẽ) nối các điểm ảnh PXL và bộ phận kích thích.

Lớp nền SUB có thể bao gồm khu vực hiển thị DA và khu vực không hiển thị NDA.

Khu vực hiển thị DA có thể là khu vực trong đó các điểm ảnh PXL để hiển thị hình ảnh được bố trí. Khu vực không hiển thị NDA có thể là khu vực trong đó bộ phận kích thích để kích thích các điểm ảnh PXL và một phần của bộ phận đường (không được thể hiện trên hình vẽ) để nối các điểm ảnh PXL và bộ phận kích thích được bố trí.

Khu vực hiển thị DA có thể có hình dạng bất kỳ trong số các hình dạng khác nhau. Ví dụ, khu vực hiển thị DA có thể được tạo ra theo hình dạng bất kỳ trong số các hình dạng khác nhau, chẳng hạn như đa giác kín bao gồm các cạnh tuyến tính, hình tròn, hình elip, v.v., bao gồm các cạnh cong, và hình bán nguyệt, hình bán elip, v.v., bao gồm các cạnh tuyến tính và cong.

Khi khu vực hiển thị DA bao gồm nhiều khu vực, thì mỗi khu vực này có thể còn được tạo ra theo hình dạng bất kỳ trong số các hình dạng khác nhau, chẳng hạn như đa giác kín bao gồm các cạnh tuyến tính, hình tròn, hình elip, v.v., bao gồm các cạnh cong, và hình bán nguyệt, hình bán elip, v.v., bao gồm các cạnh tuyến tính và cong. Ngoài ra, các vùng của các khu vực có thể là giống hoặc khác nhau.

Theo một phương án của sáng chế, trường hợp trong đó khu vực hiển thị DA được tạo ra dưới dạng một khu vực có hình tứ giác bao gồm các cạnh tuyến tính được mô tả làm một ví dụ.

Vùng không hiển thị NDA có thể được bố trí ở ít nhất một phía của vùng hiển thị DA. Theo một phương án của sáng chế, vùng không hiển thị NDA có thể bao quanh chu vi của khu vực hiển thị DA.

Các điểm ảnh PXL có thể được bố trí ở khu vực hiển thị DA trên lớp nền SUB. Mỗi trong số các điểm ảnh PXL là bộ phận nhỏ nhất để hiển thị hình ảnh, và có thể được bố trí theo số nhiều.

Mỗi điểm ảnh PXL có thể phát ra ánh sáng có màu sắc bất kỳ trong số màu đỏ, màu xanh lục và màu xanh da trời, nhưng sáng chế không bị giới hạn ở đó. Ví dụ, điểm ảnh PXL có thể phát ra ánh sáng có màu sắc bất kỳ trong số màu xanh lơ, màu đỏ thẫm, màu vàng và màu trắng.

Điểm ảnh PXL có thể được bố trí theo số nhiều để được bố trí dưới dạng ma trận dọc theo các hàng kéo dài theo hướng thứ nhất DR1 và các cột kéo dài theo hướng thứ hai DR2 giao với hướng thứ nhất DR1. Tuy nhiên, dạng bố trí của các điểm ảnh PXL không bị giới hạn cụ thể, và các điểm ảnh PXL có thể được bố trí dưới dạng bất kỳ trong số các dạng khác nhau.

Bộ phận kích thích cấp tín hiệu cho mỗi điểm ảnh PXL thông qua bộ phận đường, và theo đó, việc kích thích điểm ảnh PXL có thể được điều khiển. Trên Fig.5, bộ phận

đường được lược bỏ nhằm thuận tiện cho phần mô tả.

Bộ phận kích thích có thể bao gồm bộ kích thích quét SDV để cấp tín hiệu quét cho các điểm ảnh PXL thông qua các đường quét, bộ kích thích phát xạ EDV để cấp tín hiệu điều khiển phát xạ cho các điểm ảnh PXL thông qua các đường điều khiển phát xạ, bộ kích thích dữ liệu DDV để cấp tín hiệu dữ liệu cho các điểm ảnh PXL thông qua các đường dữ liệu và bộ điều khiển thời gian (không được thể hiện trên hình vẽ). Bộ điều khiển thời gian có thể điều khiển bộ kích thích quét SDV, bộ kích thích phát xạ EDV và bộ kích thích dữ liệu DDV.

Fig.6 là sơ đồ mạch tương đương minh họa một điểm ảnh trong số các điểm ảnh được thể hiện trên Fig.5. Trên Fig.6, điểm ảnh được nối với đường dữ liệu thứ j D_j , đường quét thứ $(i-1)$ S_{i-1} , đường quét thứ i S_i và đường quét thứ $(i+1)$ S_{i+1} được minh họa nhằm thuận tiện cho phần mô tả.

Dựa vào Fig.5 và Fig.6, điểm ảnh PXL theo một phương án của sáng chế có thể bao gồm LED kiểu thanh LD, các tranzito từ thứ nhất T1 đến thứ bảy T7 và tụ điện lưu trữ Cst.

Một phần đầu của LED kiểu thanh LD được nối với tranzito thứ nhất T1 qua tranzito thứ sáu T6, và phần đầu còn lại của LED kiểu thanh LD được nối với điện áp kích thích thứ hai VSS. LED kiểu thanh LD có thể tạo ra ánh sáng có độ sáng định trước tương ứng với độ lớn dòng điện được cấp từ tranzito thứ nhất T1.

Điện cực nguồn của tranzito thứ nhất (tranzito kích thích) T1 được nối với điện áp kích thích thứ nhất VDD qua tranzito thứ năm T5, và điện cực máng của tranzito thứ nhất T1 được nối với một phần đầu của LED kiểu thanh LD qua tranzito thứ sáu T6. Tranzito thứ nhất T1 điều khiển độ lớn dòng điện đi từ điện áp kích thích thứ nhất VDD đến điện áp kích thích thứ hai VSS qua LED kiểu thanh LD, tương ứng với điện áp của nút thứ nhất N1 mà là điện cực cổng của tranzito thứ nhất.

Tranzito thứ hai (tranzito chuyển mạch) T2 được nối giữa đường dữ liệu thứ j D_j và điện cực nguồn của tranzito thứ nhất T1. Ngoài ra, điện cực cổng của tranzito thứ hai T2 được nối với đường quét thứ i S_i . Tranzito thứ hai T2 được bật lên khi tín hiệu quét được cấp cho đường quét thứ i S_i , để nối điện đường dữ liệu thứ j D_j và điện cực nguồn của tranzito thứ nhất T1.

Tranzito thứ ba T3 được nối giữa điện cực máng của tranzito thứ nhất T1 và nút thứ

nhất N1. Ngoài ra, điện cực cổng của tranzito thứ ba T3 được nối với đường quét thứ i Si. Tranzito thứ ba T3 được bật lên khi tín hiệu quét được cấp cho đường quét thứ i Si, để nối điện cực máng của tranzito thứ nhất T1 và nút thứ nhất N1. Do đó, tranzito thứ nhất T1 được nối điôt khi tranzito thứ ba T3 được bật lên.

Tranzito thứ tư T4 được nối giữa nút thứ nhất N1 và nguồn điện khởi động Vint. Ngoài ra, điện cực cổng của tranzito thứ tư T4 được nối với đường quét thứ $(i-1)$ Si-1. Tranzito thứ tư T4 được bật lên khi tín hiệu quét được cấp cho đường quét thứ $(i-1)$ Si-1, để cấp điện áp của nguồn điện khởi động Vint cho nút thứ nhất N1. Nguồn điện khởi động Vint được thiết lập thành điện áp thấp hơn tín hiệu dữ liệu.

Tranzito thứ năm T5 được nối giữa điện áp kích thích thứ nhất VDD và điện cực nguồn của tranzito thứ nhất T1. Ngoài ra, điện cực cổng của tranzito thứ năm T5 được nối với đường điều khiển phát xạ thứ i Ei. Tranzito thứ năm T5 được tắt khi tín hiệu điều khiển phát xạ được cấp cho đường điều khiển phát xạ thứ i Ei, và được bật lên khi ngược lại.

Tranzito thứ sáu T6 được nối giữa điện cực máng của tranzito thứ nhất T1 và một phần đầu của LED kiểu thanh LD. Ngoài ra, điện cực cổng của tranzito thứ sáu T6 được nối với đường điều khiển phát xạ thứ i Ei. Tranzito thứ sáu T6 được tắt khi tín hiệu điều khiển phát xạ được cấp cho đường điều khiển phát xạ thứ i Ei, và được bật lên khi ngược lại.

Tranzito thứ bảy T7 được nối giữa nguồn điện khởi động Vint và một phần đầu của LED kiểu thanh LD. Ngoài ra, điện cực cổng của tranzito thứ bảy T7 được nối với đường quét thứ $(i+1)$ Si+1. Tranzito thứ bảy T7 được bật lên khi tín hiệu quét được cấp cho đường quét thứ $(i+1)$ Si+1, để cấp điện áp của nguồn điện khởi động Vint cho một phần đầu của LED kiểu thanh LD.

Tụ điện lưu trữ Cst được nối giữa điện áp kích thích thứ nhất VDD và nút thứ nhất N1. Tụ điện lưu trữ Cst lưu trữ điện áp tương ứng với tín hiệu dữ liệu và điện áp ngưỡng của tranzito thứ nhất T1.

Trong khi đó, khi LED kiểu thanh LD được căn thẳng ở điểm ảnh PXL, thì đường căn thẳng thứ nhất (không được thể hiện trên hình vẽ) được nối với nút thứ hai N2, và đường căn thẳng thứ hai (không được thể hiện trên hình vẽ) được nối với phần đầu còn lại của LED kiểu thanh LD.

Điện áp đất có thể được đặt vào đường căn thẳng thứ nhất, và điện áp AC có thể được đặt vào đường căn thẳng thứ hai. Khi các điện áp định trước có các mức điện áp khác nhau lần lượt được đặt vào các đường căn thẳng thứ nhất và thứ hai, thì điện trường có thể được tạo ra giữa nút thứ hai N2 và phần đầu còn lại của LED kiểu thanh LD. LED kiểu thanh LD có thể được căn thẳng ở khu vực mong muốn ở điểm ảnh PXL bởi điện trường.

Fig.7 là hình chiếu bằng được phóng to của khu vực EA1 trên Fig.5; và Fig.8 là hình chiếu mặt cắt ngang được cắt dọc theo đường II-II' trên Fig.7.

Trên Fig.7, trường hợp trong đó các LED kiểu thanh được bố trí theo hướng nằm ngang được minh họa nhằm thuận tiện cho phần mô tả, nhưng cách bố trí của các LED kiểu thanh không bị giới hạn ở đó.

Ngoài ra, trên Fig.7, sự minh họa về tranzito được nối với các LED kiểu thanh và các đường dữ liệu được nối với tranzito sẽ được lược bỏ nhằm thuận tiện cho phần mô tả.

Theo phương án hiện tại, các phần khác với các phần theo phương án được mô tả ở trên sẽ chủ yếu được mô tả để tránh sự dư thừa. Các phần không được mô tả một cách cụ thể đối với phương án hiện tại tham chiếu theo các phần theo phương án được mô tả ở trên. Ngoài ra, các số tham chiếu giống nhau tham chiếu đến các thành phần giống nhau, và các số tham chiếu tương tự tham chiếu đến các thành phần tương tự. Trên Fig.7 và Fig.8, khu vực phát quang đơn vị có thể là khu vực điểm ảnh được tạo ra ở một điểm ảnh.

Dựa vào các hình vẽ từ Fig.1 đến Fig.8, thiết bị hiển thị theo phương án của sáng chế có thể bao gồm lớp nền SUB trên đó các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 được bố trí. Mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 là khu vực điểm ảnh trong đó hình ảnh được hiển thị, và có thể là khu vực phát quang đơn vị mà ánh sáng được phát ra.

Mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể bao gồm lớp nền SUB, lớp mạch điểm ảnh PCL được bố trí trên lớp nền SUB và lớp thành phần hiển thị DPL được bố trí trên lớp mạch điểm ảnh PCL.

Lớp nền SUB có thể bao gồm vật liệu cách điện chẳng hạn như thủy tinh, polyme hữu cơ hoặc thạch anh. Lớp nền SUB có thể được làm từ vật liệu có tính mềm dẻo để có thể uốn hoặc gấp. Lớp nền SUB có thể có cấu trúc đơn hoặc đa lớp.

Lớp mạch điểm ảnh PCL có thể bao gồm lớp đệm BFL được bố trí trên lớp nền

SUB, các tranzito thứ nhất T1 và thứ hai T2 được bố trí trên lớp đệm BFL và đường điện áp kích thích DVL.

Lớp đệm BFL có thể ngăn tạp chất không được khuếch tán vào các tranzito thứ nhất T1 và thứ hai T2. Lớp đệm BFL có thể được tạo ra dưới dạng một lớp duy nhất, nhưng được tạo ra dưới dạng đa lớp bao gồm ít nhất hai lớp.

Khi lớp đệm BFL được tạo ra dưới dạng đa lớp, thì các lớp này có thể được tạo ra từ cùng vật liệu hoặc có thể được tạo ra từ các vật liệu khác nhau. Lớp đệm BFL có thể được lược bỏ theo vật liệu và các điều kiện xử lý của lớp nền SUB.

Tranzito thứ nhất T1 có thể là tranzito kích thích được nối điện với một số LED kiểu thanh trong số các LED kiểu thanh LD được bố trí ở lớp thành phần hiển thị DPL để kích thích LED kiểu thanh LD tương ứng, và tranzito thứ hai T2 có thể là tranzito chuyển mạch để chuyển mạch tranzito thứ nhất T1.

Mỗi trong số các tranzito thứ nhất T1 và thứ hai T2 có thể bao gồm lớp bán dẫn SCL, điện cực cổng GE và các đầu cuối thứ nhất EL1 và thứ hai EL2.

Lớp bán dẫn SCL có thể được bố trí trên lớp đệm BFL. Lớp bán dẫn SCL có thể bao gồm khu vực thứ nhất tiếp xúc với đầu cuối thứ nhất EL1 và khu vực thứ hai tiếp xúc với đầu cuối thứ hai EL2. Khu vực nằm giữa khu vực thứ nhất và khu vực thứ hai có thể là khu vực kênh. Theo một phương án của sáng chế, khu vực thứ nhất có thể một trong số khu vực nguồn và khu vực máng, và khu vực thứ hai có thể là khu vực còn lại trong số khu vực nguồn và khu vực máng.

Lớp bán dẫn SCL có thể là mẫu hình bán dẫn được làm từ silic đa tinh thể, silic vô định hình, chất bán dẫn oxit, v.v.. Khu vực kênh là mẫu hình bán dẫn không được pha tạp với tạp chất, và có thể là chất bán dẫn nội tại. Khu vực thứ nhất và khu vực thứ hai là các mẫu hình bán dẫn được pha tạp với tạp chất.

Điện cực cổng GE có thể được bố trí trên lớp bán dẫn SCL với lớp cách điện cổng GI được bố trí xen giữa điện cực cổng và lớp bán dẫn này.

Đầu cuối thứ nhất EL1 và đầu cuối thứ hai EL2 có thể tiếp xúc với khu vực thứ nhất và khu vực thứ hai của lớp bán dẫn SCL thông qua các lỗ tiếp xúc lần lượt xuyên qua lớp cách điện giữa các lớp ILD và lớp cách điện cổng GI.

Đường điện áp kích thích DVL có thể được bố trí trên lớp cách điện cổng GI để

được nối với mẫu hình cầu nối BRP thông qua lỗ tiếp xúc xuyên qua lớp cách điện giữa các lớp ILD.

Lớp bảo vệ PSV có thể được bố trí trên các tranzito thứ nhất T1 và thứ hai T2 và đường điện áp kích thích DVL.

Lớp thành phần hiển thị DPL của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể bao gồm các vách ngăn thứ nhất PW1 và thứ hai PW2, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các LED kiểu thanh LD và các điện cực tiếp xúc thứ nhất CNE1 và thứ hai CNE2, được bố trí trên lớp bảo vệ PSV.

Các LED kiểu thanh LD có thể bao gồm LED kiểu thanh thứ nhất LD1 và LED kiểu thanh thứ hai LD2. Mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể bao gồm lớp bán dẫn dẫn điện thứ nhất 11, lớp bán dẫn dẫn điện thứ hai 13 và lớp hoạt động 12 được bố trí xen giữa các lớp bán dẫn dẫn điện thứ nhất 11 và thứ hai 13. Ngoài ra, mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể bao gồm phần đầu thứ nhất EP1 và phần đầu thứ hai EP2 dọc theo hướng chiều dài của LED kiểu thanh này.

Các phần đầu thứ nhất EP1 và thứ hai EP2 của mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể được làm lộ ra phía bên ngoài bởi lớp cách điện thứ hai INS2 che một phần của bề mặt phía trên của mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2.

Mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể phát ra ánh sáng có màu sắc và/hoặc ánh sáng trắng.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được đặt cách nhau xa trên lớp bảo vệ PSV. Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể có dạng hình thang có các bề mặt bên nghiêng ở góc định trước, nhưng sáng chế không bị giới hạn ở đó.

Khi được nhìn theo mặt phẳng, thì vách ngăn thứ nhất PW1 có thể bao gồm vách ngăn thứ (1-1) PW1_1 và vách ngăn thứ (1-2) PW1_2, được đặt cách nhau xa ở khoảng cách nhất định với vách ngăn thứ hai PW2 được bố trí xen giữa các vách ngăn này.

Điện cực phản xạ thứ nhất REL1 có thể được bố trí trên vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể được bố trí trên vách ngăn thứ hai PW2. Điện cực phản xạ thứ nhất REL1 có thể có hình dạng tương ứng với hình dạng của vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể có hình dạng tương ứng với hình dạng

của vách ngăn thứ hai PW2.

Điện cực phản xạ thứ nhất REL1 có thể bao gồm điện cực phản xạ thứ (1-1) REL1_1 được bố trí trên vách ngăn thứ (1-1) PW1_1 và điện cực phản xạ thứ (1-2) REL1_2 được bố trí trên vách ngăn thứ (1-2) PW1_2. Điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2 có thể được nối với đường nối thứ (1-1) CNL1_1 kéo dài theo hướng thứ nhất DR1.

Điện cực phản xạ thứ (1-1) REL1_1 có thể được bố trí liền kề với phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1, và điện cực phản xạ thứ (1-2) REL1_2 có thể được bố trí liền kề với phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1. Khi được nhìn theo mặt phẳng, thì điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2 có thể được đặt cách nhau xa ở khoảng cách nhất định với điện cực phản xạ thứ hai REL2 được bố trí xen giữa các điện cực này.

Điện cực phản xạ thứ hai REL2 có thể được bố trí trên vách ngăn thứ hai PW2, và được bố trí giữa LED kiểu thanh thứ nhất LD1 và LED kiểu thanh thứ hai LD2 khi được nhìn theo mặt phẳng.

Một bên của điện cực phản xạ thứ hai REL2 có thể được bố trí liền kề với phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1, và bên còn lại của điện cực phản xạ thứ hai REL2 có thể được bố trí liền kề với phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Điện cực phản xạ thứ hai REL2 có thể được nối với đường nối thứ (2-1) CNL2_1 kéo dài theo hướng thứ nhất DR1.

Theo một phương án của sáng chế, đường nối thứ (1-1) CNL1_1 có thể là đường để đặt điện áp vào điện cực phản xạ thứ nhất REL1 trong sự căn thẳng của LED kiểu thanh LD tương ứng. Đường nối thứ (2-1) CNL2_1 có thể là đường để đặt điện áp vào điện cực phản xạ thứ hai REL2 trong sự căn thẳng của LED kiểu thanh LD tương ứng.

Theo một phương án của sáng chế, điện cực phản xạ thứ nhất REL1 và đường nối thứ (1-1) CNL1_1 có thể được tạo ra nguyên khối, và điện cực phản xạ thứ hai REL2 và đường nối thứ (2-1) CNL2_1 có thể được tạo ra nguyên khối.

Điện cực tiếp xúc thứ nhất CNE1 để nối điện và/hoặc vật lý một cách ổn định với điện cực phản xạ thứ nhất REL1 và các LED kiểu thanh LD có thể được bố trí trên điện

cực phản xạ thứ nhất REL1.

Điện cực tiếp xúc thứ nhất CNE1 có thể bao gồm điện cực tiếp xúc thứ (1-1) CNE1_1 được bố trí trên điện cực phản xạ thứ (1-1) REL1_1 và điện cực tiếp xúc thứ (1-2) CNE1_2 được bố trí trên điện cực phản xạ thứ (1-2) REL1_2.

Điện cực tiếp xúc thứ (1-1) CNE1_1 có thể tiếp xúc thuận trở với mỗi trong số phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1 và điện cực phản xạ thứ (1-1) REL1_1. Điện cực tiếp xúc thứ (1-2) CNE1_2 có thể tiếp xúc thuận trở với mỗi trong số phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 và điện cực phản xạ thứ (1-2) REL1_2.

Lớp cách điện thứ ba INS3 có thể được bố trí trên điện cực tiếp xúc thứ nhất CNE1. Lớp cách điện thứ ba INS3 có thể che điện cực tiếp xúc thứ nhất CNE1 được bố trí trên dưới cùng của lớp cách điện thứ ba để không được làm lộ ra phía bên ngoài.

Điện cực tiếp xúc thứ hai CNE2 để nối điện và/hoặc vật lý một cách ổn định với điện cực phản xạ thứ hai REL2 và các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể được bố trí trên điện cực phản xạ thứ hai REL2.

Một bên của điện cực tiếp xúc thứ hai CNE2 có thể tiếp xúc thuận trở với mỗi trong số một bên của điện cực phản xạ thứ hai REL2 và phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1. Bên còn lại của điện cực tiếp xúc thứ hai CNE2 có thể tiếp xúc thuận trở với mỗi trong số bên còn lại của điện cực phản xạ thứ hai REL2 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Lớp cách điện thứ tư INS4 có thể được bố trí trên điện cực tiếp xúc thứ hai CNE2. Lớp cách điện thứ tư INS4 có thể che điện cực tiếp xúc thứ hai CNE2 được bố trí trên dưới cùng của lớp cách điện thứ tư không được làm lộ ra phía bên ngoài.

Lớp phủ OC có thể được bố trí trên lớp cách điện thứ tư INS4.

Trong khi đó, lớp thành phần hiển thị DPL của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể còn bao gồm lớp bao thứ nhất CPL1, lớp bao thứ hai CPL2 và mẫu hình dẫn điện CP.

Lớp bao thứ nhất CPL1 có thể được bố trí trên điện cực phản xạ thứ nhất REL1. Lớp bao thứ nhất CPL1 có thể bao gồm lớp bao thứ (1-1) CPL1_1 được bố trí trên điện cực phản xạ thứ (1-1) REL1_1 và lớp bao thứ (1-2) CPL1_2 được bố trí trên điện cực phản xạ thứ (1-2) REL1_2.

Lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2 có thể được nối với đường nối thứ (1-2) CNL1_2 kéo dài theo hướng thứ nhất DR1.

Đường nối thứ (1-2) CNL1_2 có thể được bố trí trên đường nối thứ (1-1) CNL1_1, và chồng lên đường nối thứ (1-1) CNL1_1 khi được nhìn theo mặt phẳng. Do đó, đường nối thứ (1-2) CNL1_2 cùng với đường nối thứ (1-1) CNL1_1 có thể cấu thành đường nối thứ nhất CNL1 của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3.

Đường nối thứ nhất CNL1 có thể được nối điện với lớp mạch điểm ảnh PCL của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 thông qua lỗ tiếp xúc CH.

Lớp bao thứ hai CPL2 có thể được bố trí trên điện cực phản xạ thứ hai REL2. Lớp bao thứ hai CPL2 có thể được nối với đường nối thứ (2-2) CNL2_2 kéo dài theo hướng thứ nhất DR1.

Đường nối thứ (2-2) CNL2_2 có thể được bố trí trên đường nối thứ (2-1) CNL2_1, và chồng lên đường nối thứ (2-1) CNL2_1 khi được nhìn theo mặt phẳng. Do đó, đường nối thứ (2-2) CNL2_2 cùng với đường nối thứ (2-1) CNL2_1 có thể cấu thành đường nối thứ hai CNL2.

Mẫu hình dẫn điện CP có thể được tạo ra dưới hình dạng bao quanh các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 ở khu vực phát quang đơn vị của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3.

Mẫu hình dẫn điện CP của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 hoạt động để cho phép các LED kiểu thanh LD được căn thẳng ở khu vực phát quang đơn vị của điểm ảnh PXL tương ứng. Nghĩa là, mẫu hình dẫn điện CP của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể cho phép các LED kiểu thanh LD không được căn thẳng ở bên ngoài khu vực phát quang đơn vị của điểm ảnh PXL tương ứng.

Ví dụ, mẫu hình dẫn điện CP của điểm ảnh thứ hai PXL2 có thể triệt tiêu điện trường được tạo ra giữa điện cực phản xạ thứ (1-1) REL1_1 của điểm ảnh thứ hai PXL2 và điện cực phản xạ thứ (1-2) REL1_2 của điểm ảnh thứ nhất PXL1 liền kề với điểm ảnh thứ hai PXL2. Do đó, các LED kiểu thanh LD có thể không được căn thẳng giữa điểm ảnh thứ nhất PXL1 và điểm ảnh thứ hai PXL2.

Ngoài ra, mẫu hình dẫn điện CP của điểm ảnh thứ hai PXL2 có thể triệt tiêu điện

trường được tạo ra giữa điện cực phản xạ thứ (1-2) REL1_2 của điểm ảnh thứ hai PXL2 và điện cực phản xạ thứ (1-1) REL1_1 của điểm ảnh thứ ba PXL3 liền kề với điểm ảnh thứ hai PXL2. Do đó, các LED kiểu thanh LD có thể không được căn thẳng giữa điểm ảnh thứ hai PXL2 và điểm ảnh thứ ba PXL3.

Mẫu hình dẫn điện CP của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể ở trạng thái nổi trong đó mẫu hình dẫn điện được cách điện, nhưng sáng chế không bị giới hạn ở đó.

Ở đây, cấu trúc của thiết bị phát quang theo một phương án của sáng chế sẽ được mô tả dọc theo thứ tự xếp chồng dựa vào Fig.7 và Fig.8.

Lớp đệm BFL có thể được bố trí trên lớp nền SUB.

Lớp bán dẫn SCL của mỗi trong số các tranzito thứ nhất T1 và thứ hai T2 có thể được bố trí trên lớp đệm BFL.

Lớp cách điện cổng GI có thể được bố trí trên lớp nền SUB trên đó lớp bán dẫn SCL được bố trí.

Điện cực cổng GE của mỗi trong số các tranzito thứ nhất T1 và thứ hai T2 và đường điện áp kích thích DVL có thể được bố trí trên lớp cách điện cổng GI. Điện áp kích thích thứ hai VSS có thể được đặt vào đường điện áp kích thích DVL.

Lớp cách điện giữa các lớp ILD có thể được bố trí trên lớp nền SUB trên đó điện cực cổng GE và thành phần tương tự được bố trí.

Các đầu cuối thứ nhất EL1 và thứ hai EL2 của mỗi trong số các tranzito thứ nhất T1 và thứ hai T2 và mẫu hình cầu nối BRP có thể được bố trí trên lớp cách điện giữa các lớp ILD.

Các đầu cuối thứ nhất EL1 và thứ hai EL2 là các điện cực khác nhau. Ví dụ, khi đầu cuối thứ nhất EL1 là điện cực máng, thì đầu cuối thứ hai EL2 có thể là điện cực nguồn.

Mẫu hình cầu nối BRP có thể được nối điện với đường điện áp kích thích DVL thông qua lỗ tiếp xúc xuyên qua lớp cách điện giữa các lớp ILD.

Lớp bảo vệ PSV có thể được bố trí trên lớp nền SUB trên đó mẫu hình cầu nối BRP và thành phần tương tự được bố trí. Lớp bảo vệ PSV có thể bao gồm lỗ tiếp xúc làm lộ ra đầu cuối thứ nhất EL1 của tranzito thứ nhất T1 và lỗ tiếp xúc làm lộ ra mẫu hình cầu nối

BRP.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được bố trí trên lớp bảo vệ PSV. Các vách ngăn thứ nhất PW1 và thứ hai PW2 này có thể được đặt cách nhau xa ở khoảng cách nhất định trên lớp bảo vệ PSV.

Điện cực phản xạ thứ (1-1) REL1_1, điện cực phản xạ thứ (1-2) REL1_2, điện cực phản xạ thứ hai REL2, đường nối thứ (1-1) CNL1_1 và đường nối thứ (2-1) CNL2_1 có thể được bố trí trên lớp nền SUB trên đó các vách ngăn thứ nhất PW1 và thứ hai PW2 và thành phần tương tự được bố trí.

Điện cực phản xạ thứ (1-1) REL1_1, điện cực phản xạ thứ (1-2) REL1_2, và điện cực phản xạ thứ hai REL2 có thể được đặt cách nhau xa ở khoảng cách nhất định trên lớp nền SUB.

Điện cực phản xạ thứ (1-1) REL1_1 có thể được nối với đầu cuối thứ nhất EL1 của tranzito thứ nhất T1 thông qua lỗ tiếp xúc của lớp bảo vệ PSV, mà làm lộ ra đầu cuối thứ nhất EL1 của tranzito thứ nhất T1. Do đó, điện áp được đặt vào đầu cuối thứ nhất EL1 của tranzito thứ nhất T1 có thể được đặt vào điện cực phản xạ thứ (1-1) REL1_1.

Điện cực phản xạ thứ hai REL2 có thể được nối với mẫu hình cầu nối BRP thông qua lỗ tiếp xúc của lớp bảo vệ PSV, mà làm lộ ra mẫu hình cầu nối BRP. Do đó, điện áp kích thích thứ hai VSS của đường điện áp kích thích DVL có thể được đặt vào điện cực phản xạ thứ hai REL2 thông qua mẫu hình cầu nối BRP.

Lớp bao thứ (1-1) CPL1_1, lớp bao thứ (1-2) CPL1_2, lớp bao thứ hai CPL2, đường nối thứ (1-2) CNL1_2 và đường nối thứ (2-2) CNL2_2 có thể được bố trí trên lớp nền SUB trên đó điện cực phản xạ thứ (1-1) REL1_1 và thành phần tương tự được bố trí.

Lớp cách điện thứ nhất INS1 có thể được bố trí trên lớp nền SUB trên đó lớp bao thứ (1-1) CPL1_1 và thành phần tương tự được bố trí. Lớp cách điện thứ nhất INS1 có thể chồng một phần lên của lớp bao thứ nhất CPL1 của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 để che phần lớp bao thứ nhất CPL1. Ngoài ra, lớp cách điện thứ nhất INS1 có thể được bố trí giữa lớp nền SUB và một LED kiểu thanh LD trong mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3.

Mẫu hình cách điện INS1 được bố trí giữa lớp nền SUB và một LED kiểu thanh LD có thể đỡ một LED kiểu thanh LD một cách ổn định, và ngăn một LED kiểu thanh LD này

không được tách rời.

Mẫu hình dẫn điện CP có thể được bố trí trên lớp nền SUB trên đó lớp cách điện thứ nhất INS1 được bố trí. Mẫu hình dẫn điện CP này có thể chồng một phần lên điện cực phản xạ thứ nhất REL1 của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3.

Các LED kiểu thanh LD có thể được căn thẳng ở lớp nền SUB trên đó mẫu hình dẫn điện CP được bố trí. Các LED kiểu thanh LD này có thể được tự căn thẳng thông qua điện trường được tạo ra giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 để được bố trí giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 của điểm ảnh PXL tương ứng.

Lớp cách điện thứ hai INS2 che một phần của bề mặt phía trên của mỗi trong số các LED kiểu thanh LD có thể được bố trí trên lớp nền SUB trên đó các LED kiểu thanh LD được bố trí.

Điện cực tiếp xúc thứ (1-1) CNE1_1 và điện cực tiếp xúc thứ (1-2) CNE1_2 có thể được bố trí trên lớp nền SUB trên đó lớp cách điện thứ hai INS2 được bố trí.

Điện cực tiếp xúc thứ (1-1) CNE1_1 có thể được bố trí trên điện cực phản xạ thứ (1-1) REL1_1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1 để được nối điện với mỗi trong số điện cực phản xạ thứ (1-1) REL1_1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1.

Do đó, phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1 có thể được nối với điện cực phản xạ thứ (1-1) REL1_1. Điện cực phản xạ thứ (1-1) REL1_1 được nối với tranzito thứ nhất T1 của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3, và vì thế điện áp được đặt vào tranzito thứ nhất T1 có thể được đặt cuối cùng vào phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1.

Điện cực tiếp xúc thứ (1-2) CNE1_2 có thể được bố trí trên điện cực phản xạ thứ (1-2) REL1_2 và phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 để được nối điện với mỗi trong số điện cực phản xạ thứ (1-2) REL1_2 và phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2.

Do đó, phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 có thể được nối với điện cực phản xạ thứ (1-2) REL1_2. Điện cực phản xạ thứ (1-2) REL1_2 có thể được nối điện với đường tín hiệu (không được thể hiện trên hình vẽ) được bố trí ở lớp mạch điểm

ảnh PCL của điểm ảnh PXL tương ứng. Do đó, điện áp được đặt vào đường tín hiệu có thể được đặt vào phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 thông qua điện cực phản xạ thứ (1-2) REL1_2.

Lớp cách điện thứ ba INS3 có thể được bố trí trên lớp nền SUB trên đó điện cực tiếp xúc thứ (1-1) CNE1_1 và điện cực tiếp xúc thứ (1-2) CNE1_2 được bố trí.

Điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trên lớp nền SUB trên đó lớp cách điện thứ ba INS3 được bố trí.

Điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trên điện cực phản xạ thứ hai REL2, phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Một bên của điện cực tiếp xúc thứ hai CNE2 có thể được nối điện với mỗi trong số một bên của điện cực phản xạ thứ hai REL2 và phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1.

Do đó, phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1 có thể được nối điện với một bên của điện cực phản xạ thứ hai REL2. Điện cực phản xạ thứ hai REL2 được nối với đường điện áp kích thích DVL, và vì thế điện áp kích thích thứ hai VSS được đặt vào đường điện áp kích thích DVL có thể được đặt cuối cùng vào phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1.

Kết quả là, điện trường có điện áp định trước hoặc lớn hơn được đặt vào mỗi trong số các phần đầu thứ nhất EP1 và thứ hai EP2 của LED kiểu thanh thứ nhất LD1, sao cho LED kiểu thanh thứ nhất LD1 phát ra ánh sáng.

Ngoài ra, bên còn lại của điện cực tiếp xúc thứ hai CNE2 có thể được nối điện với mỗi trong số bên còn lại của điện cực phản xạ thứ hai REL2 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Do đó, phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2 có thể được nối điện với bên còn lại của điện cực phản xạ thứ hai REL2. Điện cực phản xạ thứ hai REL2 được nối với đường điện áp kích thích DVL, và vì thế điện áp kích thích thứ hai VSS được đặt vào đường điện áp kích thích DVL có thể được đặt cuối cùng vào phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Kết quả là, điện trường có điện áp định trước hoặc lớn hơn được đặt vào mỗi trong

số các phần đầu thứ nhất EP1 và thứ hai EP2 của LED kiểu thanh thứ hai LD2, sao cho LED kiểu thanh thứ hai LD2 phát ra ánh sáng.

Lớp cách điện thứ tư INS4 và lớp phủ OC có thể được bố trí trên lớp nền SUB trên đó điện cực tiếp xúc thứ hai CNE2 được bố trí.

Như được mô tả ở trên, trong thiết bị hiển thị theo một phương án của sáng chế, các LED kiểu thanh LD được căn thẳng trong chỉ khu vực phát quang đơn vị của điểm ảnh PXL tương ứng, nhờ sử dụng mẫu hình dẫn điện CP. Do đó, các LED kiểu thanh LD có thể được ngăn không được căn thẳng ở khu vực không mong muốn.

Ngoài ra, trong thiết bị hiển thị theo một phương án của sáng chế, lớp cách điện thứ nhất INS1 được bố trí giữa lớp nền SUB và một LED kiểu thanh LD ở khu vực phát quang đơn vị của điểm ảnh PXL tương ứng, để đỡ một LED kiểu thanh LD một cách ổn định. Do đó, có thể ngăn một LED kiểu thanh LD không được tách rời.

Ngoài ra, trong thiết bị hiển thị theo một phương án của sáng chế, các lớp bao thứ nhất CPL1 và thứ hai CPL2 lần lượt được bố trí trên các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 ở khu vực phát quang đơn vị của điểm ảnh PXL tương ứng, để bảo vệ các điện cực phản xạ thứ nhất REL1 và thứ hai REL2. Do đó, độ dính kết giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 và lớp nền SUB có thể còn được cải thiện.

Trong thiết bị hiển thị theo một phương án của sáng chế, điện cực tiếp xúc thứ nhất CNE1 và điện cực tiếp xúc thứ hai CNE2 có thể được bố trí trên các lớp khác nhau ở khu vực phát quang đơn vị của điểm ảnh PXL tương ứng.

Do đó, quy trình nối một trong số cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD với điện cực phản xạ thứ nhất REL1 có thể được thực hiện trước tiên, và quy trình nối phần đầu còn lại trong số cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD với điện cực phản xạ thứ hai REL2 có thể được thực hiện sau đó. Nghĩa là, quy trình nối điện các điện cực phản xạ lần lượt tương ứng với cả hai phần đầu EP1 và EP2 của mỗi LED kiểu thanh LD có thể được tách rời.

Theo đó, trong thiết bị hiển thị theo một phương án của sáng chế, cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD và các điện cực phản xạ tương ứng với đó tiếp xúc ổn định với nhau, sao cho hư hại tiếp xúc của các LED kiểu thanh LD có thể được giảm thiểu.

Fig.9A đến Fig.9H là các hình chiếu bằng sơ lược minh họa tuần tự phương pháp sản xuất thiết bị hiển thị bao gồm các khu vực phát quang đơn vị.

Trên các hình vẽ từ Fig.9A đến Fig.9H, sự minh họa về lớp mạch điểm ảnh và các đường dữ liệu được nối với lớp mạch điểm ảnh sẽ được lược bỏ nhằm thuận tiện cho phần mô tả. Ngoài ra, trên các hình vẽ từ Fig.9A đến Fig.9H, trường hợp trong đó các LED kiểu thanh được bố trí theo hướng nằm ngang được minh họa nhằm thuận tiện cho phần mô tả, nhưng cách bố trí của các LED kiểu thanh không bị giới hạn ở đó.

Ngoài ra, trên các hình vẽ từ Fig.9A đến Fig.9H, trường hợp trong đó ba điểm ảnh được bố trí ở khu vực hiển thị của lớp nền được minh họa nhằm thuận tiện cho phần mô tả, nhưng ba hoặc nhiều hơn ba điểm ảnh thực ra được bố trí ở khu vực hiển thị của lớp nền.

Dựa vào các hình vẽ từ Fig.1 đến Fig.9A, các vách ngăn thứ nhất PW1 và thứ hai PW2 kéo dài theo hướng thứ hai DR2 được tạo ra ở lớp nền SUB.

Lớp nền SUB có thể bao gồm khu vực hiển thị DA và khu vực không hiển thị NDA. Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được bố trí ở khu vực hiển thị DA của lớp nền SUB.

Vách ngăn thứ nhất PW1 có thể bao gồm vách ngăn thứ (1-1) PW1_1 và vách ngăn thứ (1-2) PW1_2, được đặt cách nhau xa ở khoảng cách nhất định trên lớp nền SUB với vách ngăn thứ hai PW2 được bố trí xen giữa các vách ngăn này.

Lớp mạch điểm ảnh PCL có thể được bố trí trên dưới cùng của lớp nền SUB. Lỗ tiếp xúc CH để nối điện lớp nền SUB với lớp mạch điểm ảnh PCL có thể được bố trí ở khu vực hiển thị DA của lớp nền SUB.

Tiếp theo, dựa vào các hình vẽ từ Fig.1 đến Fig.9B, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, lớp kim loại thứ (1-1) MTL1_1, lớp kim loại thứ (2-1) MTL2_1, đường căn thẳng thứ nhất ARL1 và đường căn thẳng thứ hai ARL2 được tạo ra ở lớp nền SUB trên đó các vách ngăn thứ nhất PW1 và thứ hai PW2 được bố trí.

Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, lớp kim loại thứ (1-1) MTL1_1 và lớp kim loại thứ (2-1) MTL2_1 có thể được bố trí ở khu vực hiển thị DA của lớp nền SUB. Các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 có thể được bố trí ở khu vực không hiển thị NDA của lớp nền SUB.

Theo một phương án của sáng chế, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các lớp kim loại thứ (1-1) MTL1_1 và thứ (2-1) MTL2_1 và các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 có thể được bố trí trên cùng mặt phẳng. Nghĩa là, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các lớp kim loại thứ (1-1) MTL1_1 và thứ (2-1) MTL2_1 và các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 có thể được bố trí ở cùng lớp.

Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các lớp kim loại thứ (1-1) MTL1_1 và thứ (2-1) MTL2_1 và các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 có thể bao gồm cùng vật liệu. Ví dụ, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các lớp kim loại thứ (1-1) MTL1_1 và thứ (2-1) MTL2_1 và các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 có thể bao gồm vật liệu dẫn điện có tính phản xạ không đổi.

Điện cực phản xạ thứ nhất REL1, lớp kim loại thứ (1-1) MTL1_1 và đường căn thẳng thứ nhất ARL1 có thể được tạo ra nguyên khối để được nối điện và vật lý với nhau. Ngoài ra, điện cực phản xạ thứ hai REL2, lớp kim loại thứ (2-1) MTL2_1 và đường căn thẳng thứ hai ARL2 có thể được tạo ra nguyên khối để được nối điện và vật lý với nhau.

Khi được nhìn theo mặt phẳng, thì lớp kim loại thứ (1-1) MTL1_1 và lớp kim loại thứ (2-1) MTL2_1 có thể kéo dài dọc theo hướng thứ nhất DR1 giao với hướng thứ hai DR2. Đường căn thẳng thứ nhất ARL1 và đường căn thẳng thứ hai ARL2 có thể kéo dài dọc theo hướng thứ hai DR2.

Điện cực phản xạ thứ nhất REL1 được nối với lớp kim loại thứ (1-1) MTL1_1 có thể bao gồm điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2, phân nhánh đến một phía và phía còn lại của điện cực phản xạ thứ hai REL2.

Do đó, các điện cực phản xạ thứ (1-1) REL1_1 và thứ (1-2) REL1_2 và điện cực phản xạ thứ hai REL2 có thể được bố trí lần lượt ở lớp nền SUB. Cụ thể, khi được nhìn theo mặt phẳng, thì điện cực phản xạ thứ hai REL2 có thể được bố trí giữa điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ (1-2) REL1_2.

Điện cực phản xạ thứ (1-1) REL1_1 có thể chồng lên vách ngăn thứ (1-1) PW1_1, điện cực phản xạ thứ (1-2) REL1_2 có thể chồng lên vách ngăn thứ (1-2) PW1_2, và điện cực phản xạ thứ hai REL2 có thể chồng lên vách ngăn thứ hai PW2.

Theo một phương án của sáng chế, một điện cực phản xạ thứ (1-1) REL1_1, một

điện cực phản xạ thứ (1-2) REL1_2, và một điện cực phản xạ thứ hai REL2 được bố trí giữa các điện cực phản xạ thứ (1-1) REL1_1 và thứ (1-2) REL1_2 có thể thực hiện khu vực phát quang đơn vị của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 trên lớp nền SUB. Nghĩa là, mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể bao gồm khu vực phát quang đơn vị.

Theo một phương án của sáng chế, điện cực phản xạ thứ nhất REL1 có thể là điện cực anốt, và điện cực phản xạ thứ hai REL2 có thể là điện cực catốt. Điện cực phản xạ thứ nhất REL1 dưới dạng điện cực anốt có thể được nối điện và vật lý với đường căn thẳng thứ nhất ARL1, và điện cực phản xạ thứ hai REL2 dưới dạng điện cực catốt có thể được nối điện và vật lý với đường căn thẳng thứ hai ARL2.

Lớp kim loại thứ (1-1) MTL1_1 và lớp kim loại thứ (2-1) MTL2_1 có thể được tạo ra chung cho các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3.

Do đó, điện cực phản xạ thứ nhất REL1 được bố trí ở khu vực phát quang đơn vị của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể được nối với điện cực phản xạ thứ nhất REL1 được bố trí ở khu vực phát quang đơn vị của điểm ảnh liền kề thông qua lớp kim loại thứ (1-1) MTL1_1. Ngoài ra, điện cực phản xạ thứ hai REL2 được bố trí ở khu vực phát quang đơn vị của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3 có thể được nối với điện cực phản xạ thứ hai REL2 được bố trí ở khu vực phát quang đơn vị của điểm ảnh liền kề thông qua lớp kim loại thứ (2-1) MTL2_1.

Tiếp theo, dựa vào các hình vẽ từ Fig.1 đến Fig.9C, lớp bao thứ nhất CPL1, lớp bao thứ hai CPL2, lớp kim loại thứ (1-2) MTL1_2 và lớp kim loại thứ (2-2) MTL2_2 được tạo ra ở khu vực hiển thị DA của lớp nền SUB trên đó điện cực phản xạ thứ nhất REL1 và thành phần tương tự được bố trí.

Theo một phương án của sáng chế, lớp bao thứ nhất CPL1 và thứ hai CPL2 và các lớp kim loại thứ (1-2) MTL1_2 và thứ (2-2) MTL2_2 có thể được bố trí ở cùng lớp.

Lớp bao thứ nhất CPL1 và thứ hai CPL2 và các lớp kim loại thứ (1-2) MTL1_2 và thứ (2-2) MTL2_2 có thể bao gồm cùng vật liệu. Ví dụ, lớp bao thứ nhất CPL1 và thứ hai CPL2 và các lớp kim loại thứ (1-2) MTL1_2 và thứ (2-2) MTL2_2 có thể bao gồm vật liệu dẫn điện trong suốt.

Theo một phương án của sáng chế, lớp bao thứ nhất CPL1 và lớp kim loại thứ (1-2)

MTL1_2 có thể được tạo ra nguyên khối để được nối điện và vật lý với nhau. Ngoài ra, lớp bao thứ hai CPL2 và lớp kim loại thứ (2-2) MTL2_2 có thể được tạo ra nguyên khối để được nối điện và vật lý với nhau.

Lớp bao thứ nhất CPL1 được nối với lớp kim loại thứ (1-2) MTL1_2 có thể bao gồm lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2, phân nhánh đến một phía và phía còn lại của lớp bao thứ hai CPL2. Lớp bao thứ hai CPL2 có thể được bố trí giữa lớp bao thứ (1-1) CPL1_1 và lớp bao thứ (1-2) CPL1_2.

Khi được nhìn theo mặt phẳng, thì lớp bao thứ (1-1) CPL1_1 có thể chồng lên điện cực phản xạ thứ (1-1) REL1_1, lớp bao thứ (1-2) CPL1_2 có thể chồng lên điện cực phản xạ thứ (1-2) REL1_2, và lớp bao thứ hai CPL2 có thể chồng lên điện cực phản xạ thứ hai REL2.

Lớp kim loại thứ (1-2) MTL1_2 có thể kéo dài theo hướng thứ nhất DR1 và chồng lên lớp kim loại thứ (1-1) MTL1_1. Lớp kim loại thứ (2-2) MTL2_2 có thể kéo dài theo hướng thứ nhất DR1 và chồng lên lớp kim loại thứ (2-1) MTL2_1.

Lớp vật liệu cách điện thứ nhất (không được thể hiện trên hình vẽ) có thể được tạo ra ở lớp nền SUB trên đó lớp bao thứ nhất CPL1 và thành phần tương tự được bố trí.

Dựa vào các hình vẽ từ Fig.1 đến Fig.9D, mẫu hình dẫn điện CP được tạo ra ở lớp nền SUB trên đó lớp vật liệu cách điện thứ nhất được bố trí.

Khi được nhìn theo mặt phẳng, thì mẫu hình dẫn điện CP có thể được tạo ra dưới hình dạng bao quanh các mép của các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 ở khu vực phát quang đơn vị của điểm ảnh tương ứng.

Mẫu hình dẫn điện CP này có thể chồng một phần lên điện cực phản xạ thứ nhất REL1 ở khu vực phát quang đơn vị của điểm ảnh tương ứng. Cụ thể, mẫu hình dẫn điện CP chồng một phần lên điện cực phản xạ thứ (1-1) REL1_1 ở khu vực phát quang đơn vị của điểm ảnh tương ứng, và có thể chồng một phần lên điện cực phản xạ thứ (1-2) REL1_2.

Theo một phương án của sáng chế, mẫu hình dẫn điện CP có thể xác định các khu vực căn thẳng của các LED kiểu thanh LD mà sẽ được mô tả sau ở khu vực phát quang đơn vị của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3. Cụ thể, mẫu hình dẫn điện CP có thể hoạt động để cho phép các LED kiểu thanh LD được căn thẳng chỉ ở khu vực mong muốn của các LED kiểu thanh LD, ví dụ, khu vực phát quang đơn vị

của điểm ảnh tương ứng trong quá trình căn thẳng các LED kiểu thanh LD.

Mẫu hình dẫn điện CP có thể được làm từ vật liệu dẫn điện chẳng hạn như molybden (Mo), và ở trạng thái nổi trong đó mẫu hình dẫn điện được cách điện.

Dựa vào các hình vẽ từ Fig.1 đến Fig.9E, điện áp được đặt vào các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 sao cho điện trường được tạo ra giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2.

Theo một phương án của sáng chế, các điện áp định trước có các mức khác nhau có thể lần lượt được đặt vào đường căn thẳng thứ nhất ARL1 và đường căn thẳng thứ hai ARL2. Ví dụ, điện áp đất có thể được đặt vào đường căn thẳng thứ nhất ARL1, và điện áp AC có thể được đặt vào đường căn thẳng thứ hai ARL2.

Khi các điện áp định trước có các mức khác nhau có thể lần lượt được đặt vào đường căn thẳng thứ nhất ARL1 và đường căn thẳng thứ hai ARL2, thì điện trường có thể được tạo ra giữa điện cực phản xạ thứ nhất REL1 và điện cực phản xạ thứ hai REL2.

Điện áp đất được đặt vào điện cực phản xạ thứ nhất REL1 để không có sự ảnh hưởng đến các đặc điểm điện của các tranzito (xem phần T1 đến T7 trên Fig.6) có trong lớp mạch điểm ảnh PCL được nối với điện cực phản xạ thứ nhất REL1.

Cụ thể, điện cực phản xạ thứ nhất REL1 là điện cực anốt được nối điện với lớp mạch điểm ảnh PCL. Vì vậy, khi điện áp AC hoặc DC có mức điện áp định trước thay vì điện áp đất được đặt vào điện cực phản xạ thứ nhất REL1, thì các điện áp ngưỡng của các tranzito từ T1 đến T7 có thể được thay đổi vì các tranzito từ T1 đến T7 này bị ảnh hưởng bởi điện áp được đặt vào điện cực phản xạ thứ nhất REL1. Do đó, lớp mạch điểm ảnh PCL có thể trực trực vì các đặc điểm điện của các tranzito từ T1 đến T7 được thay đổi.

Theo một phương án của sáng chế, để ngăn ngừa sự cố của lớp mạch điểm ảnh PCL, điện áp đất có thể được đặt vào điện cực phản xạ thứ nhất REL1, và điện áp có mức điện áp định trước có thể được đặt vào điện cực phản xạ thứ hai REL2.

Như được mô tả ở trên, các LED kiểu thanh LD có thể được phân tán trên lớp nền SUB ở trạng thái trong đó điện trường được đặt giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2.

Kỹ thuật in phun có thể được sử dụng làm một ví dụ không làm giới hạn của kỹ thuật phân tán các LED kiểu thanh LD. Trong một ví dụ, các LED kiểu thanh LD có thể

được phân tán ở khu vực hiển thị DA bằng cách bố trí đầu phun trên lớp nền SUB tương ứng và nhỏ giọt dung dịch bao gồm các LED kiểu thanh LD. Tuy nhiên, kỹ thuật phân tán các LED kiểu thanh LD trên lớp nền SUB không bị giới hạn ở đó.

Khi các LED kiểu thanh LD được nhỏ giọt, thì các LED kiểu thanh LD có thể được tự căn thẳng vì điện trường được tạo ra giữa điện cực phản xạ thứ nhất REL1 và điện cực phản xạ thứ hai REL2. Khi điện áp được đặt vào mỗi trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, thì các LED kiểu thanh LD có thể được tự căn thẳng giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 bởi điện trường được tạo ra giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2.

Các LED kiểu thanh LD có thể được căn thẳng ở khu vực phát quang đơn vị của điểm ảnh tương ứng bởi mẫu hình dẫn điện CP. Cụ thể, các LED kiểu thanh LD có thể được căn thẳng giữa điện cực phản xạ thứ nhất REL1 và điện cực phản xạ thứ hai REL2 ở khu vực phát quang đơn vị của mỗi trong số các điểm ảnh từ thứ nhất PXL1 đến thứ ba PXL3.

Các LED kiểu thanh LD có thể bao gồm LED kiểu thanh thứ nhất LD1 được căn thẳng giữa các điện cực phản xạ thứ (1-1) REL1_1 và thứ hai REL2 ở khu vực phát quang đơn vị của điểm ảnh tương ứng và LED kiểu thanh thứ hai LD2 được căn thẳng giữa các điện cực phản xạ thứ hai REL2 và thứ (1-2) REL1_2 ở khu vực phát quang đơn vị của điểm ảnh tương ứng.

Như được mô tả ở trên, các điện áp có các mức khác nhau lần lượt được đặt vào các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2, sao cho các LED kiểu thanh LD có thể được căn thẳng ở lớp nền SUB một cách dễ dàng.

Sau khi các LED kiểu thanh LD được căn thẳng, mẫu hình cách điện thứ nhất (không được thể hiện trên hình vẽ) làm lộ ra một phần của lớp bao thứ nhất CPL1 đến bên ngoài có thể được tạo ra bằng cách tạo mẫu hình lớp vật liệu cách điện thứ nhất.

Dựa vào các hình vẽ từ Fig.1 đến Fig.9F, đường căn thẳng thứ nhất ARL1 và đường căn thẳng thứ hai ARL2 được loại bỏ trên lớp nền SUB trên đó các LED kiểu thanh LD được căn thẳng.

Đồng thời, đường nối thứ (1-1) CNL1_1 được tạo ra bằng cách loại bỏ một phần của lớp kim loại thứ (1-1) MTL1_1 được nối điện với đường căn thẳng thứ nhất ARL1 ở

khu vực hiển thị DA của lớp nền SUB.

Đường nối thứ (1-2) CNL1_2 có thể còn được tạo ra bằng cách loại bỏ một phần của lớp kim loại thứ (1-2) MTL1_2 cùng với một phần của lớp kim loại thứ (1-1) MTL1_1. Đường nối thứ (1-1) CNL1_1 cùng với đường nối thứ (1-2) CNL1_2 có thể cấu thành đường nối thứ nhất CNL1.

Khi đường căn thẳng thứ hai ARL2 được loại bỏ, thì lớp kim loại thứ (2-1) MTL2_1 được nối điện và vật lý với đường căn thẳng thứ hai AR2 có thể trở thành đường nối thứ (2-1) CNL2_1.

Lớp kim loại thứ (2-2) MTL2_2 có thể trở thành đường nối thứ (2-2) CNL2_2. Đường nối thứ (2-1) CNL2_1 cùng với đường nối thứ (2-2) CNL2_2 có thể cấu thành đường nối thứ hai CNL2.

Mẫu hình cách điện thứ hai (không được thể hiện trên hình vẽ) làm lộ ra một phần của lớp bao thứ nhất CPL1 và một trong số các phần đầu của các LED kiểu thanh LD có thể được tạo ra bằng cách tạo ra và tạo mẫu hình lớp vật liệu cách điện thứ hai (không được thể hiện trên hình vẽ) trên lớp nền SUB trên đó các đường nối thứ nhất CNL1 và thứ hai CNL2 được bố trí.

Dựa vào các hình vẽ từ Fig.1 đến Fig.9C, điện cực tiếp xúc thứ nhất CNE1 được tạo ra ở lớp nền SUB trên đó mẫu hình cách điện thứ hai và thành phần tương tự được bố trí.

Khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ nhất CNE1 có thể chồng lên điện cực phản xạ thứ nhất REL1. Điện cực tiếp xúc thứ nhất CNE1 có thể bao gồm điện cực tiếp xúc thứ (1-1) CNE1_1 được tạo ra ở điện cực phản xạ thứ (1-1) REL1_1 và điện cực tiếp xúc thứ (1-2) CNE1_2 được tạo ra ở điện cực phản xạ thứ (1-2) REL1_2.

Điện cực tiếp xúc thứ (1-1) CNE1_1 có thể nối điện và/hoặc vật lý với một phần đầu EP1 của LED kiểu thanh thứ nhất LD1 và điện cực phản xạ thứ (1-1) REL1_1. Ngoài ra, điện cực tiếp xúc thứ (1-2) CNE1_2 có thể nối điện và/hoặc vật lý với phần đầu còn lại EP2 của LED kiểu thanh thứ hai LD2 và điện cực phản xạ thứ (1-2) REL1_2.

Tiếp theo, lớp cách điện thứ ba INS3 che điện cực tiếp xúc thứ nhất CNE1 được tạo ra bằng cách tạo ra và tạo mẫu hình lớp vật liệu cách điện thứ ba (không được thể hiện trên hình vẽ) trên lớp nền SUB trên đó điện cực tiếp xúc thứ nhất CNE1 được tạo ra.

Đồng thời, các lớp cách điện thứ nhất INS1 và thứ hai INS2 làm lộ ra phần đầu còn

lại của mỗi trong số các LED kiểu thanh LD và lớp bao thứ hai CPL2 đến bên ngoài được tạo ra bằng cách tạo mẫu hình các mẫu hình cách điện thứ nhất và thứ hai.

Dựa vào các hình vẽ từ Fig.1 đến Fig.9H, điện cực tiếp xúc thứ hai CNE2 được tạo ra ở lớp nền SUB trên đó điện cực tiếp xúc thứ nhất CNE1 và thành phần tương tự được bố trí.

Khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ hai CNE2 có thể chồng lên điện cực phản xạ thứ hai REL2. Ngoài ra, khi được nhìn theo mặt phẳng, thì điện cực tiếp xúc thứ hai CNE2 có thể chồng lên phần đầu còn lại EP2 của LED kiểu thanh thứ nhất LD1 và một phần đầu EP1 của LED kiểu thanh thứ hai LD2.

Điện cực tiếp xúc thứ hai CNE2 có thể nối điện và/hoặc vật lý với một bên của điện cực phản xạ thứ hai REL2 và phần đầu còn lại EP2 của LED kiểu thanh thứ nhất LD1. Ngoài ra, điện cực tiếp xúc thứ hai CNE2 có thể nối điện và/hoặc vật lý với bên còn lại của điện cực phản xạ thứ hai REL2 và một phần đầu EP1 của LED kiểu thanh thứ hai LD2.

Fig.10A đến Fig.10M là các hình chiếu mặt cắt ngang minh họa tuần tự phương pháp sản xuất thiết bị hiển thị được thể hiện trên Fig.8.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10A, lớp mạch điểm ảnh PCL được tạo ra ở lớp nền SUB. Lớp mạch điểm ảnh PCL này có thể bao gồm các tranzito thứ nhất T1 và thứ hai T2, đường điện áp kích thích DVL, mẫu hình cầu nối BRP được nối với đường điện áp kích thích DVL và lớp bảo vệ PSV.

Lớp bảo vệ PSV có thể bao gồm lỗ tiếp xúc (ở đây, được gọi là ‘lỗ tiếp xúc thứ nhất’) làm lộ ra đầu cuối thứ nhất EL1 của tranzito thứ nhất T1 và lỗ tiếp xúc (ở đây, được gọi là ‘lỗ tiếp xúc thứ hai’) làm lộ ra mẫu hình cầu nối BRP.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10B, các vách ngăn thứ nhất PW1 và thứ hai PW2 được tạo ra ở lớp mạch điểm ảnh PCL.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 này có thể được đặt cách nhau xa ở khoảng cách nhất định trên lớp bảo vệ PSV. Theo một phương án của sáng chế, các vách ngăn thứ nhất PW1 và thứ hai PW2 này có thể bao gồm lớp cách điện hữu cơ.

Vách ngăn thứ nhất PW1 có thể bao gồm vách ngăn thứ (1-1) PW1_1 và vách ngăn thứ (1-2) PW1_2, được đặt cách nhau xa ở khoảng cách nhất định với vách ngăn thứ hai PW2 được bố trí xen giữa các vách ngăn này.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10C, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 bao gồm vật liệu dẫn điện có tính phản xạ cao được tạo ra ở lớp bảo vệ PSV trên đó các vách ngăn thứ nhất PW1 và thứ hai PW2 được bố trí.

Điện cực phản xạ thứ nhất REL1 có thể được tạo ra ở vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể được tạo ra ở vách ngăn thứ hai PW2. Điện cực phản xạ thứ nhất REL1 có thể bao gồm điện cực phản xạ thứ (1-1) REL1_1 được tạo ra ở vách ngăn thứ (1-1) PW1_1 và điện cực phản xạ thứ (1-2) REL1_2 được tạo ra ở vách ngăn thứ (1-2) PW1_2.

Điện cực phản xạ thứ (1-1) REL1_1 có thể được nối với đầu cuối thứ nhất EL1 của tranzito thứ nhất T1 thông qua lỗ tiếp xúc thứ nhất xuyên qua lớp bảo vệ PSV. Điện cực phản xạ thứ hai REL2 có thể được nối với mẫu hình cầu nối BRP thông qua lỗ tiếp xúc thứ hai xuyên qua lớp bảo vệ PSV.

Mỗi trong số các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể có hình dạng tương ứng với hình dạng của vách ngăn tương ứng. Nghĩa là, điện cực phản xạ thứ nhất REL1 có thể có hình dạng tương ứng với hình dạng của vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể có hình dạng tương ứng với hình dạng của vách ngăn thứ hai PW2.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10D, các lớp bao thứ nhất CPL1 và thứ hai CPL2 bao gồm vật liệu dẫn điện trong suốt được tạo ra ở lớp bảo vệ PSV trên đó các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 được tạo ra.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10E, lớp vật liệu cách điện thứ nhất INS1' được tạo ra toàn bộ trên lớp bảo vệ PSV trên đó các lớp bao thứ nhất CPL1 và thứ hai CPL2 được bố trí.

Lớp vật liệu cách điện thứ nhất INS1' có thể là lớp cách điện vô cơ bao gồm vật liệu vô cơ. Lớp vật liệu cách điện thứ nhất INS1' cùng với các lớp bao thứ nhất CPL1 và thứ hai CPL2 có thể che các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, và bảo vệ các điện cực phản xạ thứ nhất REL1 và thứ hai REL2.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10F, mẫu hình dẫn điện CP được làm từ vật liệu dẫn điện được tạo ra ở lớp vật liệu cách điện thứ nhất INS1'.

Mẫu hình dẫn điện CP này có thể chồng một phần lên lớp bao thứ nhất CPL1 và

điện cực phản xạ thứ nhất REL1 được bố trí trên dưới cùng của lớp bao thứ nhất. Mẫu hình dẫn điện CP hoạt động để cho phép các LED kiểu thanh LD mà sẽ được mô tả sau được căn thẳng ở khu vực phát quang đơn vị của điểm ảnh tương ứng.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10G, sau khi điện trường được tạo ra giữa các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 bằng cách lần lượt đặt các điện áp định trước vào các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 thông qua các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2, các LED kiểu thanh LD được phân tán trên lớp vật liệu cách điện thứ nhất INS1'.

Khi các LED kiểu thanh LD được phân tán, thì điện trường được tạo ra giữa điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ hai REL2 và giữa điện cực phản xạ thứ hai REL2 và điện cực phản xạ thứ (1-2) REL1_2, và vì thế các LED kiểu thanh LD có thể được tự căn thẳng.

Theo một phương án của sáng chế, các LED kiểu thanh LD có thể bao gồm LED kiểu thanh thứ nhất LD1 được căn thẳng giữa điện cực phản xạ thứ (1-1) REL1_1 và điện cực phản xạ thứ hai REL2 và LED kiểu thanh thứ hai LD2 được căn thẳng giữa điện cực phản xạ thứ hai REL2 và điện cực phản xạ thứ (1-2) REL1_2.

Mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể bao gồm các phần đầu thứ nhất EP1 và thứ hai EP2.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10H, mẫu hình cách điện thứ nhất INS1'' làm lộ ra một phần của lớp bao thứ nhất CPL1 được tạo ra bằng cách tạo mẫu hình lớp vật liệu cách điện thứ nhất INS1' thông qua quy trình tạo mặt nạ, v.v..

Dựa vào các hình vẽ từ Fig.1 đến Fig.10I, lớp vật liệu cách điện thứ hai (không được thể hiện trên hình vẽ) được phủ trên lớp bảo vệ PSV trên đó mẫu hình cách điện thứ nhất INS1'' và thành phần tương tự được bố trí. Tiếp theo, mẫu hình cách điện thứ hai INS2' làm lộ ra một phần của lớp bao thứ nhất CPL1, phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1 và phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2 được tạo ra thông qua quy trình tạo mặt nạ, v.v..

Đồng thời, các đường căn thẳng thứ nhất ARL1 và thứ hai ARL2 được loại bỏ, và các đường nối thứ nhất CNL1 và thứ hai CNL2 được tạo ra.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10J, điện cực tiếp xúc thứ nhất CNE1 bao gồm

các điện cực tiếp xúc thứ (1-1) CNE1_1 và thứ (1-2) CNE1_2 được tạo ra ở lớp bảo vệ PSV bao gồm mẫu hình cách điện thứ hai INS2’.

Điện cực tiếp xúc thứ (1-1) CNE1_1 có thể che điện cực phản xạ thứ (1-1) REL1_1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ nhất LD1, và điện cực tiếp xúc thứ (1-2) CNE1_2 có thể che điện cực phản xạ thứ (1-2) REL1_2 và phần đầu thứ hai EP2 của LED kiểu thanh thứ hai LD2.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10K, lớp vật liệu cách điện thứ ba (không được thể hiện trên hình vẽ) được phủ trên lớp bảo vệ PSV trên đó điện cực tiếp xúc thứ nhất CNE1 được bố trí. Tiếp theo, lớp cách điện thứ ba INS3 che điện cực tiếp xúc thứ nhất CNE1 và làm lộ ra điện cực phản xạ thứ hai REL2 đến bên ngoài được tạo ra nhờ sử dụng quy trình tạo mặt nạ, v.v..

Khi lớp cách điện thứ ba INS3 được tạo ra dưới dạng đa lớp bao gồm các lớp cách điện, thì các lớp cách điện này có thể được tạo mẫu hình đồng thời hoặc riêng lẻ bằng quy trình tạo mặt nạ, để làm lộ ra điện cực phản xạ thứ hai REL2 đến bên ngoài.

Mẫu hình cách điện thứ hai INS2’ có thể được tạo mẫu hình cùng với các lớp cách điện bằng quy trình tạo mặt nạ, để trở thành lớp cách điện thứ hai INS2 làm lộ ra lớp bao thứ hai CPL2, phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2. Lớp cách điện thứ hai INS2 được bố trí ở một phần của bề mặt phía trên của mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 để làm lộ ra cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 đến bên ngoài.

Ngoài ra, mẫu hình cách điện thứ nhất INS1” có thể được tạo mẫu hình cùng với các lớp cách điện, để trở thành lớp cách điện thứ nhất INS1 được bố trí trên chỉ dưới cùng của mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 và một phần của lớp bao thứ nhất CPL1.

Lớp cách điện thứ nhất INS1 được bố trí trên dưới cùng của mỗi trong số các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 có thể hoạt động để đỡ các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 và ngăn các LED kiểu thanh thứ nhất LD1 và thứ hai LD2 không được tách rời.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10L, điện cực tiếp xúc thứ hai CNE2 được tạo

ra ở lớp bảo vệ PSV bao gồm lớp cách điện thứ ba INS3.

Điện cực tiếp xúc thứ hai CNE2 có thể che điện cực phản xạ thứ hai REL2, phần đầu thứ hai EP2 của LED kiểu thanh thứ nhất LD1 và phần đầu thứ nhất EP1 của LED kiểu thanh thứ hai LD2.

Dựa vào các hình vẽ từ Fig.1 đến Fig.10M, lớp cách điện thứ tư INS4 được tạo ra toàn bộ trên lớp bảo vệ PSV bao gồm điện cực tiếp xúc thứ hai CNE2. Tiếp theo, lớp phủ OC được tạo ra ở lớp cách điện thứ tư INS4.

Fig.11 minh họa dạng khác của các vách ngăn thứ nhất và thứ hai được thể hiện trên Fig.8, là hình chiếu mặt cắt ngang tương ứng với đường II-II' trên Fig.7. Theo phương án hiện tại, các phần khác với các phần theo phương án được mô tả ở trên sẽ chủ yếu được mô tả để tránh sự dư thừa. Các phần không được mô tả một cách cụ thể theo phương án hiện tại có thể tham chiếu theo các phần theo phương án được mô tả ở trên. Ngoài ra, các số tham chiếu giống nhau tham chiếu đến các thành phần giống nhau, và các số tham chiếu tương tự tham chiếu đến các thành phần tương tự.

Thiết bị hiển thị được thể hiện trên Fig.11 có thể có kết cấu giống hoặc tương tự với kết cấu của thiết bị hiển thị trên Fig.7 và Fig.8, ngoại trừ các vách ngăn thứ nhất và thứ hai có hình dạng bán nguyệt.

Dựa vào Fig.7 và Fig.8, thiết bị hiển thị theo một phương án của sáng chế có thể bao gồm lớp nền SUB, lớp mạch điểm ảnh PCL được bố trí trên lớp nền SUB và lớp thành phần hiển thị DPL được bố trí trên lớp mạch điểm ảnh PCL.

Lớp mạch điểm ảnh PCL có thể bao gồm lớp đệm BFL được bố trí trên lớp nền SUB, các tranzito thứ nhất T1 và thứ hai T2 được bố trí trên lớp đệm BFL và đường điện áp kích thích DVL.

Lớp thành phần hiển thị DPL có thể bao gồm các vách ngăn thứ nhất PW1 và thứ hai PW2, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2, các LED kiểu thanh LD và các điện cực tiếp xúc thứ nhất CNE1 và thứ hai CNE2, được bố trí trên lớp mạch điểm ảnh PCL.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể có hình dạng nhô ra từ lớp bảo vệ PSV của lớp mạch điểm ảnh PCL, và bề mặt của mỗi trong số các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể được tạo ra theo hình dạng bán nguyệt có độ cong định trước.

Tuy nhiên, sáng chế không bị giới hạn ở đó.

Các vách ngăn thứ nhất PW1 và thứ hai PW2 có thể là lớp cách điện hữu cơ bao gồm vật liệu hữu cơ, nhưng sáng chế không bị giới hạn ở đó.

Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể được bố trí để tương ứng với các hình dạng của các vách ngăn thứ nhất PW1 và thứ hai PW2. Nghĩa là, điện cực phản xạ thứ nhất REL1 có thể có độ cong tương ứng với hình dạng của vách ngăn thứ nhất PW1, và điện cực phản xạ thứ hai REL2 có thể có độ cong tương ứng với hình dạng của vách ngăn thứ hai PW2.

Theo một phương án của sáng chế, các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể được làm từ vật liệu dẫn điện có tính phản xạ không đổi. Các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể cho phép các ánh sáng được phát ra từ cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD để tiến về hướng (ví dụ, hướng phía trước) trong đó hình ảnh được hiển thị.

Như được mô tả ở trên, vì các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có hình dạng có độ cong, nên các ánh sáng được phát ra từ cả hai phần đầu EP1 và EP2 của mỗi trong số các LED kiểu thanh LD và sau đó được phản xạ bởi các điện cực phản xạ thứ nhất REL1 và thứ hai REL2 có thể tiến xa hơn về hướng phía trước.

Thiết bị hiển thị theo một phương án của sáng chế có thể được sử dụng trong thiết bị điện tử bất kỳ trong số các thiết bị điện tử khác nhau. Ví dụ, thiết bị hiển thị này có thể áp dụng cho các tivi, máy tính xách tay cỡ nhỏ (notebook computer), điện thoại di động, điện thoại thông minh, máy tính bảng thông minh, PMP, PDA, thiết bị điều hướng, thiết bị đeo được khác nhau chẳng hạn như đồng hồ thông minh và thiết bị tương tự.

Mặc dù sáng chế đã được mô tả kết hợp với một số phương án làm ví dụ, nhưng người có hiểu biết trung bình trong lĩnh vực kỹ thuật sẽ hiểu rằng các cải biến và thay đổi khác nhau có thể được thực hiện đến sáng chế mà không lệch khỏi mục đích và phạm vi của sáng chế này như được nêu trong các điểm yêu cầu bảo hộ kèm theo.

Do đó, phạm vi của sáng chế này không nên bị giới hạn bởi các phương án cụ thể được mô tả ở đây nhưng nên được xác định bởi các điểm yêu cầu bảo hộ kèm theo và các phương án tương đương của chúng.

YÊU CẦU BẢO HỘ

1. Thiết bị phát quang bao gồm:

lớp nền bao gồm các khu vực phát quang đơn vị; và

các lớp cách điện từ thứ nhất đến thứ tư được bố trí tuần tự ở lớp nền,

trong đó mỗi trong số các khu vực phát quang đơn vị này bao gồm:

ít nhất một thành phần phát quang nằm trên lớp cách điện thứ nhất, ít nhất một thành phần phát quang này bao gồm phần đầu thứ nhất và phần đầu thứ hai theo hướng chiều dài của thành phần này;

các bờ thứ nhất và thứ hai nằm trên lớp nền, các bờ thứ nhất và thứ hai này được đặt cách nhau xa;

điện cực thứ nhất nằm trên bờ thứ nhất, và điện cực thứ hai nằm trên bờ thứ hai;

điện cực tiếp xúc thứ nhất nằm trên điện cực thứ nhất, điện cực tiếp xúc thứ nhất này nối điện cực thứ nhất và phần đầu thứ nhất của thành phần phát quang;

điện cực tiếp xúc thứ hai nằm trên điện cực thứ hai, điện cực tiếp xúc thứ hai này nối điện cực thứ hai và phần đầu thứ hai của thành phần phát quang; và

mẫu hình dẫn điện giữa lớp cách điện thứ nhất và điện cực tiếp xúc thứ nhất, mẫu hình dẫn điện này bao quanh các điện cực thứ nhất và thứ hai khi được nhìn theo mặt phẳng.

2. Thiết bị phát quang theo điểm 1, trong đó mẫu hình dẫn điện được bố trí trên khu vực phát quang đơn vị tương ứng với thành phần phát quang.

3. Thiết bị phát quang theo điểm 2, trong đó mỗi trong số các khu vực phát quang đơn vị còn bao gồm:

đường nối thứ nhất được nối với điện cực thứ nhất, đường nối thứ nhất này kéo dài theo hướng thứ nhất của lớp nền; và

đường nối thứ hai được nối với điện cực thứ hai, đường nối thứ hai này kéo dài theo hướng thứ nhất,

trong đó điện cực thứ nhất bao gồm điện cực thứ (1-1) và điện cực thứ (1-2), phân nhánh từ đường nối thứ nhất để được đặt cách nhau xa với điện cực thứ hai được đặt xen

giữa các điện cực này.

4. Thiết bị phát quang theo điểm 3, trong đó, khi được nhìn theo mặt phẳng, thì mẫu hình dẫn điện chồng một phần lên điện cực thứ (1-1) và điện cực thứ (1-2).

5. Thiết bị phát quang theo điểm 3, trong đó lớp cách điện thứ nhất được bố trí giữa lớp nền và thành phần phát quang và giữa mẫu hình dẫn điện và điện cực thứ nhất.

6. Thiết bị phát quang theo điểm 5, trong đó lớp cách điện thứ nhất được bố trí giữa lớp nền và thành phần phát quang đỡ thành phần phát quang này, và lớp cách điện thứ nhất được bố trí giữa mẫu hình dẫn điện và điện cực thứ nhất bảo vệ điện cực thứ nhất này.

7. Thiết bị phát quang theo điểm 6, thiết bị này còn bao gồm:

lớp bao thứ nhất nằm trên điện cực thứ nhất để che điện cực thứ nhất; và

lớp bao thứ hai nằm trên điện cực thứ hai để che điện cực thứ hai.

8. Thiết bị phát quang theo điểm 2, trong đó lớp cách điện thứ hai được bố trí trên thành phần phát quang để làm lộ ra các phần đầu thứ nhất và thứ hai của thành phần phát quang này,

lớp cách điện thứ ba được bố trí trên điện cực tiếp xúc thứ nhất để bảo vệ điện cực tiếp xúc thứ nhất này, và

lớp cách điện thứ tư được bố trí trên điện cực tiếp xúc thứ hai để bảo vệ điện cực tiếp xúc thứ hai này.

9. Thiết bị phát quang theo điểm 2, trong đó thành phần phát quang bao gồm:

lớp bán dẫn thứ nhất được pha tạp với chất pha tạp dẫn điện thứ nhất;

lớp bán dẫn thứ hai được pha tạp với chất pha tạp dẫn điện thứ hai; và

lớp hoạt động được bố trí giữa lớp bán dẫn thứ nhất và lớp bán dẫn thứ hai.

10. Thiết bị phát quang theo điểm 9, trong đó thành phần phát quang bao gồm điôt phát quang có dạng cột hình trụ hoặc cột hình đa giác có cỡ micro hoặc nano.

11. Thiết bị hiển thị bao gồm:

lớp nền bao gồm khu vực hiển thị và khu vực không hiển thị;

lớp mạch điểm ảnh ở khu vực hiển thị, lớp mạch điểm ảnh này bao gồm ít nhất một tranzito; và

lớp thành phần hiển thị bao gồm các lớp cách điện từ thứ nhất đến thứ tư được bố trí tuần tự ở lớp mạch điểm ảnh và các khu vực phát quang đơn vị mà ánh sáng được phát ra,

trong đó mỗi trong số các khu vực phát quang đơn vị này bao gồm:

ít nhất một thành phần phát quang trên lớp cách điện thứ nhất, ít nhất một thành phần phát quang này bao gồm phần đầu thứ nhất và phần đầu thứ hai theo hướng chiều dài của thành phần này;

các bờ thứ nhất và thứ hai trên lớp mạch điểm ảnh, các bờ thứ nhất và thứ hai này được đặt cách nhau xa ở khoảng cách nhất định;

điện cực thứ nhất trên bờ thứ nhất và điện cực thứ hai được bố trí trên bờ thứ hai;

điện cực tiếp xúc thứ nhất trên điện cực thứ nhất, điện cực tiếp xúc thứ nhất này nối điện cực thứ nhất và phần đầu thứ nhất của thành phần phát quang;

điện cực tiếp xúc thứ hai trên điện cực thứ hai, điện cực tiếp xúc thứ hai này nối điện cực thứ hai và phần đầu thứ hai của thành phần phát quang; và

mẫu hình dẫn điện giữa lớp cách điện thứ nhất và điện cực tiếp xúc thứ nhất, mẫu hình dẫn điện này bao quanh các điện cực thứ nhất và thứ hai khi được nhìn theo mặt phẳng.

12. Thiết bị hiển thị theo điểm 11, trong đó mẫu hình dẫn điện được bố trí trên khu vực phát quang đơn vị tương ứng với thành phần phát quang.

13. Thiết bị hiển thị theo điểm 12, trong đó mỗi trong số các khu vực phát quang đơn vị còn bao gồm:

đường nối thứ nhất được nối với điện cực thứ nhất, đường nối thứ nhất này kéo dài theo hướng thứ nhất của lớp nền; và

đường nối thứ hai được nối với điện cực thứ hai, đường nối thứ hai này kéo dài theo hướng thứ nhất,

trong đó điện cực thứ nhất bao gồm điện cực thứ (1-1) và điện cực thứ (1-2), phân nhánh từ đường nối thứ nhất để được đặt cách nhau xa ở khoảng cách nhất định với điện cực thứ hai được đặt xen giữa các điện cực này.

14. Thiết bị hiển thị theo điểm 13, trong đó, khi được nhìn theo mặt phẳng, thì mẫu hình

dẫn điện chồng một phần lên điện cực thứ (1-1) và điện cực thứ (1-2).

15. Thiết bị hiển thị theo điểm 13, trong đó lớp cách điện thứ nhất được bố trí giữa lớp nền và thành phần phát quang và giữa mẫu hình dẫn điện và điện cực thứ nhất.

16. Thiết bị hiển thị theo điểm 15, trong đó lớp cách điện thứ nhất được bố trí giữa lớp nền và thành phần phát quang đỡ thành phần phát quang này, và lớp cách điện thứ nhất được bố trí giữa mẫu hình dẫn điện và điện cực phản xạ bảo vệ điện cực phản xạ này.

17. Thiết bị hiển thị theo điểm 16, thiết bị này còn bao gồm:

lớp bao thứ nhất trên điện cực thứ nhất để che điện cực thứ nhất; và

lớp bao thứ hai trên điện cực thứ hai để che điện cực thứ hai.

18. Thiết bị hiển thị theo điểm 12, trong đó lớp cách điện thứ hai được bố trí trên thành phần phát quang để làm lộ ra các phần đầu thứ nhất và thứ hai của thành phần phát quang này,

lớp cách điện thứ ba được bố trí trên điện cực tiếp xúc thứ nhất để bảo vệ điện cực tiếp xúc thứ nhất này, và

lớp cách điện thứ tư được bố trí trên điện cực tiếp xúc thứ hai để bảo vệ điện cực tiếp xúc thứ hai này.

19. Thiết bị hiển thị theo điểm 12, trong đó thành phần phát quang bao gồm:

lớp bán dẫn thứ nhất được pha tạp với chất pha tạp dẫn điện thứ nhất;

lớp bán dẫn thứ hai được pha tạp với chất pha tạp dẫn điện thứ hai; và

lớp hoạt động giữa lớp bán dẫn thứ nhất và lớp bán dẫn thứ hai.

20. Thiết bị hiển thị theo điểm 19, trong đó thành phần phát quang bao gồm điôt phát quang có dạng cột hình trụ hoặc cột hình đa giác có cỡ micro hoặc nano.

21. Phương pháp sản xuất thiết bị hiển thị, phương pháp này bao gồm các bước:

bố trí lớp nền bao gồm các khu vực phát quang đơn vị;

tạo ra các vách ngăn thứ nhất và thứ hai được đặt cách nhau xa ở khoảng cách nhất định ở mỗi trong số các khu vực phát quang đơn vị;

tạo ra, trên lớp nền bao gồm các bờ thứ nhất và thứ hai, điện cực thứ nhất, điện cực thứ hai được đặt cách xa điện cực thứ nhất nằm trên cùng mặt phẳng, đường căn thẳng thứ

nhất được nối với điện cực thứ nhất và đường căn thẳng thứ hai được nối với điện cực thứ hai;

tạo ra lớp vật liệu cách điện thứ nhất ở các điện cực thứ nhất và thứ hai;

tạo ra mẫu hình dẫn điện trên lớp vật liệu cách điện thứ nhất để chồng lên điện cực thứ nhất;

tự căn thẳng các thành phần phát quang nằm giữa các điện cực thứ nhất và thứ hai bằng cách nhỏ giọt dung dịch bao gồm các thành phần phát quang lên trên lớp vật liệu cách điện thứ nhất và đặt điện áp vào mỗi trong số đường căn thẳng thứ nhất và đường căn thẳng thứ hai;

tạo ra mẫu hình vật liệu cách điện thứ nhất làm lộ ra một phần điện cực thứ nhất bằng cách tạo mẫu hình lớp vật liệu cách điện thứ nhất;

tạo ra mẫu hình vật liệu cách điện thứ hai làm lộ ra phần đầu thứ nhất của mỗi trong số các thành phần phát quang, một phần điện cực thứ nhất và mẫu hình dẫn điện bằng cách phủ lớp vật liệu cách điện thứ hai lên mẫu hình vật liệu cách điện thứ nhất và sau đó tạo mẫu hình lớp vật liệu cách điện thứ hai;

loại bỏ đường căn thẳng thứ nhất và đường căn thẳng thứ hai trên lớp nền;

tạo ra điện cực tiếp xúc thứ nhất nối phần đầu thứ nhất được làm lộ ra của mỗi trong số các thành phần phát quang và điện cực thứ nhất;

tạo ra lớp cách điện thứ ba che điện cực tiếp xúc thứ nhất ở điện cực tiếp xúc thứ nhất, và tạo ra các lớp cách điện thứ nhất và thứ hai làm lộ ra phần đầu thứ hai của mỗi trong số các thành phần phát quang và điện cực thứ hai bằng cách tạo mẫu hình các mẫu hình vật liệu cách điện thứ nhất và thứ hai;

tạo ra điện cực tiếp xúc thứ hai nối phần đầu thứ hai được làm lộ ra của mỗi trong số các thành phần phát quang và điện cực thứ hai; và

tạo ra lớp cách điện thứ tư che điện cực tiếp xúc thứ hai ở điện cực tiếp xúc thứ hai.

22. Phương pháp theo điểm 21, trong đó bước tạo ra các điện cực thứ nhất và thứ hai và các đường căn thẳng thứ nhất và thứ hai bao gồm bước tạo ra đường nối thứ nhất được tạo ra liền khối với điện cực thứ nhất để nối điện cực thứ nhất với đường căn thẳng thứ nhất và đường nối thứ hai được tạo ra liền khối với điện cực thứ hai để nối điện cực thứ hai với

đường căn thẳng thứ hai.

23. Phương pháp theo điểm 22, trong đó, ở bước loại bỏ đường căn thẳng thứ nhất và đường căn thẳng thứ hai, một phần của đường nối thứ nhất được bố trí giữa hai khu vực phát quang đơn vị liền kề được loại bỏ.

24. Phương pháp theo điểm 21, trong đó, ở bước tự căn thẳng các thành phần phát quang, điện áp được đặt vào đường căn thẳng thứ nhất và điện áp được đặt vào đường căn thẳng thứ hai có các mức khác nhau, và

điện áp đất được đặt vào đường căn thẳng thứ nhất.

25. Phương pháp theo điểm 21, phương pháp này còn bao gồm bước tạo ra lớp bao thứ nhất che điện cực thứ nhất ở điện cực thứ nhất, và đồng thời tạo ra lớp bao thứ hai che điện cực thứ hai ở điện cực thứ hai.

26. Phương pháp theo điểm 21, trong đó bước bố trí lớp nền bao gồm các bước:

tạo ra ít nhất một tranzito để kích thích các thành phần phát quang ở lớp nền; và

tạo ra lớp bảo vệ nằm trên tranzito này.

FIG. 1




FIG. 2A




FIG. 2B




FIG. 3




FIG. 4




FIG. 5





FIG. 6






FIG. 8




FIG. 9A




FIG. 9B




FIG. 9c




FIG. 9D




FIG. 9E




FIG. 9F




FIG. 9G




FIG. 9H




FIG. 10A




FIG. 10B




FIG. 10C




FIG. 10D




FIG. 10E




FIG. 10F




FIG. 10H




FIG. 10I




FIG. 10J




FIG. 10K




FIG. 10M




FIG. 11

