



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẢNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0038724

(51)⁸

H04B 7/04

(13) B

(21) 1-2018-05243

(22) 04/07/2018

(86) PCT/CN2018/094446 04/07/2018

(87) WO2019033868 21/02/2019

(30) 201710687817.4 12/08/2017 CN

(45) 26/02/2024 431

(43) 27/05/2019 374A

(73) HUAWEI TECHNOLOGIES CO., LTD. (CN)


Huawei Administration Building, Bantian, Longgang, Shenzhen, Guangdong 518129, China

(72) ZHANG, Ruiqi (CN); LI, Xueru (CN).

(74) Công ty Luật TNHH Phạm và Liên danh (PHAM & ASSOCIATES)

(54) PHƯƠNG PHÁP VÀ THIẾT BỊ TRUYỀN THÔNG, VÀ THIẾT BỊ ĐẦU CUỐI

(57) Sáng chế đề xuất phương pháp xác định tập ma trận tiền mã hóa, thiết bị truyền thông và hệ vi mạch, để tránh trường hợp trong đó số lượng tương đối lớn ma trận tiền mã hóa trong tập ma trận tiền mã hóa không thể được sử dụng, nhờ đó cải thiện hiệu năng hệ thống. Phương pháp gồm các bước: tiếp nhận, bởi thiết bị đầu cuối, thông tin chỉ báo; và xác định, bởi thiết bị đầu cuối dựa trên thông tin chỉ báo, tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R, trong đó mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ thỏa mãn điều kiện cụ thể trong tập ma trận tiền mã hóa thứ nhất.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến lĩnh vực truyền thông, và cụ thể hơn là, đến phương pháp xác định tập ma trận tiền mã hóa và thiết bị truyền.

Tình trạng kỹ thuật của sáng chế

Cách thức giới hạn tập con ma trận tiền mã hóa trong hệ thống tiến hóa dài hạn (long term evolution – LTE) là các vector giới hạn có thể được lựa chọn cho W_1 . Cụ thể là, thiết bị mạng thông báo thiết bị đầu cuối về các vector có thể được sử dụng bởi thiết bị đầu cuối. Nếu vector cụ thể bị giới hạn, chẳng hạn, vector thứ nhất bị giới hạn, vector thứ nhất không thể xuất hiện trong W_1 khi thiết bị đầu cuối lựa chọn ma trận tiền mã hóa. Tuy nhiên, do các vector gần với vector thứ nhất có năng lượng tương đối mạnh theo hướng vector thứ nhất, thiết bị mạng thường không thể giới hạn sử dụng duy nhất vector thứ nhất mà còn cần giới hạn các vector gần với vector thứ nhất. Nếu phương pháp theo giải pháp kỹ thuật đã biết được sử dụng, các vector gần vector thứ nhất không thể xuất hiện trong W_1 . Trong trường hợp này, số lượng tương đối lớn ma trận tiền mã hóa không thể được sử dụng, và kết quả là, hiệu năng hệ thống suy giảm.

Trong công nghệ truy nhập vô tuyến mới (New Radio Access Technology – NR), ma trận tiền mã hóa loại II được định nghĩa: $W = W_1 \times W_2$. Hiện tại, không công nghệ nào liên quan đến giải pháp giới hạn tập con ma trận tiền mã hóa của ma trận tiền mã hóa loại II $W = W_1 \times W_2$. Tuy nhiên, nếu cách thức giới hạn ma trận tiền mã hóa trong hệ thống LTE được sử dụng, số lượng tương đối lớn ma trận tiền mã hóa không thể được sử dụng, và kết quả là, hiệu năng hệ thống suy giảm.

Bản chất kỹ thuật của sáng chế

Sáng chế đề xuất phương pháp xác định tập ma trận tiền mã hóa, để tránh trường hợp trong đó số lượng tương đối lớn ma trận tiền mã hóa trong tập ma trận tiền mã hóa không thể được sử dụng, nhờ đó cải thiện hiệu năng hệ thống.

Theo khía cạnh thứ nhất, phương pháp xác định tập ma trận tiền mã hóa được đề xuất, gồm các bước:

tiếp nhận, bởi thiết bị đầu cuối, thông tin chỉ báo; và

xác định, bởi thiết bị đầu cuối dựa trên thông tin chỉ báo, tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R, trong đó

mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R, W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \cdots b_{k_{M-1}}]$, b_{k_i} là

vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B, $T \geq M$, T là số nguyên, W_2 là ma trận của 2M hàng và R

cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn

$W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2$, phần tử $W_2(x+M, y)$ trong hàng x+M và cột y của W_2 thỏa

mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{1,y-1,x-1}^0 \times$

$p_{1,y-1,x-1}^2, p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của

$p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0, 1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, 1

$\geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng

1;

thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} , D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập

vector $C = \{c_0, c_1, \dots, c_{S-1}\}$, vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên; và

tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ mà thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

Theo phương pháp xác định tập ma trận tiền mã hóa theo sáng chế, trường hợp trong đó số lượng tương đối lớn ma trận tiền mã hóa trong tập ma trận tiền mã hóa không thể được sử dụng có thể được tránh bằng cách giới hạn các hệ số nhân trong W_2 tương ứng với các vector thay cho việc cấm trực tiếp sử dụng vector chùm, nhờ đó cải thiện hiệu năng hệ thống.

Theo khía cạnh thứ hai, phương pháp xác định tập ma trận tiền mã hóa được đề xuất, gồm các bước:

tạo, bởi thiết bị mạng, thông tin chỉ báo, trong đó thông tin chỉ báo được sử dụng bởi thiết bị đầu cuối để xác định tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R ; và

gửi, bởi thiết bị mạng, thông tin chỉ báo, trong đó:

mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R , W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \dots b_{k_{M-1}}]$, b_{k_i} là

vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B , $T \geq M$, T là số nguyên, W_2 là ma trận của $2M$ hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn

$$W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2 \quad \text{hoặc} \quad W_2(x, y) = p_{0,y-1,x-1}^0 \times$$

$p_{0,y-1,x-1}^2$, phần tử $W_2(x+M, y)$ trong hàng $x+M$ và cột y của W_2 thỏa mãn

$$W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2 \quad \text{hoặc}$$

$W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0,1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1;

thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} , D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập vector $C = \{c_0, c_1, \dots, c_{S-1}\}$, vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S-1 \geq j \geq 0$, và j là số nguyên; và

tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử in hàng x và hàng $x+M$ của W_2 thuộc D_j .

Theo phương pháp xác định tập ma trận tiền mã hóa theo sáng chế, trường hợp trong đó số lượng tương đối lớn ma trận tiền mã hóa trong tập ma trận tiền mã hóa không thể được sử dụng có thể được tránh bằng cách giới hạn các hệ số nhân trong W_2 tương ứng với các vector thay vì trực tiếp sử dụng vector, nhờ đó cải thiện hiệu năng hệ thống.

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, thông tin chỉ báo của S tập D_0 đến D_{S-1} gồm S trường bit, S trường bit theo phép tương ứng một - một với D_0 đến D_{S-1} , mỗi trường bit gồm ít nhất một bit, trường bit tương

ứng với $\mathbf{D}_j$ chỉ báo phần tử g_j của A_0 , và phần tử bất kỳ của $\mathbf{D}_j$ lớn hơn g_j .

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, vector bất kỳ $\mathbf{c}_j$ of C và phần tử bất kỳ $\mathbf{D}_j(v)$ của $\mathbf{D}_j$ thỏa mãn điều kiện sau:

$$|\mathbf{D}_j(v) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_j| > k_h$$

trong đó $\mathbf{b}_{f_h}$ là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, C gồm ít nhất M vector trực giao lẫn nhau, và M vector trực giao lẫn nhau bất kỳ $\mathbf{c}_{j_0}$, $\mathbf{c}_{j_1}$, $\dots$, $\mathbf{c}_{j_{M-1}}$ và các phần tử $\mathbf{D}_{j_0}(v_0)$, $\mathbf{D}_{j_1}(v_1)$, $\dots$, $\mathbf{D}_{j_{M-1}}(v_{M-1})$ thỏa mãn điều kiện sau:

$$\frac{|\mathbf{D}_{j_0}(v_0) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_0}|^2 + |\mathbf{D}_{j_1}(v_1) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_1}|^2 + \dots + |\mathbf{D}_{j_{M-1}}(v_{M-1}) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_{M-1}}|^2}{|\mathbf{D}_{j_0}(v_0)|^2 + |\mathbf{D}_{j_1}(v_1)|^2 + \dots + |\mathbf{D}_{j_{M-1}}(v_{M-1})|^2} > k_h$$

trong đó $\mathbf{D}_{j_0}(v_0)$, $\mathbf{D}_{j_1}(v_1)$, $\dots$, $\mathbf{D}_{j_{M-1}}(v_{M-1})$ là các phần tử của các tập $\mathbf{D}_{j_0}$, $\mathbf{D}_{j_1}$, $\dots$, $\mathbf{D}_{j_{M-1}}$ lần lượt, $\mathbf{b}_{f_h}$ là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

Theo cách thức này, ít nhất M vector trực giao đồng thời bị giới hạn. Do X trong $W1$ gồm M vector, cách thức này thực sự giới hạn M vector được bao gồm trong $W1$. Do từ điển mã được tạo bằng tổ hợp tuyến tính của các vector trong $W1$, cách này có thể giới hạn chính xác hơn từ điển mã.

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, thông tin chỉ báo của S tập D_0 đến D_{S-1} gồm H trường bit, và trường bit thứ h được sử dụng để chỉ báo k_h .

Theo cách thức này, tập vector C và D_j có thể được xác định bằng cách sử dụng thông tin chỉ báo gồm số lượng bit tương đối nhỏ. Trong trường hợp đặc biệt, ít nhất hai vector và D_j tương ứng với mỗi vector trong ít nhất hai vector có thể được xác định bằng cách sử dụng chỉ một trường bit ($H = 1$).

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, thông tin chỉ báo còn gồm thông tin chỉ báo của tập vector C , thông tin chỉ báo của tập vector C là T bit, T bit theo phép tương ứng một - một với T vector được bao gồm trong B , và bit thứ t trong T bit được sử dụng để chỉ báo liệu vector b_{t-1} thuộc tập vector C , trong đó $1 \leq t \leq T$.

Theo cách thức này, ánh xạ bit của T bit được sử dụng để xác định vector giới hạn, và thông tin chỉ báo của S tập D_0 đến D_{S-1} gồm chỉ S hoặc H trường bit. Theo cách này, khi S tương đối nhỏ, số lượng bit được yêu cầu để chỉ báo S tập D_0 đến D_{S-1} có thể được giảm.

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, thông tin chỉ báo của S tập D_0 đến D_{S-1} còn được sử dụng để chỉ báo tập vector C , thông tin chỉ báo của S tập D_0 đến D_{S-1} là T trường bit, T trường bit theo phép tương ứng một - một với T vector được bao gồm trong B , mỗi trường trong T trường bit gồm E bit, E lớn hơn hoặc bằng 1, và trường bit thứ t trong T trường bit được sử dụng để chỉ báo liệu vector b_{t-1} thuộc tập vector C , trong đó $1 \leq t \leq T$.

Dựa vào khía cạnh thứ nhất hoặc khía cạnh thứ hai, theo triển khai khả thi của khía cạnh thứ nhất hoặc khía cạnh thứ hai, khoảng giá trị của $p_{z,y-1,x-1}^1$ là tập A_1 ;

thông tin chỉ báo còn gồm thông tin chỉ báo của S tập E_0 đến E_{S-1} , E_0 đến E_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong

tập vector $C = \{c_0, c_1, \dots, c_{s-1}\}$, và E_j là tập con chuẩn của A_1 ; và

tập ma trận tiền mã hóa thứ hai vẫn không gồm $W = W_1 \times W_2$ mà thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ hai $p_{z,y-1,x-1}^1$ của ít nhất một phần tử trong các phần tử trong hàng x và hàng $x+M$ của W_2 tương ứng với c_j thuộc E_j .

Theo phương pháp theo phương án thực hiện sáng chế, việc giới hạn từ điển mã rõ ràng hơn có thể đạt được bằng cách giới hạn cả biên độ băng rộng lẫn biên độ băng phụ.

Theo khía cạnh thứ ba, thiết bị truyền thông được đề xuất, và thiết bị truyền thông có các chức năng triển khai thiết bị đầu cuối ở các thiết bị phương pháp của khía cạnh thứ nhất. Các chức năng có thể được triển khai bởi phần cứng, hoặc có thể được triển khai bằng phần cứng thực thi phần mềm tương ứng. Phần cứng hoặc phần mềm gồm một hoặc nhiều khối tương ứng với các chức năng nêu trên.

Theo khía cạnh thứ tư, thiết bị truyền thông được đề xuất, và thiết bị truyền thông có các chức năng triển khai thiết bị mạng ở các thiết bị phương pháp của khía cạnh thứ hai. Các chức năng có thể được triển khai bởi phần cứng, hoặc có thể được triển khai bằng phần cứng thực thi phần mềm tương ứng. Phần cứng hoặc phần mềm gồm một hoặc nhiều khối tương ứng với các chức năng nêu trên.

Theo khía cạnh thứ năm, thiết bị truyền thông được đề xuất, gồm bộ thu phát, bộ xử lý, và bộ nhớ. Bộ xử lý được tạo cấu hình để điều khiển bộ thu phát gửi và nhận tín hiệu; bộ nhớ được tạo cấu hình để lưu trữ chương trình máy tính; và bộ xử lý được tạo cấu hình để gọi chương trình máy tính từ bộ nhớ và chạy chương trình máy tính, sao cho thiết bị đầu cuối thực hiện phương pháp theo khía cạnh thứ nhất.

Theo khía cạnh thứ sáu, thiết bị truyền thông được đề xuất, gồm bộ

thu phát, bộ xử lý, và bộ nhớ. Bộ xử lý được tạo cấu hình để điều khiển bộ thu phát để gửi và nhận tín hiệu; bộ nhớ được tạo cấu hình để lưu trữ chương trình máy tính; và bộ xử lý được tạo cấu hình để gọi chương trình máy tính từ bộ nhớ và chạy chương trình máy tính, sao cho thiết bị mạng thực hiện phương pháp theo khía cạnh thứ hai.

Theo khía cạnh thứ bảy, sản phẩm chương trình máy tính được đề xuất, sản phẩm chương trình máy tính gồm mã chương trình máy tính, và khi mã chương trình máy tính chạy trên máy tính, máy tính thực hiện phương pháp theo các khía cạnh nêu trên.

Theo khía cạnh thứ tám, vật máy tính đọc được được đề xuất, vật máy tính đọc được lưu trữ mã chương trình, và khi mã chương trình máy tính chạy trên máy tính, máy tính thực hiện phương pháp theo các khía cạnh nêu trên.

Theo khía cạnh thứ chín, hệ vi mạch được đề xuất, và hệ vi mạch gồm bộ xử lý, và được sử dụng bởi thiết bị truyền thông để triển khai các chức năng theo các khía cạnh nêu trên, chẳng hạn tạo, tiếp nhận, gửi, hoặc xử lý dữ liệu và/hoặc thông tin liên quan đến các phương pháp nêu trên. Theo thiết kế khả thi, hệ vi mạch còn gồm bộ nhớ, và bộ nhớ được tạo cấu hình để lưu trữ lệnh chương trình và dữ liệu cần cho thiết bị đầu cuối. Hệ vi mạch có thể gồm vi mạch, hoặc có thể gồm vi mạch và thiết bị rời rạc khác.

Theo khía cạnh thứ mười, hệ vi mạch được đề xuất, và hệ vi mạch gồm bộ xử lý, được tạo cấu hình để hỗ trợ thiết bị truyền thông khi triển khai các chức năng theo các khía cạnh nêu trên, chẳng hạn tạo, tiếp nhận, gửi, hoặc xử lý dữ liệu và/hoặc thông tin liên quan đến các phương pháp nêu trên. Theo thiết kế khả thi, hệ vi mạch còn gồm bộ nhớ, và bộ nhớ được tạo cấu hình để lưu trữ lệnh chương trình và dữ liệu cần cho thiết bị mạng. Hệ vi mạch có thể gồm vi mạch, hoặc có thể gồm vi mạch và thiết bị rời rạc khác.

Mô tả vắn tắt các hình vẽ

Fig.1 là sơ đồ kiến trúc của hệ thống truyền thông di động được áp dụng cho phương án thực hiện sáng chế;

Fig.2 là lưu đồ của phương pháp xác định tập ma trận tiền mã hóa theo phương án thực hiện sáng chế;

Fig.3 là sơ đồ khối của thiết bị truyền theo phương án thực hiện sáng chế;

Fig.4 là sơ đồ khối của thiết bị truyền theo phương án thực hiện sáng chế;

Fig.5 là sơ đồ khối của thiết bị truyền theo phương án thực hiện khác của sáng chế; và

Fig.6 là sơ đồ khối của thiết bị truyền theo phương án thực hiện khác nữa của sáng chế.

Mô tả chi tiết sáng chế

Phần sau mô tả các giải pháp kỹ thuật của sáng chế dựa vào các hình vẽ đi kèm.

Các giải pháp kỹ thuật theo các phương án thực hiện sáng chế có thể được áp dụng cho các hệ thống truyền thông khác nhau, chẳng hạn: hệ thống truyền thông di động toàn cầu (Global System of Mobile communication – GSM), hệ thống đa truy nhập phân chia mã (Code Division Multiple Access - CDMA), hệ thống CDMA băng rộng (Wideband CDMA – WCDMA), hệ thống dịch vụ vô tuyến gói tổng hợp (General Packet Radio Service – GPRS), hệ thống tiến hóa dài hạn (Long Term Evolution – LTE), hệ thống LTE song công phân chia tần số (Frequency Division Duplex – FDD), hệ thống LTE song công phân chia thời gian (Time Division Duplex – TDD), hệ thống viễn thông di động toàn cầu (Universal Mobile Telecommunication System – UMTS), hệ thống truyền thông liên tác toàn cầu để truy nhập vi sóng (Worldwide

Interoperability for Microwave Access – WIMAX), hệ thống thế hệ thứ năm tương lai (5th Generation – 5G), hoặc hệ thống vô tuyến mới (New Radio – NR).

Fig.1 là sơ đồ kiến trúc của hệ thống truyền thông di động được áp dụng cho phương án thực hiện sáng chế. Như được thể hiện trên Fig.1, hệ thống truyền thông di động gồm thiết bị mạng lõi (core network - CN) 110, thiết bị mạng truy nhập (access network – AN) 120, và ít nhất một thiết bị đầu cuối (chẳng hạn thiết bị đầu cuối 130 và thiết bị đầu cuối 140 trên Fig.1). Thiết bị đầu cuối được kết nối với thiết bị AN 120 theo cách thức không dây, và thiết bị AN 120 được kết nối với thiết bị CN 110 theo cách thức không dây hoặc nối dây. Thiết bị CN 110 và thiết bị AN 120 có thể là các thiết bị vật lý độc lập khác nhau, hoặc các chức năng của thiết bị CN 110 và các chức năng logic của thiết bị AN có thể được tích hợp vào cùng thiết bị vật lý, hoặc một thiết bị vật lý có thể tích hợp vào một số chức năng của thiết bị CN 110 và một số chức năng của thiết bị AN 120. Thiết bị đầu cuối có thể ở vị trí cố định, hoặc có thể là di động. Fig.1 chỉ là sơ đồ, và hệ thống truyền thông có thể còn gồm thiết bị mạng khác, chẳng hạn, có thể còn gồm thiết bị chuyển tiếp không dây và thiết bị backhaul không dây (không được vẽ trên Fig.1). Phương án thực hiện sáng chế không giới hạn số lượng các thiết bị CN, các thiết bị AN, và các thiết bị đầu cuối được bao gồm trong hệ thống truyền thông di động.

Thiết bị đầu cuối theo phương án thực hiện sáng chế, chẳng hạn thiết bị đầu cuối 130 hoặc thiết bị đầu cuối 140, có thể được gọi là thiết bị người dùng (User Equipment – UE), thiết bị đầu cuối, thiết bị đầu cuối truy nhập, khối thuê bao, trạm thuê bao, trạm di động, trạm từ xa, thiết bị đầu cuối từ xa, thiết bị di động, thiết bị đầu cuối người dùng, thiết bị truyền thông không dây, đại lý người dùng, thiết bị người dùng, hoặc tương tự. Thiết bị đầu cuối có thể theo cách khác là điện thoại tế bào, điện thoại không dây, điện thoại giao thức khởi tạo phiên (Session Initiation

Protocol – SIP), trạm vòng lặp cục bộ không dây (Wireless Local Loop – WLL), hỗ trợ số cá nhân (Personal Digital Assistant – PDA), thiết bị cầm tay hoặc thiết bị tính toán có chức năng truyền thông không dây, thiết bị xử lý khác được kết nối với modem không dây, thiết bị trong xe, hoặc thiết bị đeo được, thiết bị đầu cuối trong mạng 5G không dây, thiết bị đầu cuối trong mạng di động mặt đất công cộng tương lai (Public Land Mobile Network – PLMN), hoặc tương tự. Điều này không bị giới hạn theo phương án thực hiện sáng chế.

Thiết bị mạng theo phương án thực hiện sáng chế, chẳng hạn thiết bị AN 120, có thể là thiết bị được tạo cấu hình để truyền thông với thiết bị đầu cuối. Thiết bị mạng có thể là trạm thu phát gốc (Base Transceiver Station – BTS) trong GSM hoặc trong CDMA, nút B (NodeB – NB) trong hệ thống WCDMA, nút B tiến hóa (Evolutional Node B – eNB) trong hệ thống LTE, hoặc bộ điều khiển không dây trong kịch bản mạng truy nhập vô tuyến đám mây (Cloud Radio Access Network – CRAN). Theo cách khác, thiết bị mạng có thể là trạm chuyển tiếp, điểm truy nhập (access point – AP), thiết bị trong xe, thiết bị đeo tay, thiết bị mạng trong mạng 5G tương lai, thiết bị mạng trong mạng PLMN tiến hóa tương lai, hoặc tương tự. Điều này không bị giới hạn theo phương án thực hiện sáng chế.

Cách thức giới hạn tập con ma trận tiền mã hóa trong hệ thống LTE đang giới hạn các vector có thể được chọn cho W_1 . Cụ thể là, thiết bị mạng thông báo thiết bị đầu cuối về các vector có thể được sử dụng bởi thiết bị đầu cuối. Nếu vector cụ thể bị giới hạn, chẳng hạn, vector thứ nhất bị giới hạn, vector thứ nhất không thể xuất hiện trong W_1 khi thiết bị đầu cuối lựa chọn ma trận tiền mã hóa. Tuy nhiên, do các vector gần với vector thứ nhất có năng lượng tương đối mạnh theo hướng của vector thứ nhất, thiết bị mạng thường không thể giới hạn việc sử dụng chỉ vector thứ nhất mà cũng cần giới hạn các vector gần với vector thứ nhất. Nếu phương pháp

theo giải pháp kỹ thuật đã biết được sử dụng, các vector gần với vector thứ nhất cũng không thể xuất hiện trong W_1 . Trong trường hợp này, số lượng tương đối lớn ma trận tiền mã hóa không thể được sử dụng, và kết quả là, hiệu năng hệ thống suy giảm.

Trong NR, ma trận tiền mã hóa loại II được định nghĩa: $W = W_1 \times W_2$. Hiện tại, không công nghệ nào liên quan đến giải pháp giới hạn tập con ma trận tiền mã hóa của ma trận tiền mã hóa loại II $W = W_1 \times W_2$. Nếu cách thức giới hạn ma trận tiền mã hóa trong hệ thống LTE được sử dụng, số lượng tương đối lớn ma trận tiền mã hóa không thể được sử dụng, và kết quả là, hiệu năng hệ thống suy giảm.

Do vậy, sáng chế đề xuất phương pháp xác định tập ma trận tiền mã hóa. Trường hợp trong đó số lượng tương đối lớn ma trận tiền mã hóa trong tập ma trận tiền mã hóa không thể được sử dụng có thể được tránh bằng cách giới hạn các hệ số nhân trong W_2 tương ứng với các vector thay vì trực tiếp sử dụng vector, nhờ đó cải thiện hiệu năng hệ thống.

Phương pháp xác định tập ma trận tiền mã hóa theo phương án thực hiện sáng chế có thể được áp dụng cho ma trận tiền mã hóa loại II W trong NR, hoặc được áp dụng cho ma trận tiền mã hóa W thỏa mãn điều kiện sau:

$W = W_1 \times W_2$, trong đó W là ma trận của N_t hàng và R cột, N_t là số lượng cổng anten, N_t lớn hơn hoặc bằng R , R là giá trị của xếp hạng, và W_1 thỏa mãn phần sau:

$$W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$$

trong đó $X = [b_{k_0} \ \dots \ b_{k_{M-1}}]$, b_{k_i} là vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B , $T \geq M$, và T là số nguyên; và

W_2 là ma trận của $2M$ hàng và R cột, phần tử $W_2(x,y)$ trong hàng x

và cột y của W_2 thỏa mãn $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2$, phần tử $W_2(x+M, y)$ trong hàng $x+M$ và cột y của W_2 thỏa mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0,1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1.

Đối với tập ma trận tiền mã hóa (được ký hiệu là tập ma trận tiền mã hóa thứ nhất) gồm ma trận tiền mã hóa W thỏa mãn điều kiện nêu trên, theo phương pháp xác định tập ma trận tiền mã hóa theo sáng chế, thiết bị đầu cuối có thể xác định, từ tập ma trận tiền mã hóa thứ nhất dựa trên thông tin chỉ báo được gửi bởi thiết bị mạng, tập ma trận tiền mã hóa thứ hai có thể được sử dụng.

Theo sáng chế, $p_{z,y-1,x-1}^0$ có thể đại diện biên độ bằng rộng, $p_{z,y-1,x-1}^1$ có thể đại diện biên độ bằng góc, và $p_{z,y-1,x-1}^2$ có thể đại diện pha. Pha này được biểu diễn bằng số phức có môđun bằng 1. Khi phần tử $W_2(x, y)$ ở hàng x và cột y của W_2 được biểu diễn chỉ bằng tích số $p_{0,y-1,x-1}^0$ và $p_{0,y-1,x-1}^2$, có thể được xem xét rằng $p_{0,y-1,x-1}^1 = 1$. Tương tự, đối với $W_2(x+M, y)$, khi $W_2(x+M, y)$ được biểu diễn chỉ bằng tích số của $p_{1,y-1,x-1}^0$ và pha $p_{1,y-1,x-1}^2$, $p_{1,y-1,x-1}^1 = 1$.

Fig.2 là lưu đồ của phương pháp xác định tập ma trận tiền mã hóa theo phương án thực hiện sáng chế. Phương pháp có thể được áp dụng cho ma trận tiền mã hóa W nêu trên. Phần sau mô tả chi tiết, dựa vào Fig.2, phương pháp xác định tập ma trận tiền mã hóa theo phương án thực hiện sáng chế.

S210. Thiết bị mạng gửi thông tin chỉ báo đến thiết bị đầu cuối.

Thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} . D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với C_0 đến C_{S-1} , vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên.

S220. Thiết bị đầu cuối xác định, dựa trên thông tin chỉ báo, tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R .

Tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

Cụ thể là, thiết bị đầu cuối có thể xác định, dựa trên thông tin chỉ báo được gửi bởi thiết bị mạng, D_0 đến D_{S-1} rằng theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập vector C . Thiết bị đầu cuối xác định, dựa trên tập vector C và các tập từ D_0 đến D_{S-1} , rằng nếu vector cột thứ x được bao gồm trong X của $W = W_1 \times W_2$ trong tập ma trận tiền mã hóa thứ nhất là vector c_j và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j , sau đó $W = W_1 \times W_2$ là ma trận tiền mã hóa bị cấm. Nói cách khác, ma trận tiền mã hóa không thể được sử dụng. Sau khi vector tiền mã hóa bị cấm bị loại bỏ khỏi tập ma trận tiền mã hóa thứ nhất, các vector tiền mã hóa còn lại tạo thành tập ma trận tiền mã hóa thứ hai. Theo cách khác, thiết bị đầu cuối xác định, dựa trên tập vector C và các tập từ D_0 đến D_{S-1} , rằng nếu X trong $W = W_1 \times W_2$ không thuộc tập vector C , hoặc vector cột thứ x được bao gồm trong X của $W = W_1 \times W_2$ là vector c_j nhưng hệ số nhân

thứ nhất $p_{z,y-1,x-1}^0$ của cả hai phần tử trong hàng x và hàng $x+M$ của W_2 không thuộc D_j , sau đó $W = W_1 \times W_2$ thuộc tập ma trận tiền mã hóa thứ hai.

Theo phương pháp xác định tập ma trận tiền mã hóa theo sáng chế, trường hợp trong đó số lượng tương đối lớn ma trận tiền mã hóa trong tập ma trận tiền mã hóa không thể được sử dụng có thể được tránh bằng cách giới hạn các hệ số nhân trong W_2 tương ứng với các vector thay vì trực tiếp sử dụng vector, nhờ đó cải thiện hiệu năng hệ thống.

Phần sau mô tả phương án thực hiện sáng chế bằng cách sử dụng $A_0 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}, \sqrt{0.0313}, \sqrt{0.0156}, 0\}$ làm ví dụ.

Chẳng hạn, $R = 1$ và $T = 32$. Do $T = 32$, $B = \{b_0, b_1, \dots, b_{31}\}$. Tập vector C là $C = \{b_0, b_1\}$, và tập tương ứng với b_0 là $D_0 = \{1, \sqrt{0.5}\}$, tập tương ứng với b_1 là $D_1 = \{1, \sqrt{0.5}, \sqrt{0.25}\}$, và các phần tử của D_0 không bao gồm $\sqrt{0.125}$ và $\sqrt{0.25}$. Giả sử rằng, trong tập từ điển mã thứ nhất, ma trận tiền mã hóa (được ký hiệu là W^1) thỏa mãn $W^1 = W_1^1 \times W_2^1$, ma trận tiền mã hóa khác (được ký hiệu là W^2) thỏa mãn $W^2 = W_1^2 \times W_2^2$, và:

$$W_1^1 = \begin{bmatrix} b_0 & b_1 & 0 & 0 \\ 0 & 0 & b_0 & b_1 \end{bmatrix}, \quad W_2^1 = \begin{bmatrix} p_{0,0,0}^0 \cdot p_{0,0,0}^1 \cdot p_{0,0,0}^2 \\ p_{0,0,1}^0 \cdot p_{0,0,1}^1 \cdot p_{0,0,1}^2 \\ p_{1,0,0}^0 \cdot p_{1,0,0}^1 \cdot p_{1,0,0}^2 \\ p_{1,0,1}^0 \cdot p_{1,0,1}^1 \cdot p_{1,0,1}^2 \end{bmatrix} = \begin{bmatrix} \sqrt{0.5} \cdot p_{0,0,0}^1 \cdot p_{0,0,0}^2 \\ \sqrt{0.25} \cdot p_{0,0,1}^1 \cdot p_{0,0,1}^2 \\ \sqrt{0.5} \cdot p_{1,0,0}^1 \cdot p_{1,0,0}^2 \\ \sqrt{0.125} \cdot p_{1,0,1}^1 \cdot p_{1,0,1}^2 \end{bmatrix}$$

$$W_1^2 = \begin{bmatrix} b_0 & b_1 & 0 & 0 \\ 0 & 0 & b_0 & b_1 \end{bmatrix}, \quad W_2^2 = \begin{bmatrix} p_{0,0,0}^0 \cdot p_{0,0,0}^1 \cdot p_{0,0,0}^2 \\ p_{0,0,1}^0 \cdot p_{0,0,1}^1 \cdot p_{0,0,1}^2 \\ p_{1,0,0}^0 \cdot p_{1,0,0}^1 \cdot p_{1,0,0}^2 \\ p_{1,0,1}^0 \cdot p_{1,0,1}^1 \cdot p_{1,0,1}^2 \end{bmatrix} = \begin{bmatrix} \sqrt{0.125} \cdot p_{0,0,0}^1 \cdot p_{0,0,0}^2 \\ \sqrt{0.0625} \cdot p_{0,0,1}^1 \cdot p_{0,0,1}^2 \\ \sqrt{0.125} \cdot p_{1,0,0}^1 \cdot p_{1,0,0}^2 \\ \sqrt{0.125} \cdot p_{1,0,1}^1 \cdot p_{1,0,1}^2 \end{bmatrix}$$

Do vậy, w^1 có thể được biểu diễn như sau:

$$W^1 = W_1^1 \times W_2^1 = \begin{bmatrix} b_0 \times (p_{0,0,0}^0 \cdot p_{0,0,0}^1 \cdot p_{0,0,0}^2) \\ b_0 \times (p_{1,0,0}^0 \cdot p_{1,0,0}^1 \cdot p_{1,0,0}^2) \end{bmatrix} + \begin{bmatrix} b_1 \times (p_{0,0,1}^0 \cdot p_{0,0,1}^1 \cdot p_{0,0,1}^2) \\ b_1 \times (p_{1,0,1}^0 \cdot p_{1,0,1}^1 \cdot p_{1,0,1}^2) \end{bmatrix}$$

w^2 có cùng dạng biểu diễn. Các phép tương ứng tồn tại giữa vector

b_0 và các hệ số nhân thứ nhất $p_{0,0,0}^0$ và $p_{1,0,0}^0$, giữa b_0 và các hệ số nhân thứ hai $p_{0,0,0}^1$ và $p_{1,0,0}^1$, và giữa b_0 và các hệ số nhân thứ ba $p_{0,0,0}^2$ và $p_{1,0,0}^2$. Các phép tương ứng tồn tại giữa vector b_1 và các hệ số nhân thứ nhất $p_{0,0,1}^0$ và $p_{1,0,1}^0$, giữa b_1 và các hệ số nhân thứ hai $p_{0,0,1}^1$ và $p_{1,0,1}^1$, và giữa b_1 và các hệ số nhân thứ ba $p_{0,0,1}^2$ và $p_{1,0,1}^2$.

Đối với W^1 , vector b_0 trong cột 1 của W_1^1 thuộc tập vector C , và hệ số nhân $\sqrt{0.5}$ của các phần tử trong hàng 1 của W_2^1 thuộc D_0 . Do vậy, có thể xác định rằng tập ma trận tiền mã hóa thứ hai không gồm W^1 . Nói cách khác, W^1 không thuộc tập ma trận tiền mã hóa thứ hai.

Đối với W^2 , mặc dù vector b_0 trong cột 1 và cột 3 của W_1^2 thuộc tập vector C , hệ số nhân $\sqrt{0.125}$ của các phần tử trong hàng 1 và hàng 3 của W_2^2 không thuộc D_0 . Vector b_1 trong cột 2 và cột 4 của W_1^2 thuộc tập vector C , nhưng hệ số nhân $\sqrt{0.0625}$ hoặc hệ số nhân $\sqrt{0.125}$ của các phần tử trong hàng 2 và hàng 4 của W_2^2 không thuộc D_1 . Do vậy, có thể xác định rằng W^2 thuộc tập ma trận tiền mã hóa thứ hai.

Nên hiểu rằng W^1 và W^2 nêu trên là ví dụ cụ thể của ma trận thỏa mãn $W = W_1 \times W_2$ trong tập ma trận tiền mã hóa thứ nhất, W_1^1 và W_1^2 là hai ví dụ cụ thể của W_1 , và W_2^1 và W_2^2 là hai ví dụ cụ thể của W_2 .

Phần sau mô tả chi tiết thông tin chỉ báo được gửi bởi thiết bị mạng.

Phần sau mô tả chi tiết bảy định dạng khả thi của thông tin chỉ báo (được ký hiệu là thông tin chỉ báo #1) của S tập D_0 đến D_{S-1} . Nên hiểu rằng cách thức xác định tập vector C bởi thiết bị đầu cuối không bị giới hạn theo phương án thực hiện sáng chế.

Định dạng 1

Thông tin chỉ báo #1 gồm S trường bit, S trường bit theo phép tương ứng một - một với D_0 đến D_{S-1} , mỗi trường bit gồm ít nhất một bit, và trường bit tương ứng với D_j chỉ báo phần tử (được ký hiệu là g_j) của A_0 .

Phần tử bất kỳ của D_j lớn hơn g_j .

Chẳng hạn, thiết bị đầu cuối có thể xác định, dựa trên thông tin chỉ báo, rằng tập vector C thỏa mãn: $C = \{c_0, c_1, \dots, c_{S-1}\} = \{b_0, b_1, \dots, b_6\}$ và $S = 7$. Thông tin chỉ báo được gửi bởi thiết bị mạng gồm bảy trường bit (được ký hiệu là trường bit #1 đến trường bit #7). Trường bit #1 đến trường bit #7 theo phép tương ứng một - một với bảy vector trong tập vector C . Cụ thể là trường bit #1 tương ứng với b_0 , trường bit #2 tương ứng với b_1 , ..., và trường bit #7 tương ứng với b_6 . Mỗi trường bit gồm ba bit, và mỗi trường bit chỉ báo phần tử của A_0 . Thiết bị đầu cuối có thể xác định D_0 đến D_6 dựa trên trường bit #1 đến trường bit #7. Phần mô tả được nêu dựa vào bảng 1.

Bảng 1

b_0	b_1	b_2	b_3	b_4	b_5	b_6
Trường bit #1	Trường bit #2	Trường bit #3	Trường bit #4	Trường bit #5	Trường bit #6	Trường bit #7
[0 0 1]	[0 1 0]	[0 1 1]	[1 0 0]	[1 0 1]	[1 1 0]	[1 1 1]
$\sqrt{0.0156}$	$\sqrt{0.0313}$	$\sqrt{0.0625}$	$\sqrt{0.125}$	$\sqrt{0.25}$	$\sqrt{0.5}$	1

Dựa vào bảng 1, trường bit #1 là 001, chỉ báo phần tử $\sqrt{0.0156}$ của A_0 . Tất cả các phần tử lớn hơn $\sqrt{0.0156}$ ở A_0 tạo D_0 , tức là:

$$D_0 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}, \sqrt{0.0313}\}$$

Tương tự, D_0 đến D_6 có thể được xác định lần lượt dựa trên trường bit #2 đến trường bit #5.

Theo giải pháp kỹ thuật đã biết, thông thường cách thức ánh xạ bit được sử dụng để chỉ báo. Theo sáng chế, cách thức ánh xạ bit có thể được sử dụng để chỉ báo mỗi biên độ khả dụng của mỗi vector giới hạn. Chẳng hạn, nếu A_0 có tám biên độ được chọn, mỗi vector cần tám bit để chỉ báo

biên độ giới hạn của vector. Tuy nhiên, theo sáng chế, khi biên độ bị giới hạn sử dụng, thông thường tất cả các biên độ lớn hơn hoặc bằng biên độ bị giới hạn sử dụng. Do vậy, cách thức chỉ báo một trong các biên độ của A_0 có thể được sử dụng để giới hạn. Theo cách này, mỗi vector cần chỉ ba bit để xác định giá trị biên độ giới hạn của vector.

Định dạng 2

A_0 gồm F phần tử. Thông tin chỉ báo #1 gồm S trường bit, S trường bit theo phép tương ứng một - một với D_0 đến D_{S-1} , mỗi trường bit gồm F bit, và F bit được sử dụng lần lượt để chỉ báo F phần tử của A_0 . Trong F bit của trường bit tương ứng với D_j , phần tử của A_0 được chỉ báo bởi bit là 0 hoặc 1 thuộc D_j .

Chẳng hạn, thiết bị đầu cuối có thể xác định, dựa trên thông tin chỉ báo, rằng tập vector C thỏa mãn: $C = \{c_0, c_1, \dots, c_{S-1}\} = \{b_0, b_1, \dots, b_6\}$, $S = 7$, và $F = 8$. Thông tin chỉ báo #1 gồm bảy trường bit (được ký hiệu là trường bit #1 đến trường bit #7). Trường bit #1 đến trường bit #7 theo phép tương ứng một - một với bảy vector trong tập vector C . Cụ thể là trường bit #1 tương ứng với b_0 , trường bit #2 tương ứng với b_1 , ..., và trường bit #7 tương ứng với b_6 . Mỗi trường bit gồm tám bit. Theo thứ tự từ bit trọng số lớn nhất đến bit trọng số nhỏ nhất, các bit của trường bit lần lượt chỉ báo phần tử thứ nhất đến phần tử thứ tám của A_0 . Giá trị được chỉ báo bởi bit là 0 hoặc 1 thuộc D_j . Chẳng hạn, nếu bit là 0 chỉ báo rằng giá trị được chỉ báo bởi bit thuộc D_j , D_0 đến D_6 có thể được xác định dựa trên trường bit #1 đến trường bit #7. Phần mô tả được thực hiện dựa vào Bảng 2.

Bảng 2

b_0	b_1	b_2	b_3	b_4	b_5	b_6
Trường bit #1	Trường bit #2	Trường bit #3	Trường bit #4	Trường bit #5	Trường bit #6	Trường bit #7
11000000	11100000	11100000	11010000	00001100	00000110	11011000

Dựa vào bảng 2, trường bit #1 là 11000000. Có thể xác định rằng tập D_0 tương ứng với trường bit #1 là $D_0 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}, \sqrt{0.0313}\}$. Nếu trường bit #2 là 11100000, có thể xác định rằng tập D_1 tương ứng với trường bit #2 là $D_1 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}\}$. Tương tự, D_2 đến D_6 có thể được xác định lần lượt dựa trên trường bit #3 đến trường bit #7.

Đối với định dạng 1 và định dạng 2 nêu trên, ngoài ra, thông tin chỉ báo của S tập D_0 đến D_{S-1} là T trường bit, T trường bit tương ứng với T vector trong tập vector B, và $S \leq T$. Trường bit thứ t trong T trường bit được sử dụng để chỉ báo liệu vector b_t thuộc tập vector C, trong đó $0 \leq t \leq T - 1$. S trường bit trong T trường bit xác định cả S vector trong tập vector C lần D_0 đến D_{S-1} .

Chẳng hạn, ở định dạng 1 nêu trên, trường bit thứ t trong S trường bit là 111. Giá trị được xác định bởi trường bit là 1, chỉ báo rằng tất cả các phần tử của A_0 có thể được sử dụng. Do vậy, có thể xác định rằng vector b_{t-1} không thuộc C.

Một cách tùy chọn, thông tin chỉ báo có thể còn gồm thông tin chỉ báo (được ký hiệu là thông tin chỉ báo #2) của tập vector C. Thông tin chỉ báo #2 gồm T bit, T bit theo phép tương ứng một - một với T vector được bao gồm trong B, và bit thứ t trong T bit được sử dụng để chỉ báo liệu vector b_{t-1} thuộc tập vector C, trong đó $1 \leq t \leq T$.

Chẳng hạn, $T = 8$, thông tin chỉ báo #2 gồm tám bit, tám bit, theo thứ

tự bit trọng số lớn nhất đến bit trọng số nhỏ nhất, lần lượt tương ứng với $\mathbf{b}_0, \mathbf{b}_1, \dots, \mathbf{b}_7$, và bit bằng 0 chỉ báo rằng vector $\mathbf{b}_i$ thuộc tập vector $\mathbf{C}$. Nếu thông tin chỉ báo #2 là 00111111, có thể xác định rằng $\mathbf{b}_0$ và $\mathbf{b}_1$ thuộc tập vector $\mathbf{C}$.

Nên hiểu rằng thông tin chỉ báo #2 ở đây khác thông tin chỉ báo #1.

Một cách tùy chọn, thông tin chỉ báo có thể được sử dụng để chỉ báo $\mathbf{b}_{f_h}$ và k_h , thiết bị đầu cuối có thể xác định tập vector $\mathbf{C}$ và các tập từ D_0 đến D_{S-1} dựa trên $\mathbf{b}_{f_h}$ và k_h , và thiết bị đầu cuối còn có thể xác định tập ma trận tiền mã hóa thứ hai. Chẳng hạn, thiết bị đầu cuối có thể xác định tập $\mathbf{C}$ và các tập D_0 đến D_{S-1} dựa trên $\mathbf{b}_{f_h}$ và k_h theo hai cách thức sau.

Cách thức 1

Vector bất kỳ $\mathbf{c}_j$ của $\mathbf{C}$ và phần tử bất kỳ $\mathbf{D}_j(v)$ của $\mathbf{D}_j$ thỏa mãn điều kiện sau:

$$|\mathbf{D}_j(v) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_j| > k_h$$

trong đó $\mathbf{b}_{f_h}$ là vector của $\mathbf{B}$, $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T-1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

Cụ thể là, thiết bị đầu cuối có thể thu thập $\mathbf{b}_{f_h}$ và k_h dựa trên thông tin chỉ báo được gửi bởi thiết bị mạng; xác định, dựa trên $\mathbf{b}_{f_h}$ và k_h , tập vector $\mathbf{C}$ và các tập D_0 đến D_{S-1} thỏa mãn biểu thức quan hệ nêu trên; và sau đó xác định tập ma trận tiền mã hóa thứ hai.

Cách thức 2

$\mathbf{C}$ gồm ít nhất M vector trực giao lẫn nhau, và M vector trực giao lẫn nhau bất kỳ $\mathbf{c}_{j_0}, \mathbf{c}_{j_1}, \dots, \mathbf{c}_{j_{M-1}}$ và các phần tử $\mathbf{D}_{j_0}(v_0), \mathbf{D}_{j_1}(v_1), \dots, \mathbf{D}_{j_{M-1}}(v_{M-1})$ thỏa mãn điều kiện sau:

$$\frac{|\mathbf{D}_{j_0}(v_0) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_0}|^2 + |\mathbf{D}_{j_1}(v_1) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_1}|^2 + \dots + |\mathbf{D}_{j_{M-1}}(v_{M-1}) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_{M-1}}|^2}{|\mathbf{D}_{j_0}(v_0)|^2 + |\mathbf{D}_{j_1}(v_1)|^2 + \dots + |\mathbf{D}_{j_{M-1}}(v_{M-1})|^2} > k_h$$

trong đó $\mathbf{D}_{j_0}(v_0), \mathbf{D}_{j_1}(v_1), \dots, \mathbf{D}_{j_{M-1}}(v_{M-1})$ là các phần tử của các tập

$D_{j_0}, D_{j_1}, \dots, D_{j_{M-1}}$ lần lượt, b_{f_h} là vector của B, $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T-1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

Cụ thể là, thiết bị đầu cuối có thể thu thập b_{f_h} và k_h dựa trên thông tin chỉ báo được gửi bởi thiết bị mạng; xác định, dựa trên b_{f_h} và k_h , tập vector C và các tập từ D_0 đến D_{S-1} thỏa mãn biểu thức quan hệ nêu trên; và sau đó xác định tập ma trận tiền mã hóa thứ hai.

Theo cách thức này, ít nhất M vector trực giao đồng thời bị giới hạn. Do X ở W1 gồm M vector, cách thức này thực sự giới hạn M vector được bao gồm trong W1. Do từ điển mã được tạo bằng tổ hợp tuyến tính của các vector trong W1, cách này có thể giới hạn chính xác hơn từ điển mã.

Chẳng hạn, $T = 8$, tập vector B gồm tám vector $b_0, b_1, \dots, b_7$, và $M = 2$, trong đó vector b_0 trực giao vector b_4 , vector b_1 trực giao b_5 , vector b_2 trực giao b_6 , và vector b_3 trực giao vector b_7 . Thiết bị mạng thông báo thiết bị đầu cuối về $b_{f_1} = b_0$, $k_1 = 0.5$, và $H = 1$ bằng cách sử dụng thông tin chỉ báo; và thiết bị đầu cuối lần lượt thay thế (b_0, b_4) , (b_1, b_5) , (b_2, b_6) , và (b_3, b_7) thành công thức ở cách thức 2. Phần sau sử dụng (b_0, b_4) làm ví dụ:

Hệ số nhân thứ nhất tương ứng với b_0 là a_0 , hệ số nhân thứ nhất tương ứng với b_1 là a_1 , a_0 thuộc A_0 , và a_1 thuộc A_0 . Nếu

$$\frac{|a_0 \times (b_0)^H \times b_0|^2 + |a_1 \times (b_0)^H \times b_1|^2}{|a_0|^2 + |a_1|^2} > 0.5,$$

các vector b_0 và b_1 thuộc C, a_0 thuộc D_0 , và a_1 thuộc D_1 . Tất cả các hệ số nhân thứ nhất ở A_0 được duyệt ngang. Tất cả a_0 thỏa mãn công thức nêu trên thuộc tập D_0 , và tất cả a_1 thỏa mãn công thức nêu trên thuộc tập D_1 .

(b_1, b_5) , (b_2, b_6) , và (b_3, b_7) được duyệt ngang, và tất cả các hệ số thứ nhất ở A_0 tương ứng với mỗi cặp các vector trực giao được duyệt ngang. Các vector thỏa mãn công thức nêu trên thuộc tập C, và hệ số nhân thứ

nhất tương ứng với mỗi vector và thỏa mãn điều kiện thuộc tập D_j tương ứng với vector.

Phần sau mô tả cụ thể cách thức thiết bị đầu cuối xác định b_{f_h} và k_h .

Một cách tùy chọn, thông tin chỉ báo được gửi bởi thiết bị mạng có thể gồm thông tin chỉ báo (được ký hiệu là thông tin chỉ báo #3) của k_h .

Theo triển khai khả thi, thông tin chỉ báo #3 có thể gồm H trường bit, và trường bit thứ h ở H trường bit được sử dụng để chỉ báo k_h .

Chẳng hạn, $k_h \in \{1, 0.5, 0.25, 0\}$. Mỗi trường bit gồm hai bit được sử dụng để chỉ báo giá trị của $\{1, 0.5, 0.25, 0\}$. Giả sử rằng $H = 6$, sáu trường bit được bao gồm trong thông tin chỉ báo được ký hiệu là trường bit #1 đến trường bit #6. Phần mô tả được nêu dựa vào bảng 3.

Bảng 3

Trường bit #1	Trường bit #2	Trường bit #3	Trường bit #4	Trường bit #5	Trường bit #6
00	01	10	11	10	11
0	0,25	0,5	1	0,5	1

Trường bit #1 đến trường bit #6 lần lượt chỉ báo $k_1 = 0$, $k_2 = 0.25$, $k_3 = 0.5$, $k_4 = 1$, $k_5 = 0.5$, và $k_6 = 1$. Trong tập vector B , vector thứ f_1-1 , vector thứ f_2-1 , vector thứ f_3-1 , vector thứ f_4-1 , vector thứ f_5-1^{th} , và vector thứ f_6-1 là b_{f_1} , b_{f_2} , b_{f_3} , b_{f_4} , b_{f_5} , b_{f_6} lần lượt, tương ứng với trường bit #1, trường bit #2, trường bit #3, trường bit #4, trường bit #5, và trường bit #6. Chẳng hạn, đối với trường bit #2 tương ứng với b_{f_2} , ngưỡng của trường bit #2 là $k_2 = 0.25$.

Theo cách thức này, tập vector C và D_j có thể được xác định bằng cách sử dụng thông tin chỉ báo gồm số lượng bit tương đối nhỏ. Trong trường hợp đặc biệt, ít nhất hai vector và D_j tương ứng với mỗi vector trong ít nhất hai vector có thể được xác định bằng cách sử dụng chỉ một trường bit ($H = 1$).

Một cách tùy chọn, thông tin chỉ báo được gửi bởi thiết bị mạng có thể gồm thông tin chỉ báo (được ký hiệu là thông tin chỉ báo #4) của b_{f_h} , và thiết bị đầu cuối có thể xác định b_{f_h} dựa trên thông tin chỉ báo #4.

Theo triển khai khả thi, thông tin chỉ báo #4 gồm H bit, và bit thứ h được sử dụng để chỉ báo b_{f_h} .

Chẳng hạn, $H = 4$, thông tin chỉ báo được gửi bởi thiết bị mạng gồm T bit, và T bit theo phép tương ứng một - một với T vector trong T tập vector B. Chẳng hạn, $T = 8$, ánh xạ bit là 00001111, thông tin chỉ báo #4 gồm bốn bit trọng số nhỏ nhất của ánh xạ bit, và bit thứ h trong bốn bit trọng số nhỏ nhất chỉ báo b_h .

Một cách tùy chọn, theo phương án thực hiện sáng chế, thông tin chỉ báo có thể theo cách khác là thông tin chỉ báo #5. Thông tin chỉ báo #5 có thể chỉ báo cả tập vector c lần D_0 đến D_{S-1} .

Cụ thể là, thông tin chỉ báo #5 là T trường bit. T trường bit theo phép tương ứng một - một với T vector được bao gồm trong B, mỗi trường trong T trường bit gồm E bit, E lớn hơn hoặc bằng 1, và trường bit thứ t trong T trường bit được sử dụng để chỉ báo liệu vector b_{t-1} thuộc tập vector C, trong đó $1 \leq t \leq T$.

Theo cách thức này, ánh xạ bit của T bit được sử dụng để xác định vector giới hạn, và thông tin chỉ báo của S tập D_0 đến D_{S-1} gồm chỉ S hoặc H trường bit. Theo cách này, khi S tương đối nhỏ, số lượng bit được yêu cầu để chỉ báo S tập D_0 đến D_{S-1} có thể được giảm.

Theo triển khai khả thi, mỗi trường bit chỉ báo phần tử của A_0 , và nếu tập gồm các phần tử lớn hơn hoặc bằng phần tử được chỉ báo bởi nhóm bit cụ thể là tập con chuẩn của A_0 , vector được chỉ báo bởi nhóm bit thuộc tập vector C.

Chẳng hạn, $E = 3$, $T = 8$, và $S = 7$. Thông tin chỉ báo được gửi bởi thiết bị mạng gồm tám trường bit (được ký hiệu là trường bit #1 đến

trường bit #8). Trường bit #1 đến trường bit #8 theo phép tương ứng một - một với T vector trong tập vector B. Cụ thể là trường bit #1 tương ứng với b_0 , trường bit #2 tương ứng với b_1 , ..., và trường bit #8 tương ứng với b_7 . Mỗi trường bit gồm ba bit, và mỗi trường bit chỉ báo phần tử của A_0 . Phần mô tả được nêu dựa vào bảng 4.

Bảng 4

b_0	b_1	b_2	b_3	b_4	b_5	b_6	b_7
Trường bit #1	Trường bit #2	Trường bit #3	Trường bit #4	Trường bit #5	Trường bit #6	Trường bit #7	Trường bit #8
[0 0 0]	[0 0 1]	[0 1 0]	[0 1 1]	[1 0 0]	[1 0 1]	[1 1 0]	[1 1 1]
0	$\sqrt{0.0156}$	$\sqrt{0.0313}$	$\sqrt{0.0625}$	$\sqrt{0.125}$	$\sqrt{0.25}$	$\sqrt{0.5}$	1

Dựa vào bảng 4, mỗi trường trong trường bit #2 đến trường bit #8 được sử dụng để chỉ báo phần tử khác 0 của A_0 . Trường bit #2 đến trường bit #8 theo phép tương ứng một - một với các vector trong tập C, và trường bit #2 đến trường bit #8 có thể được sử dụng để chỉ báo D_0 đến D_6 .

Chẳng hạn, trường bit #2 là 001, chỉ báo phần tử $\sqrt{0.0156}$ của A_0 . Tất cả các phần tử lớn hơn $\sqrt{0.0156}$ ở A_0 tạo thành D_0 , tức là:

$$D_0 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}, \sqrt{0.0313}\}$$

Tương tự, D_1 đến D_6 có thể được xác định lần lượt dựa trên trường bit #3 đến trường bit #8.

Trường bit #1 bằng 000, chỉ báo phần tử 0 của A_0 . Tất cả các phần tử lớn hơn 0 ở A_0 tạo thành b_0 , tương ứng với tập $\{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}, \sqrt{0.0313}, \sqrt{0.0156}\}$. Tập này là A_0 ; do vậy, b_0 không thuộc tập vector C.

Theo triển khai khả thi khác, E bit lần lượt được sử dụng để chỉ báo E phần tử của A_0 . Nếu các bit của trường bit cụ thể đều bằng 0 hoặc đều

bằng 1, chỉ báo rằng vector tương ứng với trường bit không thuộc tập vector C, và vector tương ứng với trường bit có bit đều không bằng 0 hoặc 1 thuộc tập vector C.

Chẳng hạn, $E = 8$, $T = 8$, và $S = 7$. Thông tin chỉ báo được gửi bởi thiết bị mạng gồm tám trường bit (được ký hiệu là trường bit #1 đến trường bit #8). Trường bit #1 đến trường bit #8 theo phép tương ứng một - một với T vector trong tập vector B. Cụ thể là trường bit #1 tương ứng với b_0 , trường bit #2 tương ứng với $b_1 \dots$ và trường bit #8 tương ứng với b_7 .

Mỗi trường bit gồm tám bit. Theo thứ tự từ bit trọng số lớn nhất đến bit trọng số nhỏ nhất, các bit của trường bit lần lượt chỉ báo phần tử thứ nhất đến phần tử thứ tám của A_0 . Bit bằng 0 hoặc 1 chỉ báo rằng phần tử tương ứng thuộc D_j . Chẳng hạn, bit bằng 0 chỉ báo rằng phần tử tương ứng thuộc D_j . Nếu trường bit #1 bằng 11000000, có thể xác định rằng tập D_0 tương ứng với trường bit #1 bằng $D_0 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}, \sqrt{0.0313}\}$. Nếu trường bit #2 bằng 11100000, có thể xác định rằng tập D_1 tương ứng với trường bit #2 bằng $D_1 = \{1, \sqrt{0.5}, \sqrt{0.25}, \sqrt{0.125}, \sqrt{0.0625}\}$. Nếu trường bit #8 bằng 11111111, chỉ báo rằng tất cả các phần tử ở A_0 có thể được sử dụng và sau đó b_7 tương ứng với trường bit #8 không thuộc tập vector C. Các trường bit tương ứng riêng rẽ với trường bit #3 đến trường bit #7 đều không bằng 1, và D_1 đến D_6 có thể được xác định lần lượt dựa trên trường bit #3 đến trường bit #7.

Một cách tùy chọn, khoảng giá trị của $p_{z,y-1,x-1}^1$ là tập A_1 , thông tin chỉ báo còn được sử dụng để chỉ báo S tập E_0 đến E_{S-1} , E_0 đến E_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} , và E_j là tập con chuẩn của A_1 .

Tập ma trận tiền mã hóa thứ hai vẫn không gồm $W = W_1 \times W_2$ mà thỏa

mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ hai $p_{z,y-1,x-1}^1$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 tương ứng với c_j thuộc E_j .

Cụ thể là, S tập E_0 đến E_{S-1} có thể được chỉ báo dựa vào phương pháp được mô tả nêu trên. Thiết bị đầu cuối có thể xác định tập ma trận tiền mã hóa thứ hai dựa trên tập C , các tập D_0 đến D_{S-1} , và các tập E_0 đến E_{S-1} . Để ngắn gọn, các chi tiết về cách thức thông tin chỉ báo chỉ báo các tập E_0 đến E_{S-1} không được mô tả lại ở đây.

Theo phương pháp theo phương án thực hiện sáng chế, việc giới hạn từ điển mã tốt hơn có thể đạt được bằng cách giới hạn cả biên độ băng rộng lẫn biên độ băng gốc.

Nên hiểu rằng, theo phương án thực hiện sáng chế, $p_{z,y-1,x-1}^1$ có thể bằng 1, và phần tử $W_2(x,y)$ trong hàng x và cột y của W_2 thỏa mãn $W_2(x,y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2$, và phần tử $W_2(x+M,y)$ trong hàng $x+M$ và cột y của W_2 thỏa mãn $W_2(x+M,y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2$.

Một cách tùy chọn, theo phương án thực hiện sáng chế, thiết bị mạng có thể gửi các đoạn thông tin chỉ báo bằng cách sử dụng báo hiệu lớp cao hơn. Nói cách khác, báo hiệu lớp cao hơn có thể mang các đoạn thông tin chỉ báo.

Chẳng hạn, báo hiệu lớp cao hơn có thể là báo hiệu điều khiển tài nguyên vô tuyến (Radio Resource Control – RRC) hoặc phần tử điều khiển - điều khiển truy nhập phương tiện (Media Access Control-Control Element – MAC-CE).

Một cách tùy chọn, phương pháp có thể còn gồm:

S230. Thiết bị mạng gửi CSI-RS đến thiết bị đầu cuối.

S240. Thiết bị đầu cuối xác định ma trận kênh dựa trên CSI-RS, và xác định, dựa trên ma trận kênh, PMI thứ nhất được sử dụng để chỉ báo

W_1 và PMI thứ hai được sử dụng để chỉ báo W_2 .

Thiết bị mạng có thể xác định, dựa trên PMI thứ nhất và PMI thứ hai, ma trận tiền mã hóa sẽ được sử dụng khi thiết bị mạng gửi dữ liệu đến thiết bị đầu cuối.

Fig.3 là sơ đồ khối của thiết bị truyền thông theo phương án thực hiện sáng chế. Thiết bị truyền thông 300 được thể hiện trên Fig.3 gồm khối tiếp nhận 310 và khối xử lý 320.

Khối tiếp nhận 310 được tạo cấu hình để tiếp nhận thông tin chỉ báo.

Khối xử lý 320 được tạo cấu hình để xác định, dựa trên thông tin chỉ báo được tiếp nhận bởi khối tiếp nhận, tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R.

Mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R, W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \dots b_{k_{M-1}}]$, b_{k_i} là

vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B, $T \geq M$, T là số nguyên, W_2 là ma trận của 2M hàng và R

cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn

$$W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2 \quad \text{hoặc} \quad W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2,$$

phần tử $W_2(x+M, y)$ trong hàng x+M và cột y của W_2 thỏa mãn

$$W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2 \quad \text{hoặc} \quad W_2(x, y) = p_{1,y-1,x-1}^0 \times$$

$p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai,

$p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của

$p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0,1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, 1

$\geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng

1.

Thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} , D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập

vector $C = \{c_0, c_1, \dots, c_{S-1}\}$, vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên.

Tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ mà thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phân tử in hàng x và hàng $x+M$ của W_2 thuộc D_j .

Fig.4 là sơ đồ khối của thiết bị truyền thông theo phương án thực hiện sáng chế. Thiết bị truyền thông 400 được thể hiện trên Fig.4 gồm khối xử lý 410 và khối gửi 420.

Khối xử lý 410 được tạo cấu hình để tạo thông tin chỉ báo, trong đó thông tin chỉ báo được sử dụng bởi thiết bị đầu cuối để xác định tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R .

Khối gửi 420 được tạo cấu hình để gửi thông tin chỉ báo được tạo bởi khối xử lý 410.

Mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R , W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \dots b_{k_{M-1}}]$, b_{k_i} là

vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng

vector trong B , $T \geq M$, T là số nguyên, W_2 là ma trận của $2M$ hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn

$$W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2 \quad \text{hoặc} \quad W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2,$$

phần tử $W_2(x+M, y)$ trong hàng $x+M$ và cột y của W_2 thỏa mãn

$$W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2 \quad \text{hoặc} \quad W_2(x, y) = p_{1,y-1,x-1}^0 \times$$

$p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0,1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1.

Thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} , D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập vector $C = \{c_0, c_1, \dots, c_{S-1}\}$, vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên.

Tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

Một cách tùy chọn, theo phương án thực hiện, thông tin chỉ báo của S tập D_0 đến D_{S-1} gồm S trường bit, S trường bit theo phép tương ứng một - một với D_0 đến D_{S-1} , mỗi trường bit gồm ít nhất một bit, trường bit tương ứng với D_j chỉ báo phần tử g_j của A_0 , và phần tử bất kỳ của D_j lớn hơn g_j .

Một cách tùy chọn, theo phương án thực hiện, vector bất kỳ c_j của C và phần tử bất kỳ $D_j(v)$ của D_j thỏa mãn điều kiện sau:

$$|D_j(v) \times (b_{f_h})^H \times c_j| > k_h$$

trong đó b_{f_h} là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

Một cách tùy chọn, theo phương án thực hiện, C gồm ít nhất M

vector trực giao lẫn nhau, và M vector trực giao lẫn nhau bất kỳ $\mathbf{c}_{j_0}, \mathbf{c}_{j_1}, \dots, \mathbf{c}_{j_{M-1}}$ và các phần tử $\mathbf{D}_{j_0}(v_0), \mathbf{D}_{j_1}(v_1), \dots, \mathbf{D}_{j_{M-1}}(v_{M-1})$ thỏa mãn điều kiện sau:

$$\frac{\left| \mathbf{D}_{j_0}(v_0) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_0} \right|^2 + \left| \mathbf{D}_{j_1}(v_1) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_1} \right|^2 + \dots + \left| \mathbf{D}_{j_{M-1}}(v_{M-1}) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_{M-1}} \right|^2}{\left| \mathbf{D}_{j_0}(v_0) \right|^2 + \left| \mathbf{D}_{j_1}(v_1) \right|^2 + \dots + \left| \mathbf{D}_{j_{M-1}}(v_{M-1}) \right|^2} > k_h$$

trong đó $\mathbf{D}_{j_0}(v_0), \mathbf{D}_{j_1}(v_1), \dots, \mathbf{D}_{j_{M-1}}(v_{M-1})$ là các phần tử của các tập $\mathbf{D}_{j_0}, \mathbf{D}_{j_1}, \dots, \mathbf{D}_{j_{M-1}}$ lần lượt, $\mathbf{b}_{f_h}$ là vector của B, $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T-1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

Một cách tùy chọn, theo phương án thực hiện, thông tin chỉ báo của S tập $\mathbf{D}_0$ đến $\mathbf{D}_{S-1}$ gồm H trường bit, và an trường bit thứ h được sử dụng để chỉ báo k_h .

Một cách tùy chọn, theo phương án thực hiện, thông tin chỉ báo còn gồm thông tin chỉ báo của tập vector C, thông tin chỉ báo của tập vector C là T bit, T bit theo phép tương ứng một - một với T vector được bao gồm trong B, và bit thứ t trong T bit được sử dụng để chỉ báo liệu vector $\mathbf{b}_{t-1}$ thuộc tập vector C, trong đó $1 \leq t \leq T$.

Một cách tùy chọn, theo phương án thực hiện, thông tin chỉ báo của S tập $\mathbf{D}_0$ đến $\mathbf{D}_{S-1}$ còn được sử dụng để chỉ báo tập vector C, thông tin chỉ báo của S tập $\mathbf{D}_0$ đến $\mathbf{D}_{S-1}$ là T trường bit, T trường bit theo phép tương ứng một - một với T vector được bao gồm trong B, mỗi trường trong T trường bit gồm E bit, E lớn hơn hoặc bằng 1, và trường bit thứ t in T trường bit được sử dụng để chỉ báo liệu vector $\mathbf{b}_{t-1}$ thuộc tập vector C, trong đó $1 \leq t \leq T$.

Một cách tùy chọn, theo phương án thực hiện, khoảng giá trị của $p_{z,y-1,x-1}^1$ là tập $\mathbf{A}_1$;

thông tin chỉ báo còn gồm thông tin chỉ báo của S tập $\mathbf{E}_0$ đến $\mathbf{E}_{S-1}$, $\mathbf{E}_0$ đến $\mathbf{E}_{S-1}$ lần lượt theo phép tương ứng một - một với $\mathbf{c}_0$ đến $\mathbf{c}_{S-1}$ trong tập vector $\mathbf{C} = \{\mathbf{c}_0, \mathbf{c}_1, \dots, \mathbf{c}_{S-1}\}$, và $\mathbf{E}_j$ là tập con chuẩn của $\mathbf{A}_1$; và

tập ma trận tiền mã hóa thứ hai vẫn không gồm $W = W_1 \times W_2$ mà thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ hai $p_{z,y-1,x-1}^1$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 tương ứng với c_j thuộc E_j .

Theo phương án thực hiện tùy chọn, khối tiếp nhận 310 có thể là bộ thu phát 540, khối xử lý 320 có thể là bộ xử lý 520, và thiết bị truyền thông có thể còn gồm giao diện I/O (input/output – vào/ra) 530 và bộ nhớ 510, cụ thể như được thể hiện trên Fig.5.

Fig.5 là sơ đồ khối của thiết bị đầu cuối theo phương án thực hiện khác của sáng chế. Thiết bị đầu cuối có thể thực hiện tất cả các phương pháp theo các phương án thực hiện nêu trên; do vậy, đối với các chi tiết cụ thể, tham khảo các phần mô tả theo các phương án thực hiện nêu trên. Các chi tiết không được mô tả lại ở đây để tránh lặp lại. Thiết bị đầu cuối 500 được thể hiện trên Fig.5 có thể gồm: bộ nhớ 510, bộ xử lý 520, giao diện I/O 530, và bộ thu phát 540. Bộ nhớ 510, bộ xử lý 520, giao diện I/O 530, và bộ thu phát 540 được kết nối với nhau bằng cách sử dụng đường nối nội bộ. Bộ nhớ 510 được tạo cấu hình để lưu trữ lệnh. Bộ xử lý 520 được tạo cấu hình để thực thi lệnh được lưu trữ trong bộ nhớ 510, để điều khiển giao diện I/O 530 để nhận dữ liệu và thông tin được đưa vào, và xuất ra dữ liệu chẳng hạn kết quả thao tác, và để điều khiển bộ thu phát 540 để gửi tín hiệu.

Bộ thu phát 540 được tạo cấu hình để tiếp nhận thông tin chỉ báo.

Bộ xử lý 520 được tạo cấu hình để xác định, dựa trên thông tin chỉ báo được tiếp nhận bởi bộ thu phát 540, tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R .

Mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R, W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \cdots b_{k_{M-1}}]$, b_{k_i} là vector $N/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B, $T \geq M$, T là số nguyên, W_2 là ma trận của 2M hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2$, phần tử $W_2(x+M, y)$ trong hàng x+M và cột y của W_2 thỏa mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0, 1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1.

Thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} , D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập vector $C = \{c_0, c_1, \dots, c_{S-1}\}$, vector bất kỳ c_j trong C thuộc B, D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên.

Tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng x+M của W_2 thuộc D_j .

Nên hiểu rằng, theo phương án thực hiện sáng chế, bộ xử lý 520 có thể sử dụng CPU đa năng (Central processing unit - Khối xử lý trung tâm), bộ vi xử lý, ASIC (Application-Specific Integrated Circuit – mạch tích

hợp ứng dụng cụ thể), hoặc một hoặc nhiều mạch tích hợp để thực thi chương trình liên quan để triển khai các giải pháp kỹ thuật theo phương án thực hiện sáng chế.

Nên hiểu thêm rằng bộ thu phát 540 cũng được gọi là giao diện truyền thông, và sử dụng thiết bị bộ thu phát, chẳng hạn nhưng không giới hạn ở bộ thu phát, để triển khai truyền thông giữa thiết bị đầu cuối 500 và thiết bị khác hoặc mạng truyền thông.

Bộ nhớ 510 có thể gồm bộ nhớ chỉ đọc (read-only memory – ROM) và bộ nhớ truy xuất ngẫu nhiên (random access memory – RAM), và cung cấp bộ xử lý 520 dữ liệu và lệnh. Một phần bộ xử lý 520 có thể còn gồm RAM bất biến. Chẳng hạn, bộ xử lý 520 có thể còn lưu trữ thông tin loại thiết bị.

Trong quá trình triển khai, các bước ở các phương pháp nêu trên có thể được hoàn thành nhờ mạch logic tích hợp của phần cứng trong bộ xử lý 520 hoặc nhờ lệnh ở dạng phần mềm. Các phương pháp xác định tập ma trận tiền mã hóa được bộc lộ theo các phương án thực hiện sáng chế có thể được triển khai trực tiếp như khi được thực thi bởi bộ xử lý phần cứng, hoặc được thực thi bởi tổ hợp của phần cứng của bộ xử lý và môđun phần mềm. Môđun phần mềm có thể được đặt trong vật lưu trữ theo giải pháp kỹ thuật đã biết, chẳng hạn RAM, bộ nhớ nhanh, ROM, ROM lập trình được hoặc bộ nhớ lập trình được xóa được bằng điện, hoặc thanh ghi. Vật lưu trữ được đặt trong bộ nhớ 510. Bộ xử lý 520 đọc thông tin trong bộ nhớ 510, để hoàn thành các bước của các phương pháp cùng với phần cứng của bộ xử lý 520. Các chi tiết không được mô tả lại ở đây để tránh lặp lại.

Nên hiểu rằng, theo phương án thực hiện sáng chế, bộ xử lý có thể là CPU, hoặc bộ xử lý có thể là bộ xử lý đa năng khác, bộ xử lý tín hiệu số (Digital Signal Processor - DSP), ASIC, mảng cổng lập trình được dạng trường (field programmable gate array – FPGA) hoặc thiết bị logic lập

trình được khác, cổng rời rạc hoặc thiết bị logic tranzito, linh kiện phần cứng rời rạc, hoặc tương tự. Bộ xử lý đa năng có thể là bộ vi xử lý, hoặc bộ xử lý có thể là bộ xử lý truyền thống bất kỳ hoặc tương tự.

Theo phương án thực hiện tùy chọn, khối gửi 420 có thể là bộ thu phát 640, khối xử lý 410 có thể là bộ xử lý 620, và thiết bị truyền thông có thể còn gồm giao diện I/O 630 và bộ nhớ 610, cụ thể như được thể hiện trên Fig.6.

Fig.6 là sơ đồ khối của thiết bị mạng theo phương án thực hiện khác của sáng chế. Thiết bị mạng có thể thực hiện tất cả các phương pháp theo các phương án thực hiện nêu trên; do vậy, đối với chi tiết cụ thể, tham khảo các phần mô tả theo các phương án thực hiện nêu trên. Các chi tiết không được mô tả lại ở đây để tránh lặp lại. Thiết bị mạng 600 được thể hiện trên Fig.6 có thể gồm: bộ nhớ 610, bộ xử lý 620, giao diện I/O 630, và bộ thu phát 640. Bộ nhớ 610, bộ xử lý 620, giao diện I/O 630, và bộ thu phát 640 được kết nối với nhau bằng cách sử dụng đường nối nội bộ. Bộ nhớ 610 được tạo cấu hình để lưu trữ lệnh. Bộ xử lý 620 được tạo cấu hình để thực thi lệnh được lưu trữ trong bộ nhớ 610, để điều khiển giao diện I/O 630 để nhận dữ liệu và thông tin được đưa vào, và xuất ra dữ liệu chẳng hạn kết quả hoạt động, và để điều khiển bộ thu phát 640 để gửi tín hiệu.

Bộ xử lý 620 được tạo cấu hình để tạo thông tin chỉ báo, trong đó thông tin chỉ báo được sử dụng bởi thiết bị đầu cuối để xác định tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R.

Bộ thu phát 640 được tạo cấu hình để gửi thông tin chỉ báo được tạo bởi bộ xử lý.

Mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R , W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \cdots b_{k_{M-1}}]$, b_{k_i} là vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B , $T \geq M$, T là số nguyên, W_2 là ma trận của $2M$ hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2 \times p_{0,y-1,x-1}^1$, phần tử $W_2(x+M, y)$ trong hàng $x+M$ và cột y của W_2 thỏa mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2 \times p_{1,y-1,x-1}^1$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0, 1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1.

Thông tin chỉ báo gồm thông tin chỉ báo của S tập D_0 đến D_{S-1} , D_0 đến D_{S-1} lần lượt theo phép tương ứng một - một với c_0 đến c_{S-1} trong tập vector $C = \{c_0, c_1, \dots, c_{S-1}\}$, vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S-1 \geq j \geq 0$, và j là số nguyên.

Tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

Nên hiểu rằng, theo phương án thực hiện sáng chế, bộ xử lý 620 có thể là CPU đa năng, bộ vi xử lý, ASIC, hoặc một hoặc nhiều mạch tích hợp để thực thi chương trình liên quan để triển khai các giải pháp kỹ thuật

theo phương án thực hiện sáng chế.

Nên hiểu rằng bộ thu phát 640 còn được gọi là giao diện truyền thông, và sử dụng thiết bị bộ thu phát, chẳng hạn nhưng không bị giới hạn ở bộ thu phát, để triển khai truyền thông giữa thiết bị đầu cuối 600 và thiết bị khác hoặc mạng truyền thông.

Bộ nhớ 610 có thể gồm ROM và RAM, và cấp bộ xử lý 620 bằng dữ liệu và lệnh. Một phần bộ xử lý 620 có thể còn gồm RAM bất biến. Chẳng hạn, bộ xử lý 620 có thể còn lưu trữ thông tin loại thiết bị.

Trong quá trình triển khai, các bước ở các phương pháp nêu trên có thể được hoàn thành bởi mạch logic tích hợp của phần cứng trong bộ xử lý 620 hoặc bởi lệnh ở dạng phần mềm. Các phương pháp xác định tập ma trận tiền mã hóa được bộc lộ theo các phương án thực hiện sáng chế có thể được triển khai trực tiếp như được thực thi bởi bộ xử lý phần cứng, hoặc được thực thi bởi tổ hợp của phần cứng của bộ xử lý và môđun phần mềm. Môđun phần mềm có thể được đặt trong vật lưu trữ theo giải pháp kỹ thuật đã biết, chẳng hạn RAM, bộ nhớ nhanh, ROM, ROM lập trình được hoặc bộ nhớ lập trình được xóa được bằng điện, hoặc thanh ghi. Vật lưu trữ được đặt trong bộ nhớ 610. Bộ xử lý 620 đọc thông tin trong bộ nhớ 610, để hoàn thành các bước của các phương pháp cùng với phần cứng của bộ xử lý 620. Các chi tiết không được mô tả lại ở đây để tránh lặp lại.

Nên hiểu rằng, theo phương án thực hiện sáng chế, bộ xử lý có thể là CPU, hoặc bộ xử lý có thể là bộ xử lý đa năng khác, DSP, ASIC, FPGA hoặc thiết bị logic lập trình được khác, cổng rời rạc hoặc thiết bị logic tranzito, linh kiện phần cứng rời rạc, hoặc tương tự. Bộ xử lý đa năng có thể là bộ vi xử lý, hoặc bộ xử lý có thể là bộ xử lý truyền thống bất kỳ hoặc tương tự.

Người có kiến thức trung bình trong lĩnh vực có thể hiểu rằng, cùng với các ví dụ được mô tả theo các phương án thực hiện sáng chế, các khối

và các bước thuật toán có thể được triển khai bởi phần cứng điện tử hoặc tổ hợp của phần mềm máy tính và phần cứng điện tử. Liệu các chức năng có được thực hiện bởi phần cứng hoặc phần mềm tùy thuộc vào các ứng dụng cụ thể và các điều kiện ràng buộc thiết kế của các giải pháp kỹ thuật. Chuyên gia trong lĩnh vực có thể sử dụng các phương pháp khác nhau để triển khai các chức năng được mô tả cho mỗi ứng dụng cụ thể, nhưng không nên được xem là việc triển khai vượt qua phạm vi của sáng chế.

Chuyên gia trong lĩnh vực có thể hiểu rõ rằng, để mô tả ngắn gọn và thuận tiện, đối với quá trình làm việc chi tiết của mỗi hệ thống nêu trên, thiết bị, hoặc khối, có thể tham khảo quá trình tương ứng ở phương pháp nêu trên theo các phương án thực hiện, và các chi tiết không được mô tả lại ở đây.

Theo một số phương án thực hiện sáng chế, nên hiểu rằng các hệ thống, thiết bị, và phương pháp được bộc lộ có thể được triển khai theo các cách thức khác. Chẳng hạn, thiết bị được mô tả theo các phương án thực hiện chỉ là các ví dụ. Chẳng hạn, việc phân chia khối chỉ là phân chia chức năng logic và có thể là phân chia khác khi triển khai thực. Chẳng hạn, các khối hoặc các thành phần có thể được kết hợp hoặc tích hợp vào hệ thống khác, hoặc một số dấu hiệu có thể bị bỏ qua hoặc không được thực hiện. Ngoài ra, các ghép nối lẫn nhau được hiển thị hoặc đề cập hoặc các ghép nối trực tiếp hoặc các kết nối truyền thông có thể được triển khai bằng cách sử dụng một số giao diện. Các ghép nối gián tiếp hoặc các kết nối truyền thông giữa các thiết bị hoặc các khối có thể được triển khai ở các dạng điện tử, cơ khí hoặc các dạng khác.

Các khối được mô tả dưới dạng các phần riêng rẽ có thể hoặc không thể tách riêng về mặt vật lý, và các phần được hiển thị dưới dạng các khối có thể hoặc không thể là các khối vật lý, có thể được đặt ở một vị trí, hoặc có thể được phân tán trên các khối mạng. Một số hoặc tất cả các khối có thể được lựa chọn theo các yêu cầu thực để đạt được các mục tiêu của các

giải pháp theo các phương án thực hiện.

Ngoài ra, các khối chức năng theo các phương án thực hiện sáng chế có thể được tích hợp vào một khối xử lý, hoặc mỗi khối trong các khối có thể tồn tại độc lập về mặt vật lý, hoặc hai hoặc nhiều khối được tích hợp vào một khối.

Khi các chức năng được triển khai dưới dạng khối chức năng phần mềm và được bán hoặc sử dụng làm sản phẩm độc lập, các chức năng có thể được lưu trữ trong vật lưu trữ máy tính đọc được. Dựa trên hiểu biết này, các giải pháp kỹ thuật của sáng chế chủ yếu, hoặc một phần đóng góp vào giải pháp kỹ thuật đã biết, hoặc một số giải pháp kỹ thuật có thể được triển khai ở dạng sản phẩm phần mềm. Sản phẩm phần mềm được lưu trữ ở vật lưu trữ, và gồm vài lệnh để ra lệnh thiết bị máy tính (có thể là máy tính cá nhân, máy chủ, hoặc thiết bị mạng) để thực hiện tất cả hoặc một số bước của các phương pháp được mô tả theo các phương án thực hiện sáng chế. Vật lưu trữ nêu trên gồm: vật bất kỳ có thể lưu trữ mã chương trình, chẳng hạn ổ nhớ nhanh USB, đĩa cứng tháo được, ROM, RAM, đĩa từ, đĩa quang, hoặc tương tự.

Các phần mô tả nêu trên chỉ là các triển khai cụ thể của sáng chế, mà không được nhằm giới hạn phạm vi bảo hộ của sáng chế. Biến thể bất kỳ hoặc thay thế để được chuyên gia trong lĩnh vực đoán ra trong phạm vi kỹ thuật được bộc lộ theo sáng chế sẽ nằm trong phạm vi bảo hộ của sáng chế. Do vậy, phạm vi bảo hộ của sáng chế sẽ phụ thuộc vào phạm vi bảo hộ của các điểm yêu cầu bảo hộ.

YÊU CẦU BẢO HỘ

1. Phương pháp truyền thông xác định tập ma trận tiền mã hóa bao gồm các bước:

tiếp nhận, bởi thiết bị đầu cuối, thông tin chỉ báo; và

xác định, bởi thiết bị đầu cuối dựa trên thông tin chỉ báo, tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R, trong đó

mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn hoặc bằng R, W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \dots b_{k_{M-1}}]$, b_{k_i} là vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng vector trong B, $T \geq M$, T là số nguyên, W_2 là ma trận của 2M hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^2 \times p_{0,y-1,x-1}^1$, phần tử $W_2(x+M, y)$ trong hàng x+M và cột y của W_2 thỏa mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2 \times p_{1,y-1,x-1}^1$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất, $p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, $0 < y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0, 1\}$, $1 \geq p_{z,y-1,x-1}^0 \geq 0$, $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1;

vector bất kỳ c_j trong C thuộc B, D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên; và

tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không bao gồm $W = W_1 \times W_2$ mà thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

2. Phương pháp theo điểm 1, trong đó thông tin chỉ báo của S tập D_0 đến D_{S-1} bao gồm S trường bit, S trường bit theo phép tương ứng một - một với D_0 đến D_{S-1} , mỗi trường bit bao gồm ít nhất một bit, trường bit tương ứng với D_j chỉ báo phần tử g_j của A_0 , và phần tử bất kỳ của D_j lớn hơn g_j .

3. Phương pháp theo điểm 1, trong đó vector bất kỳ c_j của C và phần tử bất kỳ $D_j(v)$ của D_j thỏa mãn điều kiện sau:

$$|D_j(v) \times (b_{f_h})^H \times c_j| > k_h$$

trong đó b_{f_h} là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

4. Phương pháp theo điểm 1, trong đó C bao gồm ít nhất M vector trực giao lẫn nhau, và M vector trực giao lẫn nhau bất kỳ $c_{j_0}, c_{j_1}, \dots, c_{j_{M-1}}$ và các phần tử $D_{j_0}(v_0), D_{j_1}(v_1), \dots, D_{j_{M-1}}(v_{M-1})$ thỏa mãn điều kiện sau:

$$\frac{|D_{j_0}(v_0) \times (b_{f_h})^H \times c_{j_0}|^2 + |D_{j_1}(v_1) \times (b_{f_h})^H \times c_{j_1}|^2 + \dots + |D_{j_{M-1}}(v_{M-1}) \times (b_{f_h})^H \times c_{j_{M-1}}|^2}{|D_{j_0}(v_0)|^2 + |D_{j_1}(v_1)|^2 + \dots + |D_{j_{M-1}}(v_{M-1})|^2} > k_h$$

trong đó $D_{j_0}(v_0), D_{j_1}(v_1), \dots, D_{j_{M-1}}(v_{M-1})$ lần lượt là các phần tử của các tập $D_{j_0}, D_{j_1}, \dots, D_{j_{M-1}}$, b_{f_h} là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

5. Phương pháp theo điểm 4, trong đó thông tin chỉ báo của S tập D_0 đến

D_{S-1} bao gồm H trường bit, và trường bit thứ h được sử dụng để chỉ báo k_h .

6. Thiết bị đầu cuối bao gồm:

bộ thu phát, được tạo cấu hình để tiếp nhận thông tin chỉ báo của ủa S tập D_0 đến D_{S-1} lần lượt tương ứng một – một với c_0 đến c_{S-1} trong tập vector $C = \{c_0, c_1, \dots, c_{S-1}\}$ từ thiết bị mạng; và

bộ xử lý, được tạo cấu hình để xác định tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R dựa trên thông tin chỉ báo, trong đó:

mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R , W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \dots b_{k_{M-1}}]$, b_{k_i} là

vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng

vector trong B , $T \geq M$, T là số nguyên, W_2 là ma trận của $2M$ hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn

$W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times$

$p_{0,y-1,x-1}^2$, phần tử $W_2(x+M, y)$ trong hàng $x+M$ và cột y của W_2 thỏa

mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc

$W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất,

$p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, 0

$< y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0, 1\}$, $1 \geq p_{z,y-1,x-1}^0$

≥ 0 , $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$

là số phức có môđun bằng 1;

vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên; và

tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không bao gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau in tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

7. Thiết bị đầu cuối theo điểm 6, trong đó thông tin chỉ báo của S tập D_0 đến D_{S-1} bao gồm S trường bit, S trường bit theo phép tương ứng một - một với D_0 đến D_{S-1} , mỗi trường bit bao gồm ít nhất một bit, trường bit tương ứng với D_j chỉ báo phần tử g_j của A_0 , và phần tử bất kỳ của D_j lớn hơn g_j .

8. Thiết bị đầu cuối theo điểm 6, trong đó vector bất kỳ c_j của C và phần tử bất kỳ $D_j(v)$ của D_j thỏa mãn điều kiện sau:

$$|D_j(v) \times (b_{f_h})^H \times c_j| > k_h$$

trong đó b_{f_h} là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

9. Thiết bị đầu cuối theo điểm 6, trong đó C bao gồm ít nhất M vector trực giao lẫn nhau, và M vector trực giao lẫn nhau bất kỳ c_{j_0} , c_{j_1} , ..., $c_{j_{M-1}}$ và các phần tử $D_{j_0}(v_0)$, $D_{j_1}(v_1)$, ..., $D_{j_{M-1}}(v_{M-1})$ thỏa mãn điều kiện sau:

$$\frac{|D_{j_0}(v_0) \times (b_{f_h})^H \times c_{j_0}|^2 + |D_{j_1}(v_1) \times (b_{f_h})^H \times c_{j_1}|^2 + \dots + |D_{j_{M-1}}(v_{M-1}) \times (b_{f_h})^H \times c_{j_{M-1}}|^2}{|D_{j_0}(v_0)|^2 + |D_{j_1}(v_1)|^2 + \dots + |D_{j_{M-1}}(v_{M-1})|^2} > k_h$$

trong đó $D_{j_0}(v_0)$, $D_{j_1}(v_1)$, ..., $D_{j_{M-1}}(v_{M-1})$ lần lượt là các phần tử của

các tập $D_{j_0}, D_{j_1}, \dots, D_{j_{M-1}}, b_{f_h}$ là vector của B, $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T-1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

10. Thiết bị đầu cuối theo điểm 9, trong đó thông tin chỉ báo của S tập D_0 đến D_{S-1} bao gồm H trường bit, và trường bit thứ h được sử dụng để chỉ báo k_h .

11. Thiết bị truyền thông bao gồm:

giao diện đầu vào, được tạo cấu hình để tiếp nhận thông tin chỉ báo của S tập D_0 đến D_{S-1} lần lượt tương ứng một – một với c_0 đến c_{S-1} trong tập vector $C = \{c_0, c_1, \dots, c_{S-1}\}$ từ thiết bị mạng; và

mạch xử lý, được tạo cấu hình để xác định tập ma trận tiền mã hóa thứ hai từ tập ma trận tiền mã hóa thứ nhất có xếp hạng là R dựa trên thông tin chỉ báo, trong đó

mỗi ma trận tiền mã hóa W trong tập ma trận tiền mã hóa thứ nhất thỏa mãn $W = W_1 \times W_2$, W là ma trận của N_t hàng và R cột, N_t lớn hơn

hoặc bằng R, W_1 thỏa mãn $W_1 = \begin{bmatrix} X & 0 \\ 0 & X \end{bmatrix}$, $X = [b_{k_0} \dots b_{k_{M-1}}]$, b_{k_i} là

vector $N_t/2 \times 1$, b_{k_i} thuộc tập vector $B = \{b_0, b_1, \dots, b_{T-1}\}$, T là số lượng

vector trong B, $T \geq M$, T là số nguyên, W_2 là ma trận của 2M hàng và R cột, phần tử $W_2(x, y)$ trong hàng x và cột y của W_2 thỏa mãn

$W_2(x, y) = p_{0,y-1,x-1}^0 \times p_{0,y-1,x-1}^1 \times p_{0,y-1,x-1}^2$ hoặc $W_2(x, y) = p_{0,y-1,x-1}^0 \times$

$p_{0,y-1,x-1}^2$, phần tử $W_2(x+M, y)$ trong hàng x+M và cột y của W_2 thỏa

mãn $W_2(x+M, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^1 \times p_{1,y-1,x-1}^2$ hoặc

$W_2(x, y) = p_{1,y-1,x-1}^0 \times p_{1,y-1,x-1}^2$, $p_{z,y-1,x-1}^0$ là hệ số nhân thứ nhất,

$p_{z,y-1,x-1}^1$ là hệ số nhân thứ hai, $p_{z,y-1,x-1}^2$ là hệ số nhân thứ ba, $0 < x \leq M$, 0

$< y \leq R$, khoảng giá trị của $p_{z,y-1,x-1}^0$ là tập A_0 , z thuộc $\{0, 1\}$, $1 \geq p_{z,y-1,x-1}^0$

≥ 0 , $p_{z,y-1,x-1}^0$ là số thực, $1 \geq p_{z,y-1,x-1}^1 \geq 0$, $p_{z,y-1,x-1}^1$ là số thực, và $p_{z,y-1,x-1}^2$ là số phức có môđun bằng 1;

vector bất kỳ c_j trong C thuộc B , D_j là tập con chuẩn của A_0 , $S - 1 \geq j \geq 0$, và j là số nguyên; và

tập ma trận tiền mã hóa thứ hai là tập con chuẩn của tập ma trận tiền mã hóa thứ nhất, và tập ma trận tiền mã hóa thứ hai không bao gồm $W = W_1 \times W_2$ thỏa mãn điều kiện sau trong tập ma trận tiền mã hóa thứ nhất:

vector cột thứ x được bao gồm trong X của W_1 là vector c_j , và hệ số nhân thứ nhất $p_{z,y-1,x-1}^0$ của ít nhất một trong các phần tử trong hàng x và hàng $x+M$ của W_2 thuộc D_j .

12. Thiết bị theo điểm 11, trong đó thông tin chỉ báo của S tập D_0 đến D_{S-1} bao gồm S trường bit, S trường bit theo phép tương ứng với D_0 đến D_{S-1} , mỗi trường bit bao gồm ít nhất một bit, trường bit tương ứng với D_j chỉ báo phần tử g_j của A_0 , và phần tử bất kỳ của D_j lớn hơn g_j .

13. Thiết bị theo điểm 11, trong đó vector bất kỳ c_j của C và phần tử bất kỳ $D_j(v)$ của D_j thỏa mãn điều kiện sau:

$$|D_j(v) \times (b_{f_h})^H \times c_j| > k_h$$

trong đó b_{f_h} là vector của B , $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

14. Thiết bị theo điểm 11, trong đó C bao gồm ít nhất M vector trực giao lẫn nhau, và M vector trực giao lẫn nhau bất kỳ $c_{j_0}, c_{j_1}, \dots, c_{j_{M-1}}$ và các phần tử $D_{j_0}(v_0), D_{j_1}(v_1), \dots, D_{j_{M-1}}(v_{M-1})$ thỏa mãn điều kiện sau:

$$\frac{\left| \mathbf{D}_{j_0}(v_0) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_0} \right|^2 + \left| \mathbf{D}_{j_1}(v_1) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_1} \right|^2 + \dots + \left| \mathbf{D}_{j_{M-1}}(v_{M-1}) \times (\mathbf{b}_{f_h})^H \times \mathbf{c}_{j_{M-1}} \right|^2}{\left| \mathbf{D}_{j_0}(v_0) \right|^2 + \left| \mathbf{D}_{j_1}(v_1) \right|^2 + \dots + \left| \mathbf{D}_{j_{M-1}}(v_{M-1}) \right|^2} > k_h$$

trong đó $\mathbf{D}_{j_0}(v_0)$, $\mathbf{D}_{j_1}(v_1)$, $\dots$, $\mathbf{D}_{j_{M-1}}(v_{M-1})$ là các phần tử của các tập $\mathbf{D}_{j_0}$, $\mathbf{D}_{j_1}$, $\dots$, $\mathbf{D}_{j_{M-1}}$ lần lượt, $\mathbf{b}_{f_h}$ là vector của B, $k_h \geq 0$, k_h là số thực, $H \geq h \geq 1$, $T - 1 \geq f_h \geq 0$, $H \geq 1$, và H là số nguyên.

15. Thiết bị theo điểm 14, trong đó thông tin chỉ báo của S tập $\mathbf{D}_0$ đến $\mathbf{D}_{S-1}$ bao gồm H trường bit, và trường bit thứ h được sử dụng để chỉ báo k_h .

1/3




Fig.1

200




Fig.2

2/3




Fig.3




Fig.4




Fig.5

3/3




Fig.6