



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẢNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0037101


(51)¹⁹ H04L 1/00; H03M 13/27

(13) B

-
- (21) 1-2019-05635 (22) 21/03/2018
(86) PCT/US2018/023530 21/03/2018 (87) WO/2018/175557 27/09/2018
(30) 62/474,875 22/03/2017 US; 62/500,887 03/05/2017 US; 62/519,700 14/06/2017 US;
62/545,615 15/08/2017 US; 62/556,104 08/09/2017 US
(45) 25/10/2023 427 (43) 25/05/2020 386ASC
(73) IDAC Holdings, Inc. (US)
200 Bellevue Parkway, Suite 300, Wilmington, Delaware 19809, United States of
America
(72) YE, Chunxuan (US); XI, Fengjun (CN); HONG, Sungkwon (KR); PAN, Kyle, Jung-
Lin (US); OLESEN, Robert L. (US).
(74) Văn phòng Luật sư Ân Nam (ANNAM IP & LAW)
-

(54) THIẾT BỊ THU/PHÁT VÔ TUYẾN VÀ PHƯƠNG PHÁP GHÉP XEN ĐƯỢC
THỰC HIỆN BỞI THIẾT BỊ NÀY

(57) Sáng chế đề xuất các hệ thống, phương pháp và phương tiện để ghép xen các bit mã hóa. Thiết bị thu/phát không dây (WTRU) có thể tạo ra số lượng lớn các bit mã hóa cực bằng cách sử dụng kỹ thuật mã hóa cực. WTRU có thể chia phần lớn các bit mã hóa cực thành các khối con có kích thước bằng nhau theo cách tuần tự. WTRU có thể áp dụng kỹ thuật ghép xen theo khối con cho các khối con này bằng cách sử dụng một mẫu bộ ghép xen. Các khối con được liên kết với tập con các khối con này có thể được ghép xen trong khi các khối con được liên kết với tập con khác của các khối con này có thể không được ghép xen. Quá trình ghép xen theo khối con có thể bao gồm việc áp dụng ghép xen qua các khối con mà không ghép xen các bit được liên kết với mỗi khối con đó. WTRU có thể ghép các bit từ mỗi khối con được ghép xen để tạo ra các bit ghép xen, và lưu trữ các bit ghép xen được liên kết với các khối con ghép xen trong một bộ đệm vòng. WTRU có thể chọn một lượng lớn các bit để truyền từ các bit ghép xen.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến các hệ thống và các phương pháp để tạo ra tập các bit được mã hóa cực bằng cách sử dụng quy trình mã hóa cực.

Tình trạng kỹ thuật của sáng chế

Truyền thông di động tiếp tục phát triển. Thế hệ thứ năm của công nghệ truyền thông di động có thể được gọi là 5G. Hệ thống truyền thông không dây di động 5G có thể thực hiện nhiều công nghệ truy nhập vô tuyến (RAT), gồm cả công nghệ Vô tuyến mới (NR). Trường hợp sử dụng NR có thể bao gồm, ví dụ, Băng thông rộng di động nâng cao (eMBB), Truyền thông có độ ổn định cực cao và độ trễ thấp (URLLC) và Truyền thông kiểu máy quy mô lớn (mMTC). Có thể bổ sung vào các phương thức mã hóa hiện tại và xử lý các bit mã hóa được dùng để truyền thông tin điều khiển và/hoặc dữ liệu bằng các phương thức mã hóa và cơ chế xử lý bit mã hóa mới.

Bản chất kỹ thuật của sáng chế

Các hệ thống, phương pháp và phương tiện được bộ lộ để ghép xen các bit mã hóa cực như một phần của phương thức thích ứng tốc độ. Thiết bị thu/phát không dây (WTRU) có thể tạo ra số lượng lớn các bit mã hóa cực bằng cách sử dụng kỹ thuật mã hóa cực. Đa số các bit mã hóa cực có thể được tạo bằng cách sử dụng độ dài mã gốc. WTRU có thể chia phần lớn các bit mã hóa cực thành các khối con có kích thước bằng nhau. Các bit mã hóa cực có thể được chia thành các khối con theo cách tuần tự. Kích thước của mỗi khối con có thể là tỷ lệ của độ dài mã gốc và một số khối con. WTRU có thể áp dụng kỹ thuật ghép xen theo khối con cho các khối con này bằng cách sử dụng một mẫu bộ ghép xen. Mẫu bộ ghép xen có thể được thể hiện bằng giá trị là $d_1()$ trong biểu thức sau: $I_{s(i)} = B \cdot d_1\left(\frac{i}{B}\right) + d_2(\text{mod}(i, B))$.

Các khối con được liên kết với tập con các khối con này có thể ghép xen được còn các khối con được liên kết với tập con khác của các khối con này có thể không ghép xen được. Quá trình ghép xen theo khối con có thể bao gồm việc áp dụng ghép xen qua các khối con mà không ghép xen các bit được liên kết với mỗi khối con đó. Ví dụ, các nhóm bit hoặc khối con có thể được ghép xen, trong khi các bit này trong một khối con thì có thể không ghép xen được. Tập con các khối con được ghép xen và tập con các khối con không được ghép xen có thể liên tiếp và không chồng lặp lên nhau.

WTRU có thể ghép các bit từ mỗi khối con được ghép xen để tạo ra các bit ghép xen. Ví dụ, các bit ghép có thể được hình thành từ các khối con được ghép xen, trong khi các bit trong mỗi khối con không được ghép xen. Các bit này được liên kết với mỗi khối con ghép xen có thể được ghép một cách tuần tự. WTRU có thể lưu trữ các bit ghép xen được liên kết với các khối con ghép xen trong một bộ đệm vòng. WTRU có thể chọn một lượng lớn các bit (ví dụ, một lượng lớn các bit liền kề) để truyền từ các bit ghép xen. Đa số các bit có thể được lưu trữ liên tục trong bộ đệm vòng. Đa số các bit có thể được chọn dựa trên phương thức thích ứng tốc độ. Phương thức thích ứng tốc độ có thể được xác định dựa trên độ dài mã gốc, kích thước đầu ra thích ứng tốc độ và tốc độ mã. Phương thức thích ứng tốc độ có thể là một trong các phương thức lặp, chấm thùng hoặc rút ngắn. Ví dụ, phương thức thích ứng tốc độ có thể là một phương thức lặp, *ví dụ*, khi kích thước đầu ra thích ứng tốc độ lớn hơn độ dài mã gốc. Phương thức thích ứng tốc độ có thể là một phương thức rút ngắn hoặc chấm thùng, khi kích thước đầu ra thích ứng tốc độ nhỏ hơn độ dài mã gốc. Lựa chọn giữa phương thức rút ngắn và chấm thùng có thể dựa trên tốc độ mã.

Tập con các khối con thứ nhất được ghép xen có thể bao gồm các khối con chính giữa của số khối con đó và trong đó tập con các khối con thứ hai không được ghép xen có thể là một số khối con chẵn. Tập con các khối con thứ hai bao gồm số lượng khối con bằng nhau ở mỗi bên của tập con các khối con thứ nhất. Tập con các khối con thứ ba được ghép xen có thể nằm liền kề với tập con các khối con thứ hai. Tập con các khối con thứ tư không được ghép xen có thể bao gồm các khối con khác với các tập con khối con thứ nhất, thứ hai và thứ ba. Tập con các khối con thứ tư được ghép xen có thể nằm liền kề với tập con các khối con thứ ba.

Mô tả vắn tắt các hình vẽ

Hình 1A là sơ đồ hệ thống minh họa một hệ thống truyền thông mẫu trong đó có thể triển khai một hoặc nhiều phương án được bộc lộ.

Hình 1B là sơ đồ hệ thống minh họa thiết bị thu/phát không dây (WTRU) mẫu, có thể được sử dụng trong hệ thống truyền thông được minh họa trên Hình 1A theo một phương án.

Hình 1C là sơ đồ hệ thống minh họa một mạng truy nhập vô tuyến (RAN) mẫu và mạng lõi (CN) mẫu có thể được sử dụng trong hệ thống truyền thông được minh họa trên Hình 1A theo một phương án.

Hình 1D là sơ đồ hệ thống minh họa thêm một RAN mẫu và thêm một CN mẫu, có thể được sử dụng trong hệ thống truyền thông được minh họa trên Hình 1A theo một phương án.

Hình 2 minh họa bộ mã hóa cực điển hình.

Hình 3 minh họa quá trình mã hóa cực điển hình.

Hình 4 minh họa mẫu mã hóa cực kiểm tra chẵn lẻ (PC).

Hình 5 minh họa ví dụ về xử lý thông tin điều khiển sử dụng phương thức mã hóa cực.

Hình 6 minh họa quá trình triển khai kiểm soát thích ứng tốc độ điển hình.

Hình 7 minh họa một quá trình thích ứng tốc độ điển hình.

Hình 8 minh họa việc lựa chọn bit điển hình.

Hình 9 minh họa việc lựa chọn bit điển hình.

Hình 10 minh họa việc lựa chọn bit điển hình.

Hình 11 minh họa việc lựa chọn bit điển hình.

Hình 12 minh họa việc lựa chọn bit điển hình.

Hình 13 minh họa quá trình mã hóa điển hình của mã cực có hỗ trợ kiểm tra độ dư vòng (CRC) (CA) có CRC dài.

Hình 14 minh họa quá trình phân phối giải mã điển hình đối với mã cực CA có CRC dài.

Hình 15 minh họa quá trình mã hóa điển hình mã cực CA với hai CRC riêng biệt.

Hình 16 minh họa quá trình giải mã điển hình mã cực CA với hai CRC riêng biệt.

Hình 17 minh họa quá trình mã hóa điển hình mã cực PC.

Hình 18 minh họa quá trình giải mã điển hình mã cực PC.

Hình 19 minh họa quá trình giải mã điển hình mã cực PC với danh sách chọn CA.

Hình 20 minh họa so sánh về tỷ lệ lỗi khối (BLER) điển hình giữa phương thức chấm thùng dựa trên khối con và phương thức rút ngắn trước.

Hình 21 minh họa một bộ ghép xen theo khối con điển hình để thích ứng tốc độ mã cực với 8 khối con.

Hình 22 minh họa một bộ ghép xen theo khối con điển hình để thích ứng tốc độ mã cực với 16 khối con.

Các Hình 23A-22C minh họa một bộ ghép xen theo khối con điển hình để thích ứng tốc độ mã cực với 32 khối con.

Hình 24 minh họa một quá trình điều chế biên độ vuông góc (QAM) 16 điểm hình.

Hình 25 minh họa một quá trình điều chế 16QAM điểm hình.

Hình 26 minh họa một quá trình điều chế 16QAM điểm hình với 4 phân vùng.

Hình 27 minh họa một quá trình điều chế khóa di pha cầu phương (QPSK) với 2 phân vùng.

Hình 28 minh họa một quá trình điều chế QPSK điểm hình với 2 phân vùng.

Hình 29 minh họa một quá trình điều chế QPSK điểm hình với 5 phân vùng.

Hình 30 minh họa bộ ghép xen kênh điểm hình.

Hình 31 là ví dụ về ghép xen.

Hình 32 minh họa một bộ ghép xen khối điểm hình với độ sâu 5.

Hình 33 minh họa so sánh về hiệu suất điểm hình của các bộ ghép xen khác nhau tại mô hình kênh đường trễ phân nhánh (TDL)-A với độ trễ truyền lan 100 ns, tốc độ mã $\frac{1}{2}$ và điều chế QPSK.

Hình 34 minh họa so sánh về hiệu suất điểm hình của các bộ ghép xen khác nhau tại mô hình kênh TDL-A với độ trễ truyền lan 100 ns, tốc độ mã $\frac{1}{2}$ và điều chế 16QAM.

Hình 35 minh họa so sánh về hiệu suất điểm hình của các bộ ghép xen khác nhau tại mô hình kênh TDL-A với độ trễ truyền lan 100 ns, tốc độ mã $\frac{1}{2}$ và điều chế 64QAM.

Hình 36 minh họa một ví dụ về cải tiến hiệu suất có thể được nhìn thấy bằng cách sử dụng bộ ghép xen cột-hàng.

Các Hình 37-48 minh họa các so sánh về hiệu suất điểm hình của các phương pháp và kỹ thuật điểm hình được trình bày trong tài liệu này.

Hình 49 minh họa một bộ ghép xen tam giác điểm hình.

Hình 50 minh họa một bộ ghép xen tam giác điểm hình.

Hình 51 minh họa một hệ thống mã hóa cực điểm hình.

Mô tả chi tiết sáng chế

Mô tả chi tiết về các ví dụ minh họa sẽ được trình bày sau đây cùng với các hình vẽ kèm theo. Mặc dù phần mô tả này đưa ra ví dụ chi tiết về các phương án có thể thực hiện nhưng cần lưu ý rằng thông tin chi tiết chỉ mang tính ví dụ và không giới hạn phạm vi của đơn sáng chế.

Hình 1A là sơ đồ minh họa hệ thống truyền thông điểm hình 100, trong đó một hoặc nhiều phương án được bộc lộ có thể được thực hiện. Hệ thống truyền thông 100 có thể là một hệ thống đa truy cập cung cấp nội dung, chẳng hạn như thoại, dữ liệu,

video, tin nhắn, quảng bá, v.v. cho nhiều người dùng thiết bị không dây. Hệ thống truyền thông 100 có thể cho phép nhiều người dùng thiết bị không dây truy cập các nội dung đó bằng việc chia sẻ các tài nguyên hệ thống, bao gồm băng thông không dây. Ví dụ, hệ thống truyền thông 100 có thể sử dụng một hoặc nhiều phương pháp truy nhập kênh, như đa truy nhập phân chia theo mã (CDMA), đa truy nhập phân chia theo thời gian (TDMA), đa truy nhập phân chia theo tần số (FDMA), FDMA trực giao (OFDMA), FDMA đơn sóng mang (SC-FDMA), OFDM trải phổ DFT từ duy nhất đuôi không (ZT UW DTS-s OFDM), OFDM từ duy nhất (UW-OFDM), OFDM được lọc bằng khối tài nguyên, điều chế lọc đa sóng mang (FBMC), v.v.

Như minh họa trên Hình 1A, hệ thống truyền thông 100 có thể bao gồm các thiết bị thu/phát không dây (WTRU) 102a, 102b, 102c, 102d, RAN 104/113, CN 106/115, mạng điện thoại chuyển mạch công cộng (PSTN) 108, Internet 110, và các mạng khác 112, mặc dù tốt hơn là các phương án được bộc lộ dự kiến số lượng WTRU, trạm gốc, mạng, và/hoặc các phần tử mạng bất kỳ. Mỗi WTRU 102a, 102b, 102c, 102d có thể là loại thiết bị bất kỳ được tạo cấu hình để hoạt động và/hoặc giao tiếp trong môi trường không dây. Thông qua ví dụ, các WTRU 102a, 102b, 102c, 102d, WTRU bất kỳ có thể gọi là “trạm” và/hoặc “STA”, có thể được tạo cấu hình để thu và/hoặc phát tín hiệu không dây và có thể bao gồm thiết bị người dùng (UE), trạm di động, thiết bị thuê bao cố định hoặc di động, thiết bị dựa trên thuê bao, máy nhắn tin, điện thoại di động, thiết bị kỹ thuật số hỗ trợ cá nhân (PDA), điện thoại thông minh, máy tính xách tay, netbook (máy tính xách tay mini), máy tính cá nhân, bộ cảm biến không dây, hotspot hoặc thiết bị Mi-Fi, thiết bị Internet vạn vật (IoT), đồng hồ hoặc thiết bị đeo tay khác, màn hình hiển thị đeo ở đầu (HMD), phương tiện giao thông, máy bay không người lái, thiết bị và ứng dụng y tế (ví dụ, phẫu thuật từ xa), thiết bị và ứng dụng công nghiệp (ví dụ robot và/hoặc các thiết bị không dây khác vận hành trong công nghiệp và/hoặc trong trường hợp dây chuyền chế biến tự động), hàng điện tử gia dụng, thiết bị vận hành trong thương mại và/hoặc mạng không dây trong công nghiệp, và thiết bị tương tự. Bất kỳ WTRU nào trong các WTRU 102a, 102b, 102c và 102d đều có thể được gọi thay thế cho nhau là UE.

Hệ thống truyền thông 100 cũng có thể bao gồm trạm gốc 114a và/hoặc trạm gốc 114b. Mỗi trạm gốc 114a, 114b có thể là loại thiết bị bất kỳ được tạo cấu hình để kết nối không dây với ít nhất một trong các WTRU 102a, 102b, 102c, 102d để hỗ trợ truy nhập vào một hoặc nhiều mạng truyền thông, chẳng hạn như CN 106/115, Internet

110, và/hoặc các mạng khác 112. Ví dụ, các trạm gốc 114a, 114b có thể là trạm thu phát gốc (BTS), điểm nút Node-B, điểm nút eNode B, điểm nút Node B dùng trong gia đình (Home Node B), điểm nút eNode B dùng trong gia đình (Home eNode B), gNB, NR NodeB, bộ điều khiển vị trí, điểm truy nhập (AP), bộ định tuyến không dây, v.v. Mặc dù các trạm gốc 114a, 114b được mô tả là một phần tử đơn, tốt hơn là các trạm gốc 114a, 114b có thể bao gồm số lượng bất kỳ các trạm gốc và/hoặc các phần tử mạng kết nối liền với nhau.

Trạm gốc 114a có thể là một phần của RAN 104/113, có thể bao gồm các trạm gốc và/hoặc các phần tử mạng (không được minh họa) khác, chẳng hạn như bộ điều khiển trạm gốc (BSC), bộ điều khiển mạng vô tuyến (RNC), các điểm nút chuyển tiếp v.v. Trạm gốc 114a và/hoặc trạm gốc 114b có thể được tạo cấu hình để phát và/hoặc thu tín hiệu không dây trên một hoặc nhiều tần số sóng mang mà có thể được gọi là ô (không được minh họa). Các tần số này có thể nằm trong phổ tần được cấp phép, phổ tần không được cấp phép, hoặc tổ hợp phổ tần được cấp phép và không được cấp phép. Một ô có thể cung cấp phạm vi phủ sóng cho thiết bị không dây đến khu vực địa lý cụ thể có thể tương đối cố định hoặc có thể thay đổi theo thời gian. Ô có thể được phân chia tiếp thành các khu vực ô. Ví dụ, ô liên kết với trạm gốc 114a có thể được phân chia thành ba khu vực. Theo đó, trong một phương án, trạm gốc 114a có thể bao gồm ba bộ thu phát, tức là, mỗi bộ cho một khu vực của ô. Trong một phương án khác, trạm gốc 114a có thể sử dụng công nghệ đa nhập đa xuất (MIMO) và có thể sử dụng nhiều bộ thu phát cho mỗi khu vực ô. Ví dụ, có thể sử dụng sự điều hướng chùm tín hiệu để phát và/hoặc thu các tín hiệu theo hướng không gian mong muốn.

Các trạm gốc 114a, 114b có thể giao tiếp với một hoặc nhiều WTRU 102a, 102b, 102c, 102d qua giao diện không khí 116 mà có thể là liên kết truyền thông không dây thích hợp bất kỳ (ví dụ, tần số vô tuyến (RF), vi sóng, sóng xentimét, sóng micromét, hồng ngoại (IR), tia cực tím (UV), ánh sáng nhìn thấy, v.v.). Giao diện không khí 116 có thể được thiết lập bằng cách sử dụng công nghệ truy nhập vô tuyến (RAT) phù hợp bất kỳ.

Cụ thể hơn, như đã lưu ý ở trên, hệ thống truyền thông 100 có thể là một hệ thống đa truy nhập và có thể sử dụng một hoặc nhiều hệ thống truy nhập kênh, như CDMA, TDMA, FDMA, OFDMA, SC-FDMA, và tương tự. Ví dụ, trạm gốc 114a trong RAN 104/113 và các WTRU 102a, 102b, 102c có thể thực hiện công nghệ vô tuyến như Truy

cập vô tuyến mặt đất (UTRA) Hệ thống viễn thông di động toàn cầu (UMTS), là công nghệ có thể thiết lập giao diện không khí 115/116/117 sử dụng CDMA băng thông rộng (WCDMA). WCDMA có thể bao gồm các giao thức truyền thông như công nghệ Truy nhập gói tốc độ cao (High-Speed Packet Access, HSPA) và/hoặc HSPA nâng cao (HSPA+). HSPA có thể bao gồm Truy nhập gói đường xuống (DL) tốc độ cao (High-Speed Downlink Packet Access, HSDPA) và/hoặc Truy nhập gói UL tốc độ cao (High-Speed UL Packet Access, HSUPA).

Trong một phương án, trạm gốc 114a và các WTRU 102a, 102b, 102c có thể sử dụng công nghệ vô tuyến như công nghệ Truy nhập vô tuyến mặt đất UMTS tiến hóa (E-UTRA), mà có thể thiết lập giao diện không khí 116 sử dụng công nghệ Tiến hóa dài hạn (Long Term Evolution, LTE) và/hoặc LTE nâng cao (LTE-A) và/hoặc Pro LTE nâng cao (LTE-A Pro).

Trong một phương án, trạm gốc 114a và các WTRU 102a, 102b, 102c có thể sử dụng công nghệ vô tuyến như công nghệ truy nhập vô tuyến NR có thể thiết lập giao diện không khí 116 sử dụng công nghệ vô tuyến mới (NR).

Trong một phương án, trạm gốc 114a và các WTRU 102a, 102b, 102c có thể sử dụng nhiều công nghệ truy nhập vô tuyến. Ví dụ, trạm gốc 114a và các WTRU 102a, 102b, 102c có thể thực hiện truy nhập vô tuyến LTE và truy nhập vô tuyến NR cùng với nhau, ví dụ, sử dụng các nguyên lý kết nối kép (DC). Vì vậy, giao diện không khí được sử dụng bởi các WTRU 102a, 102b, 102c có thể được đặc trưng hóa bởi nhiều loại công nghệ truy nhập vô tuyến và/hoặc truyền dẫn được gửi đến/từ nhiều loại trạm gốc (ví dụ, eNB và gNB).

Theo các phương án khác, trạm gốc 114a và các WTRU 102a, 102b, 102c có thể thực hiện các công nghệ vô tuyến như IEEE 802.11 (tức là, Độ chính xác không dây (Wireless Fidelity, WiFi), IEEE 802.16 (tức là, Khả năng tương tác toàn cầu với truy nhập vi ba (WiMAX)), CDMA2000, CDMA2000 1X, Chỉ dữ liệu tiến hóa/Dữ liệu tiến hóa được tối ưu (Evolution Data Only/Evolution Data Optimized, EV-DO) CDMA2000, Tiêu chuẩn tạm thời 2000 (Interim Standard 2000, IS-2000), Tiêu chuẩn tạm thời 95 (Interim Standard 95, IS-95), Tiêu chuẩn tạm thời 856 (Interim Standard 856, IS-856), Hệ thống thông tin di động toàn cầu (GSM), Cải tiến tốc độ dữ liệu để phát triển GSM (EDGE), GSM EDGE (GERAN), và tương tự.

Trạm gốc 114b trên Hình 1A có thể là bộ định tuyến không dây, Home Node B, Home eNode B hoặc điểm truy nhập, và có thể sử dụng RAT thích hợp bất kỳ để hỗ trợ kết nối không dây trong một khu vực được định vị, chẳng hạn như địa điểm kinh doanh, nhà, phương tiện giao thông, khuôn viên, cơ sở công nghiệp, hành lang hàng không (ví dụ, sử dụng cho máy bay không người lái), lòng đường, v.v. Trong một phương án, trạm gốc 114b và các WTRU 102c, 102d có thể sử dụng công nghệ vô tuyến như IEEE 802.11 để thiết lập mạng cục bộ không dây (WLAN). Trong một phương án, trạm gốc 114b và các WTRU 102c, 102d có thể sử dụng công nghệ vô tuyến như IEEE 802.15 để thiết lập mạng cá nhân không dây (WPAN). Trong phương án khác, trạm gốc 114b và các WTRU 102c, 102d có thể sử dụng RAT nền tảng tế bào (ví dụ, WCDMA, CDMA2000, GSM, LTE, LTE-A, LTE-A Pro, NR, v.v.) để thiết lập các trạm phát sóng quy mô nhỏ (picocell hoặc femtocell). Như được minh họa trên Hình 1A, trạm gốc 114b có thể kết nối trực tiếp với Internet 110. Theo đó, có thể không yêu cầu trạm gốc 114b truy nhập Internet 110 thông qua CN 106/115.

RAN 104/113 có thể giao tiếp với mạng lõi CN 106/115, mà có thể là loại mạng bất kỳ được tạo cấu hình để cung cấp các dịch vụ thoại, dữ liệu, ứng dụng và/hoặc thoại qua giao thức internet (VoIP) đến một hoặc nhiều WTRU 102a, 102b, 102c, 102d. Dữ liệu có thể có chất lượng yêu cầu dịch vụ khác nhau, như yêu cầu thông lượng, yêu cầu độ trễ, yêu cầu dung sai, yêu cầu độ ổn định, yêu cầu thông lượng dữ liệu, yêu cầu tính di động, v.v. khác nhau. CN 106/115 có thể điều khiển cuộc gọi, cung cấp dịch vụ thanh toán, dịch vụ định vị trên thiết bị di động, cuộc gọi trả trước, kết nối Internet, phân phối tín hiệu video v.v., và/hoặc thực hiện các chức năng bảo mật cấp cao, chẳng hạn như xác thực người dùng. Mặc dù không được minh họa trên Hình 1A, tốt hơn là RAN 104/113 và/hoặc CN 106/115 có thể giao tiếp trực tiếp hoặc gián tiếp với các RAN khác sử dụng cùng một RAT như RAN 104/113 hoặc RAT khác. Ví dụ, ngoài việc kết nối với RAN 104/113 có thể sử dụng công nghệ vô tuyến NR, CN 106/115 còn có thể giao tiếp với RAN khác (không được minh họa) sử dụng công nghệ vô tuyến GSM, UMTS, CDMA 2000, WiMAX, E-UTRA, hoặc công nghệ vô tuyến WiFi.

CN 106/115 cũng có thể đóng vai trò như cổng vào cho các WTRU 102a, 102b, 102c, 102d để truy nhập PSTN 108, Internet 110, và/hoặc các mạng khác 112. PSTN 108 có thể bao gồm các mạng điện thoại chuyển mạch cung cấp dịch vụ điện thoại cũ (POTS). Internet 110 có thể bao gồm hệ thống toàn cầu gồm các mạng máy tính liên kết và các thiết

bị sử dụng các giao thức truyền thông chung, như giao thức điều khiển truyền dẫn (TCP), giao thức gói dữ liệu người dùng (UDP) và/hoặc giao thức Internet (IP) trong bộ giao thức Internet TCP/IP. Các mạng 112 có thể bao gồm mạng truyền thông có dây và/hoặc không dây do các nhà cung cấp dịch vụ khác sở hữu và/hoặc khai thác. Ví dụ, các mạng 112 có thể bao gồm CN khác được kết nối với một hoặc nhiều RAN mà có thể sử dụng cùng RAT như RAN 104/113 hoặc RAT khác.

Một số hoặc tất cả các WTRU 102a, 102b, 102c, 102d trong hệ thống truyền thông 100 có thể bao gồm các khả năng đa chế độ (ví dụ, các WTRU 102a, 102b, 102c, 102d có thể bao gồm nhiều bộ thu phát để giao tiếp với các mạng không dây khác nhau qua các liên kết không dây khác nhau). Ví dụ, WTRU 102c được minh họa trên Hình 1A có thể được tạo cấu hình để giao tiếp với trạm gốc 114a, trạm này có thể sử dụng công nghệ vô tuyến nền tảng tế bào, và giao tiếp với trạm gốc 114b, trạm này có thể sử dụng công nghệ vô tuyến IEEE 802.

Hình 1B là sơ đồ hệ thống WTRU 102 mẫu. Như được minh họa trên Hình 1B, WTRU 102 có thể bao gồm bộ xử lý 118, bộ thu phát 120, phần tử thu/phát 122, loa/micro 124, bàn phím 126, màn hình/chuột cảm ứng 128, bộ nhớ gắn liền 130, bộ nhớ có thể tháo rời 132, nguồn 134, nhóm mạch tích hợp (chipset) hệ thống định vị toàn cầu (GPS) 136, và/hoặc các thiết bị ngoại vi khác 138 trong số các thiết bị khác. Tốt hơn là WTRU 102 có thể bao gồm tổ hợp con bất kỳ của các phần tử nêu trên trong khi vẫn nhất quán với phương án.

Bộ xử lý 118 có thể là bộ xử lý đa năng, bộ xử lý chuyên dụng, bộ xử lý thông thường, bộ xử lý tín hiệu số (DSP), nhiều bộ vi xử lý, một hoặc nhiều bộ vi xử lý kết hợp với lõi DSP, bộ điều khiển, bộ vi điều khiển, mạch tích hợp chuyên dụng (ASIC), hệ mạch mảng phần tử logic có thể lập trình (FPGA), bất cứ loại mạch tích hợp (IC) nào khác, máy trạng thái, v.v. Bộ xử lý 118 có thể thực hiện mã hóa tín hiệu, xử lý dữ liệu, điều khiển nguồn, xử lý dữ liệu nhập/xuất, và/hoặc bất kỳ chức năng nào khác cho phép WTRU 102 hoạt động trong môi trường không dây. Bộ xử lý 118 có thể được kết nối với bộ thu phát 120, thiết bị này có thể được kết nối với phần tử thu/phát 122. Mặc dù Hình 1B mô tả bộ xử lý 118 và bộ thu phát 120 là các thành phần riêng biệt, tốt hơn là bộ xử lý 118 và bộ thu phát 120 có thể được tích hợp với nhau trong một gói hoặc chip điện tử.

Phần tử thu/phát 122 có thể được tạo cấu hình để phát tín hiệu đến hoặc thu tín hiệu từ, một trạm gốc (ví dụ, trạm gốc 114a) qua giao diện không khí 116. Ví dụ, trong một phương án, phần tử thu/phát 122 có thể là ăngten được tạo cấu hình để phát và/hoặc thu tín hiệu RF. Trong một phương án, phần tử thu/phát 122 có thể là bộ phát/bộ dò được tạo cấu hình để phát và/hoặc thu tín hiệu, ví dụ, tín hiệu IR, UV, hoặc tín hiệu ánh sáng nhìn thấy. Trong một phương án khác nữa, phần tử thu/phát 122 có thể được tạo cấu hình để phát và/hoặc thu cả tín hiệu RF và tín hiệu ánh sáng nhìn thấy. Tốt hơn là phần tử thu/phát 122 có thể được tạo cấu hình để phát và/hoặc thu tổ hợp tín hiệu không dây bất kỳ.

Mặc dù phần tử thu/phát 122 được mô tả trên Hình 1B là một phần tử đơn, WTRU 102 có thể bao gồm số lượng bất kỳ các phần tử thu/phát 122. Cụ thể hơn, WTRU 102 có thể sử dụng công nghệ MIMO. Theo đó, trong một phương án, WTRU 102 có thể bao gồm hai hoặc nhiều phần tử thu/phát 122 (ví dụ, nhiều ăngten) để phát và thu các tín hiệu không dây qua giao diện không khí 116.

Bộ thu phát 120 có thể được tạo cấu hình để điều chế các tín hiệu sẽ được phát bởi phần tử thu/phát 122 và để giải điều chế các tín hiệu thu được bởi phần tử thu/phát 122. Như được lưu ý ở phần trên, WTRU 102 có thể có các khả năng đa chế độ. Theo đó, bộ thu phát 120 có thể bao gồm nhiều bộ thu phát để kích hoạt WTRU 102 giao tiếp qua nhiều RAT, ví dụ như NR và IEEE 802.11.

Bộ xử lý 118 của WTRU 102 có thể được kết nối với và có thể nhận dữ liệu nhập của người dùng từ, loa/micro 124, bàn phím 126, và/hoặc màn hình/chuột cảm ứng 128 (ví dụ màn hình tinh thể lỏng (LCD) hoặc thiết bị hiển thị điốt phát quang hữu cơ (OLED)). Bộ xử lý 118 cũng có thể xuất dữ liệu người dùng đến loa/micro 124, bàn phím 126, và/hoặc màn hình/chuột cảm ứng 128. Ngoài ra, bộ xử lý 118 có thể truy nhập thông tin từ, và lưu trữ dữ liệu vào, bộ nhớ phù hợp bất kỳ, chẳng hạn như bộ nhớ gắn liền 130 và/hoặc bộ nhớ có thể tháo rời 132. Bộ nhớ gắn liền 130 có thể bao gồm bộ nhớ truy nhập ngẫu nhiên (RAM), bộ nhớ chỉ đọc (ROM), đĩa cứng, hoặc bất kỳ loại thiết bị nào có thể lưu trữ thông tin. Bộ nhớ có thể tháo rời 132 có thể bao gồm thẻ môđun nhận dạng thuê bao (SIM), thẻ nhớ, thẻ nhớ kỹ thuật số bảo mật (SD), v.v. Trong phương án khác, bộ xử lý 118 có thể truy cập thông tin từ, và lưu trữ dữ liệu vào, bộ nhớ không hiện diện vật lý tại WTRU 102, như trên máy chủ hoặc máy tính tại nhà (không được minh họa).

Bộ xử lý 118 có thể nhận điện từ nguồn 134, và có thể được tạo cấu hình để phân phối và/hoặc điều khiển điện đến các thành phần khác trong WTRU 102. Nguồn 134 có thể là thiết bị phù hợp bất kỳ dùng để cấp nguồn cho WTRU 102. Ví dụ, nguồn 134 có thể bao gồm một hoặc nhiều pin khô (ví dụ, niken-cađimi (NiCd), niken-thiếc (NiZn), niken hiđrua kim loại (NiMH), ion lithi (Li-ion), v.v.), pin mặt trời, pin nhiên liệu, v.v.

Bộ xử lý 118 cũng có thể kết nối với nhóm mạch tích hợp GPS 136 mà có thể được tạo cấu hình để cung cấp thông tin vị trí (ví dụ, kinh độ và vĩ độ) về vị trí hiện tại của WTRU 102. Ngoài, hoặc thay vì, thông tin từ nhóm mạch tích hợp GPS 136, WTRU 102 có thể nhận thông tin vị trí qua giao diện không khí 116 từ trạm gốc (ví dụ, các trạm gốc 114a, 114b) và/hoặc xác định vị trí của nó dựa trên việc xác định thời gian nhận các tín hiệu từ hai hoặc nhiều trạm gốc gần đó. Tốt hơn là WTRU 102 có thể thu được thông tin vị trí bằng phương pháp xác định vị trí phù hợp bất kỳ trong khi vẫn nhất quán với phương án.

Bộ xử lý 118 có thể còn được kết nối với các thiết bị ngoại vi khác 138, chúng có thể bao gồm một hoặc nhiều mô-đun phần mềm và/hoặc phần cứng cung cấp các tính năng, chức năng bổ sung và/hoặc kết nối có dây hoặc không dây. Ví dụ, các thiết bị ngoại vi 138 có thể bao gồm gia tốc kế, compa điện tử, bộ thu quảng bá vệ tinh, camera kỹ thuật số (để chụp ảnh và/hoặc quay video), cổng bus tuần tự đa năng (USB), thiết bị rung, bộ thu quảng bá truyền hình, tai nghe rảnh tay, mô-đun Bluetooth®, khối vô tuyến điều biến tần số (FM), máy phát nhạc kỹ thuật số, trình phát đa phương tiện, mô-đun máy chơi trò chơi video, trình duyệt Internet, thiết bị thực tế ảo và/hoặc thực tế tăng cường (VR/AR), thiết bị theo dõi hoạt động và tương tự. Các thiết bị ngoại vi 138 có thể bao gồm một hoặc nhiều cảm biến, các cảm biến có thể là một hoặc nhiều con quay hồi chuyển, gia tốc kế, cảm biến hiệu ứng Hall, từ kế, cảm biến phương hướng, cảm biến tiệm cận, cảm biến nhiệt độ, cảm biến thời gian; cảm biến vị trí địa lý; cao độ kế, cảm biến ánh sáng, cảm biến tiếp xúc, từ kế, khí áp kế, cảm biến cử chỉ, cảm biến sinh trắc và/hoặc cảm biến độ ẩm.

WTRU 102 có thể bao gồm vô tuyến song công toàn phần mà sự thu và phát một số hoặc tất cả tín hiệu (ví dụ, kết hợp với các khung con cho cả UL (ví dụ, để phát) và đường xuống (ví dụ, để thu) có thể là đồng thời và/hoặc cùng lúc. Vô tuyến song công có thể bao gồm thiết bị quản lý nhiễu làm giảm hoặc loại bỏ đáng kể nhiễu nội qua phần

cứng (ví dụ, cuộn cảm kháng) hoặc xử lý tín hiệu thông qua bộ xử lý (ví dụ, bộ xử lý riêng biệt (không được minh họa) hoặc qua bộ xử lý 118). Trong một phương án, WRTU 102 có thể bao gồm vô tuyến bán song công mà sự thu và phát một số hoặc tất cả tín hiệu (ví dụ, kết hợp với các khung con cụ thể cho cả UL (ví dụ, để phát) hoặc đường xuống (ví dụ, để thu)).

Hình 1C là sơ đồ hệ thống minh họa RAN 104 và CN 106 theo một phương án. Như được lưu ý ở phần trên, RAN 104 có thể sử dụng công nghệ vô tuyến E-UTRA để giao tiếp với các WTRU 102a, 102b, 102c qua giao diện không khí 116. RAN 104 cũng có thể giao tiếp với CN 106.

RAN 104 có thể bao gồm các eNode-B 160a, 160b, 160c, mặc dù sẽ rất tốt khi RAN 104 có thể bao gồm số lượng eNode-B bất kỳ mà vẫn phù hợp với phương án. Mỗi eNode-B 160a, 160b, 160c có thể bao gồm một hoặc nhiều bộ thu phát để giao tiếp với các WTRU 102a, 102b, 102c qua giao diện không khí 116. Theo một phương án, các eNode-B 160a, 160b, 160c có thể thực hiện công nghệ MIMO. Theo đó, eNode-B 160a, ví dụ, có thể sử dụng nhiều ăngten để truyền tín hiệu không dây đến, và/hoặc nhận tín hiệu không dây từ WTRU 102a.

Mỗi eNode-B 160a, 160b, 160c có thể được liên kết với một ô cụ thể (không được minh họa) và có thể được tạo cấu hình để xử lý các quyết định quản lý tài nguyên vô tuyến, quyết định chuyển giao, việc lập kế hoạch của người dùng trong UL và/hoặc DL, v.v. Như được minh họa trên Hình 1C, eNode-B 160a, 160b, 160c có thể giao tiếp với nhau qua giao diện X2.

CN 106 được minh họa trên Hình 1C có thể bao gồm thực thể quản lý di động (MME) 162, cổng phục vụ (SGW) 164, và cổng mạng dữ liệu gói (PDN) (hoặc PGW) 166. Mặc dù mỗi phần tử nói trên được miêu tả là một phần của CN 106, tốt hơn là phần tử bất kỳ trong những phần tử này có thể được thực thể khác ngoài nhà khai thác CN sở hữu và/hoặc vận hành.

MME 162 có thể được kết nối với từng eNode-B 162a, 162b, 162c trong RAN 104 qua giao diện S1 và có thể đóng vai trò là một nút điều khiển. Ví dụ, MME 162 có thể chịu trách nhiệm xác thực người dùng các WTRU 102a, 102b, 102c, kích hoạt/vô hiệu hóa kênh truyền, chọn cổng phục vụ cụ thể trong quá trình gắn các WTRU 102a, 102b, 102c ban đầu, và tương tự. MME 162 có thể cung cấp chức năng mặt

phẳng điều khiển để chuyển đổi giữa RAN 104 và các RAN khác (không được minh họa) sử dụng các công nghệ vô tuyến khác, như GSM và/hoặc WCDMA.

SGW 164 có thể được kết nối với từng eNode B 160a, 160b, 160c trong RAN 104 qua giao diện S1. SGW 164 nhìn chung có thể định tuyến và chuyển tiếp các gói dữ liệu người dùng đến/từ các WTRU 102a, 102b, 102c. SGW 164 có thể thực hiện các chức năng khác, chẳng hạn như cố định mặt phẳng người dùng trong khi chuyển giao liên eNode B, kích hoạt tìm gọi khi có sẵn dữ liệu DL cho các WTRU 102a, 102b, 102c, quản lý và lưu trữ các thuộc tính của WTRU 102a, 102b, 102c, và v.v.

SGW 164 có thể được kết nối với PGW 166, thành phần này có thể cung cấp cho các WTRU 102a, 102b, 102c quyền truy cập vào các mạng chuyển mạch gói, chẳng hạn như Internet 110, để hỗ trợ truyền thông giữa các WTRU 102a, 102b, 102c và các thiết bị được IP kích hoạt.

CN 106 có thể hỗ trợ giao tiếp với các mạng khác. Ví dụ, CN 106 có thể cho phép các WTRU 102a, 102b, 102c truy cập vào các mạng chuyển mạch như PSTN 108, để tạo điều kiện cho quá trình truyền thông giữa các WTRU 102a, 102b, 102c và các thiết bị truyền thông mặt đất truyền thống. Ví dụ, CN 106 có thể bao gồm, hoặc giao tiếp với cổng IP (ví dụ, máy chủ phân hệ đa phương tiện IP (IMS)) có vai trò làm giao diện giữa CN 106 và PSTN 108. Ngoài ra, CN 106 có thể cho phép các WTRU 102a, 102b, 102c truy nhập các mạng khác 112 mà có thể bao gồm các mạng có dây và/hoặc không dây khác được sở hữu và/hoặc khai thác bởi các nhà cung cấp dịch vụ khác.

Mặc dù WTRU được mô tả trong các Hình 1A-1D là thiết bị đầu cuối không dây, dự tính rằng trong một số phương án đại diện, thiết bị đầu cuối này có thể sử dụng (ví dụ, tạm thời hoặc vĩnh viễn) các giao diện truyền thông có dây với mạng truyền thông.

Trong các phương án đại diện, mạng khác 112 có thể là WLAN.

WLAN trong chế độ Bộ dịch vụ cơ sở hạ tầng (BSS) có thể có Điểm truy nhập (AP) cho BSS và một hoặc nhiều trạm (STA) liên kết với AP. AP có thể có quyền truy nhập hoặc giao diện đến Hệ thống phân phối (DS) hoặc kiểu mạng có dây/không dây khác đưa lưu lượng vào và/hoặc ra khỏi BSS. Lưu lượng đến các STA xuất phát từ bên ngoài BSS có thể đến qua AP và có thể được chuyển đến các STA. Lưu lượng xuất phát từ các STA đến các điểm đích bên ngoài BSS có thể được gửi đến AP sẽ được chuyển đến các điểm đích tương ứng. Lưu lượng giữa các STA trong BSS có thể được gửi qua AP, ví dụ, trong đó STA nguồn có thể gửi lưu lượng đến AP và AP có thể

chuyển lưu lượng đến STA đích. Lưu lượng giữa các STA trong BSS có thể được xem xét và/hoặc có thể được gọi là lưu lượng ngang hàng. Lưu lượng ngang hàng có thể được gửi giữa (ví dụ, trực tiếp giữa) STA nguồn và đích với thiết lập liên kết trực tiếp (DLS). Trong một số phương án đại diện, DLS có thể sử dụng DLS 802.11e hoặc DLS được tạo tunnel (đường hầm) 802.11z. WLAN sử dụng chế độ BSS động lập (IBSS) có thể không có AP, và các STA (ví dụ tất cả STA) thuộc hoặc sử dụng IBSS có thể giao tiếp trực tiếp với nhau. Chế độ truyền thông IBSS đôi khi có thể gọi là chế độ truyền thông “ad-hoc” (phi thể thức).

Khi sử dụng chế độ vận hành cơ sở hạ tầng 802.11ac hoặc chế độ vận hành tương tự, AP có thể phát báo hiệu trên kênh cố định, như là kênh chính. Kênh chính có thể có độ rộng cố định (ví dụ, băng thông rộng 20 MHz) hoặc độ rộng được cài đặt động thông qua việc phát tín hiệu. Kênh chính có thể là kênh vận hành của BSS và có thể được sử dụng bởi các STA để thiết lập kết nối với AP. Trong một số phương án đại diện, có thể thực hiện Đa truy nhập nhận biết sóng mang tránh xung đột (CSMA/CA), ví dụ trong các hệ thống 802.11. Đối với CSMA/CA, các STA (ví dụ, mỗi STA), bao gồm AP, có thể nhận biết kênh chính. Nếu kênh chính được STA cụ thể nhận biết/phát hiện và/hoặc xác định là đang bận, thì STA cụ thể có thể chờ. Một STA (ví dụ, chỉ một trạm) có thể phát tại thời điểm quy định bất kỳ trong BSS đã cho.

Các STA thông lượng cao (HT) có thể sử dụng kênh rộng 40 MHz để giao tiếp, ví dụ, thông qua sự kết hợp giữa kênh 20 MHz chính với kênh 20 MHz liền kề hoặc không liền kề để tạo kênh rộng 40 MHz.

Các STA thông lượng cực cao (VHT) có thể hỗ trợ các kênh rộng 20 MHz, 40 MHz, 80 MHz, và/hoặc 160 MHz. Các kênh 40 MHz và/hoặc 80 MHz có thể được tạo bằng cách kết hợp các kênh 20 MHz liền kề. Kênh 160 MHz có thể được tạo bằng cách kết hợp 8 kênh 20 MHz liền kề hoặc bằng cách kết hợp hai kênh 80 MHz không liền kề, mà có thể được gọi là cấu hình 80+80. Đối với cấu hình 80+80, dữ liệu, sau khi mã hóa kênh, có thể được truyền qua bộ phân tích cú pháp phân đoạn mà có thể chia dữ liệu thành hai luồng. Xử lý Biến đổi Fourier nhanh ngược (IFFT) và xử lý miền thời gian có thể được thực hiện riêng trên mỗi luồng. Các luồng có thể được ánh xạ lên hai kênh 80 MHz, và dữ liệu có thể được phát bởi STA phát. Ở bộ thu của STA thu, hoạt động được mô tả trên cho cấu hình 80+80 có thể đảo ngược và dữ liệu kết hợp có thể được gửi đến Điều khiển truy nhập môi trường (MAC).

Các chế độ vận hành 1 GHz phụ được hỗ trợ bởi 802.11af và 802.11ah. Các băng thông vận hành kênh và sóng mang giảm trong 802.11af và 802.11ah tương quan với các băng thông vận hành kênh và sóng mang được sử dụng trong 802.11n và 802.11ac. 802.11af hỗ trợ băng thông 5 MHz, 10 MHz và 20 MHz trong phổ Khoảng trắng TV (TVWS), và 802.11ah hỗ trợ các băng thông 1 MHz, 2 MHz, 4 MHz, 8 MHz, và 16 MHz sử dụng phổ không phải TVWS. Theo phương án đại diện, 802.11ah có thể hỗ trợ Điều khiển dạng đồng hồ đo/Truyền thông dạng máy, như các thiết bị MTC trong phạm vi phủ sóng lớn. Các thiết bị MTC có thể có một số khả năng, ví dụ, các khả năng giới hạn gồm hỗ trợ cho (ví dụ chỉ hỗ trợ cho) các băng thông nhất định và/hoặc giới hạn. Các thiết bị MTC có thể bao gồm pin có tuổi thọ pin cao hơn ngưỡng (ví dụ, để duy trì tuổi thọ pin cực cao).

Các hệ thống WLAN, có thể hỗ trợ nhiều kênh và băng thông kênh, như 802.11n, 802.11ac, 802.11af, và 802.11ah, bao gồm kênh có thể được chỉ định làm kênh chính. Kênh chính có thể có băng thông bằng với băng thông vận hành phổ biến lớn nhất được hỗ trợ bởi tất cả STA trong BSS. Dải thông của kênh chính có thể được thiết lập và/hoặc giới hạn bởi STA, trong số tất cả STA đang vận hành trong BSS, hỗ trợ chế độ vận hành băng thông nhỏ nhất. Trong ví dụ về 802.11ah, kênh chính có thể rộng 1 MHz cho các STA (ví dụ, thiết bị kiểu MTC) hỗ trợ (ví dụ, chỉ hỗ trợ) chế độ 1 MHz, ngay cả khi AP và các STA khác trong BSS hỗ trợ 2 MHz, 4 MHz, 8 MHz, 16 MHz, và/hoặc các chế độ vận hành băng thông kênh khác. Sự cảm nhận sóng mang và/hoặc các thiết lập vector phân bổ mạng (NAV) có thể phụ thuộc vào tình trạng kênh chính. Nếu kênh chính bận, ví dụ, do STA (chỉ hỗ trợ chế độ vận hành 1 MHz), phát đến AP, thì toàn bộ các băng tần sẵn có đều có thể được xem là bận ngay cả khi phần lớn các băng tần đang rỗi và có thể sẵn sàng.

Ở Hoa Kỳ, các băng tần có sẵn có thể được sử dụng bởi 802.11ah nằm trong khoảng từ 902 MHz đến 928 MHz. Ở Hàn Quốc, băng tần có sẵn là từ 917,5 MHz đến 923,5 MHz. Ở Nhật Bản, băng tần có sẵn là từ 916,5 MHz đến 927,5 MHz. Tổng băng thông có sẵn cho 802.11ah là từ 6 MHz đến 26 MHz tùy theo mã quốc gia.

Hình 1D là sơ đồ hệ thống minh họa RAN 113 và CN115 theo một phương án. Như được lưu ý ở phần trên, RAN 113 có thể sử dụng công nghệ vô tuyến NR để giao tiếp với các WTRU 102a, 102b, 102c qua giao diện không khí 116. RAN 113 cũng có thể giao tiếp với CN 115.

RAN 113 có thể bao gồm các gNB 180a, 180b, 180c, mặc dù sẽ rất tốt khi RAN 113 có thể bao gồm số lượng gNB bất kỳ mà vẫn phù hợp với phương án. Mỗi gNB 180a, 180b, 180c có thể bao gồm một hoặc nhiều bộ thu phát để giao tiếp với các WTRU 102a, 102b, 102c qua giao diện không khí 116. Theo một phương án, các gNB 180a, 180b, 180c có thể thực hiện công nghệ MIMO. Ví dụ, các gNB 180a, 180b có thể sử dụng điều hướng chùm tín hiệu để phát các tín hiệu đến và/hoặc thu các tín hiệu từ gNB 180a, 180b, 180c. Vì vậy, ví dụ như gNB 180a có thể sử dụng nhiều ăngten để phát tín hiệu không dây đến và/hoặc thu tín hiệu không dây từ WTRU 102a. Theo một phương án, các gNB 180a, 180b, 180c có thể thực hiện công nghệ cộng gộp sóng mang. Ví dụ, gNB 180a có thể phát nhiều sóng mang thành phần đến WTRU 102a (không được minh họa). Tập hợp con của các sóng mang thành phần này có thể nằm trong phổ tần chưa được cấp phép trong khi các sóng mang thành phần còn lại có thể ở phổ tần được cấp phép. Theo một phương án, các gNB 180a, 180b, 180c có thể thực hiện công nghệ phối hợp đa điểm (CoMP). Ví dụ, WTRU 102a có thể thu các truyền dẫn phối hợp từ gNB 180a và gNB 180b (và/hoặc gNB 180c).

Các WTRU 102a, 102b, 102c có thể giao tiếp với các gNB 180a, 180b, 180c bằng cách sử dụng các truyền dẫn kết hợp với thuật số có thể thay đổi. Ví dụ, khoảng cách ký hiệu OFDM và/hoặc khoảng cách sóng mang phụ OFDM có thể thay đổi đối với các truyền dẫn khác nhau, các ô khác nhau, và/hoặc các vị trí khác nhau của phổ truyền dẫn không dây. Các WTRU 102a, 102b, 102c có thể giao tiếp với gNB 180a, 180b, 180c bằng cách sử dụng khung con hoặc các khoảng thời gian truyền dẫn (TTI) có độ dài khác nhau hoặc có thể thay đổi (ví dụ, chứa số lượng ký hiệu OFDM khác nhau và/hoặc kéo dài độ dài thời gian tuyệt đối khác nhau).

Các gNB 180a, 180b, 180c có thể được tạo cấu hình để giao tiếp với các WTRU 102a, 102b, 102c trong cấu hình độc lập và/hoặc cấu hình không độc lập. Trong cấu hình độc lập, các WTRU 102a, 102b, 102c có thể giao tiếp với gNB 180a, 180b, 180c mà không truy nhập các RAN khác (ví dụ, như là eNode-B 160a, 160b, 160c). Trong cấu hình độc lập, các WTRU 102a, 102b, 102c có thể sử dụng một hoặc nhiều gNB 180a, 180b, 180c làm điểm neo kết di động. Trong cấu hình độc lập, các WTRU 102a, 102b, 102c có thể giao tiếp với các gNB 180a, 180b, 180c bằng cách sử dụng các tín hiệu trong băng tần không được cấp phép. Trong cấu hình không độc lập, các WTRU 102a, 102b, 102c có thể giao tiếp với/kết nối với gNB 180a, 180b, 180c đồng thời vẫn giao tiếp với/kết nối với RAN

khác như là eNode-B 160a, 160b, 160c. Ví dụ, các WTRU 102a, 102b, 102c có thể thực hiện các nguyên lý DC về cơ bản để giao tiếp đồng thời với một hoặc nhiều gNB 180a, 180b, 180c và một hoặc nhiều eNode-B 160a, 160b, 160c. Trong cấu hình không độc lập, các eNode-B 160a, 160b, 160c có thể có vai trò như phân tử neo kết di động cho WTRU 102a, 102b, 102c và gNB 180a, 180b, 180c có thể cung cấp phạm vi phủ sóng bổ sung và/hoặc thông lượng để phục vụ WTRU 102a, 102b, 102c.

Mỗi gNB 180a, 180b, 180c có thể kết hợp với ô cụ thể (không được minh họa) và có thể được tạo cấu hình để xử lý quyết định quản lý tài nguyên vô tuyến, quyết định chuyển giao, lập lịch người dùng trong UL và/hoặc DL, hỗ trợ phân chia mạng, kết nối kép, kết hợp giữa NR và E-UTRA, định tuyến dữ liệu mặt phẳng người dùng hướng về Chức năng mặt phẳng người dùng (UPF) 184a, 184b, định tuyến thông tin mặt phẳng điều khiển hướng về Chức năng quản lý truy nhập và di động (AMF) 182a, 182b và tương tự. Như được minh họa trên Hình 1D, gNB 180a, 180b, 180c có thể giao tiếp với nhau qua giao diện Xn.

CN 115 được minh họa trên Hình 1D có thể bao gồm ít nhất một AMF 182a, 182b, ít nhất một UPF 184a, 184b, ít nhất một Chức năng quản lý phiên (SMF) 183a, 183b, và có thể là Mạng dữ liệu (DN) 185a, 185b. Mặc dù mỗi phần tử nói trên được miêu tả là một phần của CN 115, tốt hơn là phần tử bất kỳ trong những phần tử này có thể được thực thể khác ngoài nhà khai thác CN sở hữu và/hoặc vận hành.

AMF 182a, 182b có thể được kết nối với một hoặc nhiều gNB 180a, 180b, 180c trong RAN 113 qua giao diện N2 và có thể đóng vai trò là nút điều khiển. Ví dụ, AMF 182a, 182b có thể chịu trách nhiệm xác thực người dùng WTRU 102a, 102b, 102c, hỗ trợ phân chia mạng (ví dụ, xử lý các phiên PDU khác nhau với yêu cầu khác nhau), chọn SMF cụ thể 183a, 183b, quản lý vùng đăng ký, kết thúc phát tín hiệu NAS, quản lý di động, và tương tự. Sự phân chia mạng có thể được sử dụng bởi AMF 182a, 182b để tùy chỉnh hỗ trợ CN cho WTRU 102a, 102b, 102c dựa trên các loại dịch vụ được sử dụng bởi WTRU 102a, 102b, 102c. Ví dụ, có thể thiết lập các ngăn mạng cho các trường hợp sử dụng khác nhau như là các dịch vụ dựa vào truy nhập có độ trễ thấp siêu ổn định (URLLC), các dịch vụ dựa trên truy nhập Băng thông rộng di động nâng cao (EMBB), dịch vụ truy nhập truyền thông kiểu máy (MTC), và/hoặc tương tự. AMF 162 có thể cung cấp chức năng mặt phẳng điều khiển để chuyển đổi giữa RAN 113 và các RAN khác (không được minh họa) sử dụng các

công nghệ vô tuyến khác, như LTE, LTE-A, LTE-A Pro, và/hoặc công nghệ truy nhập không phải 3GPP như WiFi.

SMF 183a, 183b có thể kết nối với AMF 182a, 182b trong CN 115 qua giao diện N11. SMF 183a, 183b cũng có thể kết nối với UPF 184a, 184b trong CN 115 qua giao diện N4. SMF 183a, 183b có thể chọn và điều khiển UPF 184a, 184b và tạo cấu hình định tuyến lưu lượng qua UPF 184a, 184b. SMF 183a, 183b có thể thực hiện các chức năng khác, như quản lý và phân bổ địa chỉ IP UE, quản lý phiên PDU, kiểm soát việc thực thi chính sách và QoS, cung cấp thông báo dữ liệu đường xuống, v.v. Loại phiên PDU có thể dựa trên IP, không dựa trên IP, dựa trên Ethernet, và tương tự.

UPF 184a, 184b có thể được kết nối với một hoặc nhiều gNB 180a, 180b, 180c trong RAN 113 qua giao diện N3, điều này có thể cung cấp cho các WTRU 102a, 102b, 102c quyền truy nhập vào các mạng chuyển mạch gói, chẳng hạn như Internet 110, để hỗ trợ giao tiếp giữa các WTRU 102a, 102b, 102c và các thiết bị được IP kích hoạt. UPF 184a, 184b có thể thực hiện các chức năng khác, như định tuyến và chuyển tiếp các gói, thực thi chính sách mặt phẳng người dùng, hỗ trợ phiên PDU kết nối nhiều mạng, xử lý QoS mặt phẳng người dùng, đệm các gói đường xuống, cung cấp sự neo kết di động, v.v.

CN 115 có thể hỗ trợ giao tiếp với các mạng khác. Ví dụ, CN 115 có thể bao gồm, hoặc giao tiếp với công IP (ví dụ, máy chủ phân hệ đa phương tiện IP (IMS) có vai trò làm giao diện giữa CN 115 và PSTN 108. Ngoài ra, CN 115 có thể cho phép các WTRU 102a, 102b, 102c truy nhập các mạng khác 112 mà có thể bao gồm các mạng có dây và/hoặc không dây khác được sở hữu và/hoặc khai thác bởi các nhà cung cấp dịch vụ khác. Trong một phương án, các WTRU 102a, 102b, 102c có thể được kết nối với Mạng dữ liệu (DN) cục bộ 185a, 185b qua UPF 184a, 184b qua giao diện N3 đến UPF 184a, 184b và giao diện N6 giữa UPF 184a, 184b và DN 185a, 185b.

Theo các Hình 1A-1D và phần mô tả tương ứng của các Hình 1A-1D, một hoặc nhiều hoặc tất cả các chức năng được mô tả trong tài liệu này liên quan đến một hoặc nhiều: WTRU 102a-d, Trạm gốc 114a-b, eNode-B 160a-c, MME 162, SGW 164, PGW 166, gNB 180a-c, AMF 182a-b, UPF 184a-b, SMF 183a-b, DN 185a-b và/hoặc (các) thiết bị khác bất kỳ được mô tả trong tài liệu này, có thể được thực hiện bởi một hoặc nhiều thiết bị mô phỏng (không được minh họa). Thiết bị mô phỏng có thể là một hoặc nhiều thiết bị được tạo cấu hình để mô phỏng một hoặc nhiều, hoặc tất cả chức năng được mô tả ở đây. Ví dụ,

các thiết bị mô phỏng có thể được sử dụng để thử nghiệm các thiết bị khác và/hoặc để mô phỏng mạng và/hoặc chức năng WTRU.

Các thiết bị mô phỏng có thể được thiết kế để thực hiện một hoặc nhiều thử nghiệm về các thiết bị khác trong môi trường phòng thí nghiệm và/hoặc trong môi trường mạng của nhà khai thác. Ví dụ, một hoặc nhiều thiết bị mô phỏng có thể thực hiện một hoặc nhiều, hoặc tất cả chức năng khi được thực hiện và/hoặc triển khai toàn bộ hoặc một phần như một phần mạng truyền thông không dây và/hoặc có dây để thử nghiệm các thiết bị khác trong mạng truyền thông. Một hoặc nhiều thiết bị mô phỏng có thể thực hiện một hoặc nhiều, hoặc tất cả chức năng khi được thực hiện/triển khai tạm thời như một phần mạng truyền thông có dây và/hoặc không dây. Thiết bị mô phỏng có thể được ghép trực tiếp với thiết bị khác vì mục đích thử nghiệm và/hoặc có thể thực hiện thử nghiệm bằng cách sử dụng truyền thông không dây qua không khí.

Một hoặc nhiều thiết bị mô phỏng có thể thực hiện một hoặc nhiều, bao gồm tất cả chức năng khi được thực hiện/triển khai tạm thời như một phần mạng truyền thông có dây và/hoặc không dây. Ví dụ, có thể sử dụng thiết bị mô phỏng trong trường hợp thử nghiệm trong phòng thí nghiệm và/hoặc mạng truyền thông có dây và/hoặc không dây không được triển khai (ví dụ, thử nghiệm) để thực hiện thử nghiệm một hoặc nhiều thành phần. Một hoặc nhiều thiết bị mô phỏng có thể là thiết bị thử nghiệm. Các thiết bị mô phỏng có thể sử dụng việc ghép RF trực tiếp và/hoặc truyền thông không dây qua hệ mạch RF (ví dụ, có thể gồm một hoặc nhiều ăngten) để phát và/hoặc thu dữ liệu.

Một hoặc nhiều dấu hiệu được trình bày ở đây có thể được triển khai bằng một hoặc nhiều thiết bị, phương pháp và/hoặc hệ thống được mô tả trong các Hình 1A-1D.

Khả năng đạt được các mã khác với mã Turbo và/hoặc mã kiểm tra chẵn lẻ mật độ thấp (LDPC) có thể bao gồm các mã cực. Mã cực có thể là mã khối tuyến tính với các thuộc tính bao gồm một hoặc nhiều yếu tố sau: độ phức tạp mã hóa và/hoặc giải mã thấp, sàn lỗi thấp (ví dụ, sàn lỗi rất thấp) hoặc sơ đồ cấu trúc rõ ràng.

Mã cực (N, K) có thể dựa trên chiều dài khối thông tin K và chiều dài khối mã hóa N . Giá trị N có thể được đặt thành lũy thừa 2, ví dụ, $N = 2^n$ cho một số nguyên n . Ma trận sinh của một mã cực có thể được biểu thị bằng $G_N = B_N F^{\otimes n}$, trong đó B_N là ma trận hoán vị đảo bit, $(.)^{\otimes n}$ biểu thị lũy thừa Kronecker thứ n và $F = \begin{bmatrix} 1 & 0 \\ 1 & 1 \end{bmatrix}$. Trong ví dụ triển khai mã cực, ma trận hoán vị đảo bit B_N có thể được bỏ qua ở phía bộ mã

hóa để đơn giản và quá trình đảo bit có thể được thực hiện ở phía bộ giải mã. Hình 2 là một ví dụ về bộ mã hóa cực với $N=8$. Hình 2 minh họa quá trình triển khai mẫu của $F^{\otimes 3}$. Từ mã của mã cực có thể được cho bằng $x_1^N = u_1^N G_N$.

Đối với việc giải mã các bit mã hóa cực, kỹ thuật giải mã triệt tiêu liên tiếp (SC) có thể được sử dụng. Các phương thức giải mã nâng cao cũng có thể được sử dụng dựa trên kỹ thuật giải mã SC, *ví dụ*, giải mã danh sách triệt tiêu liên tiếp (SCL) hoặc giải mã SCL có CRC hỗ trợ (CA-SCL).

Mã cực có CRC hỗ trợ (CA) có thể là mã cực với bộ giải mã Danh sách triệt tiêu liên tiếp có CRC hỗ trợ (SCL). Trong giải mã có CRC hỗ trợ, các bit CRC có thể được dùng để chọn từ mã cuối cùng từ danh sách các từ mã dự phòng. Từ mã cuối cùng có thể được chọn vào cuối quá trình giải mã. Các bit CRC có thể được thiết kế và sử dụng cho mục đích sửa lỗi, *ví dụ*, thay cho mục đích phát hiện lỗi. Các bit CRC có thể được dùng để phát hiện lỗi một phần.

(Các) cấu trúc mã cho mã cực có thể được cung cấp. Mã cực có thể có cấu trúc về mặt mã hóa và giải mã. Kết cấu của mã cực có thể phụ thuộc vào ánh xạ của các bit thông tin K đến các bit đầu vào N của bộ mã hóa cực u_1^N . Các bit thông tin K có thể được đặt trên các kênh bit K *ví dụ*, các kênh bit tốt nhất. Các bit đầu vào $N - K$ còn lại không được ánh xạ tới các bit thông tin có thể được gọi là các bit đóng băng. Các bit đóng băng này có thể có một giá trị cố định, *ví dụ*, các bit bị đóng băng có thể được đặt về giá trị 0. Tập hợp vị trí cho các bit đóng băng có thể được gọi là tập hợp đóng băng F . Quyết định về các kênh bit tốt nhất có thể khác nhau và có thể phụ thuộc vào các điều kiện kênh. Khi xác định tập hợp các kênh đóng băng, các kênh bit có thể được phân cấp dựa trên độ tin cậy của chúng. Các kênh bit đáng tin cậy có thể được phân loại là kênh bit tốt và các kênh bit kém tin cậy hơn có thể được phân loại là kênh bit xấu.

Độ tin cậy của một kênh bit có thể tính toán được. *Ví dụ*, một hoặc nhiều phương thức sau đây có thể được dùng để tính toán độ tin cậy của các kênh bit: giới hạn Bhattacharyya, ước lượng Monte-Carlo, ước lượng ma trận xác suất chuyển hoặc xấp xỉ Gaussian. Các phương thức này có thể có độ phức tạp tính toán khác nhau cũng như có thể áp dụng cho các điều kiện kênh khác nhau. Có thể chọn tỷ số tín hiệu/nhiều (SNR) thiết kế tham số. *Ví dụ*, SNR thiết kế có thể được chọn trước khi thực hiện tính toán độ tin cậy.

Thứ hạng của một kênh bit có thể tính toán được. Thứ hạng của một kênh bit có thể được tính mà không cần sử dụng tham số SNR thiết kế. Ví dụ, chuỗi xếp hạng được tạo từ một công thức hoặc được mở rộng từ một chuỗi nhỏ. Khi thứ hạng của các kênh bit được xác định, các bit thông tin có thể được ánh xạ tới các kênh bit có độ tin cậy cao. Các bit đóng băng có thể được ánh xạ tới các kênh bit có độ tin cậy thấp, như được minh họa trên Hình 3.

Hình 4 minh họa một quá trình mã hóa kiểm tra chẵn lẻ (PC) điển hình. Sự khác biệt giữa mã cực PC và mã cực không PC có thể là sự lựa chọn tập con các kênh phụ đóng băng dưới dạng kênh phụ đóng băng PC. Một chức năng PC có thể được thiết lập để sửa lỗi trên các kênh phụ. Trong một ví dụ (*ví dụ*, tại mỗi vị trí kênh phụ kiểm tra chẵn lẻ), mỗi bit được giải mã liên quan đến chức năng của PC qua kênh phụ đóng băng PC có thể giúp tia bớt cây giải mã danh sách. Trong một ví dụ, các đường dẫn đáp ứng chức năng PC có thể tồn tại; phần còn lại có thể được loại bỏ trong tiến trình. Ví dụ, một chức năng PC có thể được thiết lập là chỉ chuyển tiếp để phù hợp với bộ giải mã triệt tiêu liên tiếp. Hình 4 minh họa một ví dụ về ánh xạ các bit thông tin tới các đầu vào của mã cực PC.

Việc đưa vào mã cực PC có thể cho phép loại bỏ các bit CRC của mã cực CA. Mã cực PC có thể được sử dụng cho mục đích sửa lỗi trong kỹ thuật giải mã Danh sách triệt tiêu liên tiếp (SCL) có CRC hỗ trợ. Điều này có thể làm giảm dư thừa mã cực và có thể làm tăng mã hóa.

Mã cực có thể được sử dụng làm mã kênh cho thông tin điều khiển đường lên (UL) và/hoặc đường xuống (DL). Các bit CRC có thể được sử dụng cho thông báo điều khiển để giảm mức cảnh báo sai. Mã cực cho các kênh vật lý có thể hỗ trợ một trong các CRC + mã cực cơ bản hoặc CRC phát hiện lỗi bit J + mã cực ghép. CRC + các mã cực cơ bản (*ví dụ*, cực CA) có thể được sử dụng với các bit CRC dài hơn, *ví dụ*, $(J + J')$ CRC và/hoặc CRC phân tán, *ví dụ*, CRC bit J. Mã cực ghép có thể là một hoặc nhiều yếu tố sau: CRC bit J' + cực cơ bản, CRC phân tán bit J' + cực cơ bản, cực PC hoặc cực PC chuỗi băm. Một phương thức mã hóa có thể được thực hiện nếu đạt được (các) lợi ích cho cả hai cơ chế.

Kết cấu mã hóa cực cho thông tin điều khiển và/hoặc dữ liệu có thể được cung cấp. Không giống như mã chập (TBCC), mã cực là mã khối và có thể có chiều dài khối cố định. Cơ chế thích ứng tốc độ cho mã cực có thể được tính toán để cải thiện hiệu suất.

Cơ chế thích ứng tốc độ có thể được chọn bằng cách sử dụng một hoặc nhiều cơ chế lặp, chấm dừng và/hoặc rút ngắn. Lựa chọn cơ chế thích ứng tốc độ có thể được thực hiện dựa trên một hoặc nhiều tham số như được mô tả trong tài liệu này.

Các tính toán mã cực có thể bao gồm lựa chọn cấu trúc mã (ví dụ, mã hóa cực có CRC hỗ trợ (CA) hoặc mã hóa kiểm tra chẵn lẻ (PC)) và/hoặc lựa chọn chuỗi mã. Một phương thức mã hóa cực linh hoạt hỗ trợ nhiều mã cực có thể được cung cấp.

Có thể hỗ trợ mã hóa cực cho các kênh điều khiển. Hình 5 minh họa một quá trình xử lý thông tin điều khiển điển hình (ví dụ, thông tin điều khiển đường xuống (DCI) hoặc thông tin điều khiển đường lên (UCI)), sử dụng mã cực. Các khối điều khiển trong hệ thống phụ mã hóa cực có thể bao gồm khối điều khiển chọn mã và khối điều khiển thích ứng tốc độ.

Khối điều khiển chọn mã có thể xác định loại mã cực cần sử dụng. Khối điều khiển chọn mã có thể xác định độ dài CRC liên quan. Các loại mã cực dùng làm ví dụ có thể bao gồm các loại mã cực được mô tả trong tài liệu này và/hoặc các biến thể của chúng, chẳng hạn như mã cực PC nâng cao với lựa chọn danh sách CA. Việc xác định loại mã cực có thể dựa trên một hoặc nhiều loại WTRU, công suất hoặc cấu hình WTRU. Trong các ví dụ, một loại WTRU có thể tương ứng với một mã cực. Trong các ví dụ, loại mã cực có thể được tạo cấu hình thông qua thông báo thiết lập kết nối điều khiển tài nguyên vô tuyến (RRC) hoặc thông báo cấu hình lại kết nối RRC. Trong các ví dụ, loại mã cực có thể được xác định trước. Độ dài CRC tương ứng có thể được xác định. Ví dụ, độ dài CRC có thể được xác định dựa trên loại mã cực được xác định. Ví dụ, đối với mã cực của PC, CRC 16 bit có thể được sử dụng; đối với mã cực CA có CRC dài, CRC 19 bit có thể được sử dụng, ví dụ, nếu độ dài của danh sách bằng 8. Khối điều khiển chọn mã có thể gửi thông tin độ dài CRC đến khối kết nối CRC. Khối kết nối CRC có thể chuyển loại mã cực cho khối mã hóa kênh.

Khối điều khiển thích ứng tốc độ ở Hình 5 có thể thực hiện một hoặc nhiều thao tác sau: tính độ dài từ mã mong muốn (ví dụ, số bit được mã hóa để truyền) dưới dạng bit $\frac{K+J}{R}$; tính toán độ dài mã gốc N (ví dụ, sau khi tính độ dài từ mã mong muốn); xác định (các) phương thức thích ứng tốc độ sẽ được sử dụng; hoặc xác định (các) phương thức thích ứng tốc độ chi tiết. Khối điều khiển thích ứng tốc độ có thể thực hiện tính toán hoặc đưa ra quyết định dựa trên một hoặc nhiều thông tin điều khiển đường lên

(UCI) hoặc thông tin điều khiển đường xuống (DCI), kích thước khối K, độ dài CRC J hoặc tốc độ mã R.

Trong một ví dụ, để tính độ dài mã gốc N, độ dài mã gốc N có thể được coi là lũy thừa 2 do tính chất của mã cực. Độ dài mã gốc N có thể lớn hơn hoặc nhỏ hơn độ dài từ mã mong muốn $\frac{K+J}{R}$. Ví dụ, nếu độ dài từ mã mong muốn lớn hơn một chút so với 2^n bit, đối với một số nguyên n, thì độ dài mã gốc có thể là 2^n , thay vì 2^{n+1} . Việc lựa chọn độ dài mã gốc có thể dựa trên một hoặc nhiều công thức. Trong một ví dụ,

$$N = 2^n, \text{ nếu } 2^n \leq \frac{K+J}{R} \leq 2^n (1 + \tau);$$

$$N = 2^{n+1}, \text{ nếu } 2^n(1 + \tau) < \frac{K+J}{R} \leq 2^{n+1},$$

đối với một số phân số không đổi τ , giả sử $\frac{1}{8}$.

Trong một ví dụ,

$$N = 2^n, \text{ nếu } 2^n \leq \frac{K+J}{R} \leq 2^n + \tau;$$

$$N = 2^{n+1}, \text{ nếu } 2^n + \tau < \frac{K+J}{R} \leq 2^{n+1},$$

đối với một số nguyên không đổi τ , chẳng hạn như 10. Các công thức ví dụ khác có thể tương tự như trên, với giá trị τ là hàm của n. Ví dụ, với $n \leq 5, \tau = 0$; khác $\tau = \frac{9}{8} \cdot 2^n$, và với $n \leq 6, \tau = 0$; khác $\tau = \frac{9}{8} \cdot 2^n$. Các công thức tính độ dài mã gốc có thể phụ thuộc hoặc không phụ thuộc vào tốc độ mã. Công thức và tham số công thức τ có thể khác nhau đối với các tốc độ mã hoặc giới hạn tốc độ mã khác nhau.

Việc lựa chọn độ dài mã gốc có thể dựa trên một hoặc nhiều bảng tra cứu. Bảng 1 minh họa một ví dụ về bảng tra cứu (LUT) để chọn độ dài từ mã mong muốn cho độ dài mã gốc tương ứng N. Hàng đầu tiên của Bảng 1 biểu thị khoảng độ dài từ mã mong muốn và hàng thứ hai biểu thị chiều dài tương ứng của mã gốc. Ví dụ, nếu độ dài từ mã mong muốn là 50 bit, nằm trong khoảng [33, 70], thì độ dài mã gốc có thể được chọn là 64 bit. Nếu độ dài từ mã mong muốn là 275 bit, nằm trong khoảng [141, 280], thì độ dài mã gốc được chọn có thể là 256 bit. Trong Bảng 1, độ dài mã gốc tối đa được cố định là 1024 bit.

$\frac{K+J}{R}$	[20, 32]	[33, 70]	[71, 140]	[141, 280]	[281, 550]	>550
N	32	64	128	256	512	1024

Bảng 1

Bảng 2 minh họa một ví dụ khác về LUT trong đó độ dài mã gốc tối đa có thể là 512 bit.

$\frac{K+J}{R}$	[20, 32]	[33, 70]	[71, 140]	[141, 280]	>281
N	32	64	128	256	512

Bảng 2

Việc xác định độ dài mã gốc có thể phụ thuộc vào tốc độ mã. Trong một ví dụ, khi tốc độ mã hóa có thể cao (ví dụ, $> 1/2$), độ dài từ mã mong muốn có thể nhỏ (hoặc lớn hơn một chút) so với độ dài của bit thông tin. Độ dài mã gốc có thể được chọn tương đối lớn hơn để việc sử dụng độ dài mã gốc đó có thể bao hàm nhiều thông tin hơn so với những thông tin có thể được đưa vào, ví dụ, với tốc độ $= 1/2$.

Bảng 1 và Bảng 2 có thể áp dụng cho các tốc độ mã nhất định, ví dụ, khi độ dài mã gốc phụ thuộc vào tốc độ mã. Ví dụ, nếu tốc độ mã lớn hơn ngưỡng (ví dụ, $1/2$), độ dài mã gốc N có thể là lũy thừa 2. Độ dài mã gốc có thể lớn hơn độ dài từ mã mong muốn. Nếu tốc độ mã nhỏ hơn ngưỡng, độ dài mã gốc N có thể được xác định dựa trên một hoặc nhiều bảng tra cứu, chẳng hạn như Bảng 1 và/hoặc Bảng 2. Lựa chọn độ dài mã gốc IA có thể phụ thuộc vào thứ tự điều chế. Ví dụ, Bảng 1 và Bảng 2 có thể được sử dụng cho các điều chế bậc thấp (ví dụ, QPSK). Tập hợp các bảng khác nhau có thể được xác định cho các điều chế bậc cao (ví dụ, 64 QAM).

Hình 37, Hình 38, Hình 39 và Hình 40 minh họa SNR tối thiểu có thể cần thiết để đạt được mức BLER mục tiêu 10^{-3} cho tốc độ mã lần lượt là $1/5$, $1/3$, $2/5$ và $1/2$. Các kết quả mô phỏng mẫu này minh họa rằng nếu tốc độ mã có thể nhỏ hơn hoặc bằng $2/5$ và chiều dài khối được mã hóa có thể nằm trong khoảng từ 2^n và $2^n (1 + 1/8)$, có thể chọn phương thức lặp lại. Ví dụ, nếu $\frac{K+J}{R}$ nằm trong khoảng từ 2^n đến $2^n (1 + 1/8)$ và tốc độ mã nhỏ hơn $2/5$, thì độ dài mã gốc N có thể được chọn, ví dụ, là 2^n , thay vì 2^{n+1} .

Các mô phỏng hiệu suất khác của ví dụ về phương thức chấm thủng phân tách tự nhiên, rút ngắn phân tách tự nhiên và rút ngắn đảo bit có thể cho kết quả như được nêu trong tài liệu này. Trong các mô phỏng như vậy, điều chế QPSK và kênh AWGN có thể được giả định. Trong các mô phỏng như vậy, có thể sử dụng mã cực có chuỗi

PW và thuật toán giải mã CA-SCL ($L=8$). CRC 19 bit có thể được thêm vào dữ liệu nguồn. Các bit CRC như vậy có thể được coi là một phần của các bit thông tin.

Khởi điều khiển thích ứng tốc độ có thể xác định phương thức thích ứng tốc độ có thể được sử dụng. Phương thức thích ứng tốc độ có thể bao gồm một hoặc nhiều kỹ thuật sau: lặp lại, rút ngắn hoặc chấm thủng. Việc lựa chọn phương thức thích ứng tốc độ lặp lại có thể phụ thuộc vào mối quan hệ giữa độ dài mã gốc và độ dài từ mã mong muốn. Ví dụ, nếu độ dài mã gốc nhỏ hơn độ dài từ mã mong muốn thì phương thức lặp lại có thể được chọn. Mặt khác, phương thức rút ngắn hoặc chấm thủng có thể được chọn. Việc lựa chọn giữa phương thức rút ngắn và chấm thủng có thể phụ thuộc vào ít nhất một trong các tốc độ mã, R hoặc tốc độ mã gốc, $R_m = \frac{K}{N}$. Phương thức chấm thủng có thể hoạt động tốt, và do đó có thể được sử dụng, với tốc độ mã hóa thấp hoặc tốc độ mã gốc thấp. Phương thức rút ngắn có thể hoạt động tốt, và do đó có thể được sử dụng, với tốc độ mã cao hoặc tốc độ mã gốc cao. Một hàm của $f(R_m, R)$ có thể được sử dụng. Nếu $f(R_m, R) < Thr$, thì phương thức chấm thủng có thể được chọn, nếu không thì sẽ là phương thức rút ngắn.

Hình 41 và 42 minh họa SNR tối thiểu có thể được dùng để đạt được mức BLER mục tiêu tương ứng là 10^{-2} và 10^{-3} cho tốc độ mã 1/5. Hình 43 và 44, tương ứng, minh họa SNR tối thiểu có thể được dùng để đạt được mức BLER mục tiêu là 10^{-2} và 10^{-3} cho tốc độ mã 1/3. Hình 45 và 46, tương ứng, minh họa SNR tối thiểu có thể được dùng để đạt được mức BLER mục tiêu là 10^{-2} và 10^{-3} cho tốc độ mã 2/5. Hình 47 và 48, tương ứng, minh họa SNR tối thiểu có thể được dùng để đạt được mức BLER mục tiêu là 10^{-2} và 10^{-3} cho tốc độ mã 1/2.

Dựa trên các kết quả mô phỏng này, có thể xác định rằng khi tốc độ mã lớn hơn 2/5, có thể chọn phương thức rút ngắn. Trong trường hợp tốc độ mã nhỏ hơn hoặc bằng 2/5, có thể chọn phương thức chấm thủng. Trong một ví dụ, ngưỡng tốc độ mã để chọn phương thức chấm thủng hoặc rút ngắn có thể là 2/5.

Mức thích ứng tốc độ có thể được thực hiện bằng cách sử dụng mã cực ghép (ví dụ, ngoài các phương thức lặp lại, rút ngắn và/hoặc các chấm thủng). Ví dụ, đối với độ dài từ mã mong muốn là 288 bit, 224 bit có thể bị chấm thủng hoặc rút ngắn từ độ dài mã gốc 512 bit. Một cách là để có thể lặp lại 32 bit từ độ dài mã gốc 256 bit. Một cách khác là để có thể là phân 288 bit thành 256 bit và 32 bit. Một mã cực có thể được sử dụng với độ dài mã gốc là 256 bit và mã cực khác có độ dài mã gốc là 32 bit. Phương thức này có

thể được sử dụng nếu độ dài từ mã mong muốn gần với tổng của một vài số là lũy thừa của 2. Các phương thức lặp lại, rút ngắn hoặc chấm thủng có thể được áp dụng cho từng thành phần của một mã cực ghép.

Hình 6 minh họa quá trình điều khiển thích ứng tốc độ điều hình. Khi xác định (các) phương thức thích ứng tỷ lệ chi tiết, có thể áp dụng một hoặc nhiều yếu tố sau đây.

Nếu phương thức lặp lại được chọn làm phương thức thích ứng tốc độ, khối điều khiển thích ứng tốc độ của Hình 5 có thể chọn một phương thức lặp lại chi tiết. Các phương thức lặp lại có thể bao gồm một hoặc nhiều cách sau đây: lặp lại từ trên xuống của bộ đệm vòng (ví dụ, lặp lại tự nhiên), lặp lại từ dưới lên của bộ đệm vòng, lặp lại từ trên xuống của bộ đệm vòng có đảo bit, lặp lại từ dưới lên của bộ đệm vòng có đảo bit, chọn ngẫu nhiên, lặp lại đều/phân tán, lặp lại từ điểm bắt đầu được tạo cấu hình theo kiểu liên tục hoặc lặp lại từ điểm bắt đầu được tạo cấu hình theo kiểu ghép xen. Giả sử $e_0, \dots, e_{N-1}$ là các bit mã hóa cực và $N + L$ là số bit truyền. Các bit truyền để lặp lại từ đầu bộ đệm vòng có thể được biểu diễn dưới dạng: $e_0, \dots, e_{N-1}, e_0, \dots, e_{L-1}$. Các bit truyền để lặp lại từ dưới lên của bộ đệm vòng có thể được biểu diễn dưới dạng: $e_{N-1}, \dots, e_0, e_{N-1}, \dots, e_{N-L}$. Các bit truyền để lặp lại từ trên xuống của bộ đệm vòng có đảo bit có thể được biểu diễn dưới dạng: $e_{BR(0)}, \dots, e_{BR(N-1)}, e_{BR(0)}, \dots, e_{BR(L-1)}$. Các bit truyền để lặp lại từ dưới lên của bộ đệm vòng có đảo bit có thể được biểu diễn dưới dạng: $e_{BR(N-1)}, \dots, e_{BR(0)}, e_{BR(N-1)}, \dots, e_{BR(N-L)}$. Việc lựa chọn phương thức lặp lại có thể phụ thuộc vào một hoặc nhiều yếu tố sau đây: số lượng bit lặp lại, độ dài mã gốc hoặc tốc độ mã. Dựa trên phương thức lặp lại đã xác định, một vector lặp có thể sẽ được tính toán. Độ dài vector lặp này có thể bằng độ dài từ mã mong muốn $\frac{K+J}{R}$ trừ đi độ dài mã gốc N , trong đó mỗi giá trị của vector lặp là một chỉ số có giá trị từ 1 đến N (hoặc từ 0 đến $N - 1$). Dựa trên độ dài từ mã mong muốn và độ dài mã gốc, khối thích ứng tốc độ có thể xác định các bit đầu ra N của bộ mã hóa cực có thể được lặp lại. Ví dụ, đối với trường hợp $N = 256, \frac{K+J}{R} = 260$, vector lặp có thể là (1, 2, 3, 4), điều này có nghĩa là 4 bit đầu tiên của giá trị đầu ra bộ mã hóa cực sẽ được lặp lại. Như được minh họa trên Hình 6, vector lặp có thể được gửi đến một khối thích ứng tốc độ trên Hình 5.

Nếu phương thức chấm thủng được chọn, khối thích ứng tốc độ có thể chọn phương thức chấm thủng chi tiết. Phương thức chấm thủng có thể bao gồm một hoặc nhiều cách sau: chấm thủng từ trên xuống của bộ đệm vòng, chấm thủng từ dưới lên của bộ đệm vòng,

chấm thủng từ trên xuống của bộ đệm vòng có đảo bit, chấm thủng từ dưới lên của bộ đệm vòng có đảo bit, chấm thủng phân tán (ví dụ, chấm thủng phân tách tự nhiên), chấm thủng từ điểm bắt đầu được tạo cấu hình theo kiểu liên tục hoặc chấm thủng từ điểm bắt đầu được tạo cấu hình theo kiểu ghép xen. Giả sử $e_0, \dots, e_{N-1}$ là các bit được mã hóa cực, L là số bit thủng. Các bit thủng để chấm thủng từ trên xuống của bộ đệm vòng có thể được biểu diễn dưới dạng: $e_0, \dots, e_{L-1}$. Các bit thủng để chấm thủng từ dưới lên của bộ đệm vòng có thể được biểu diễn dưới dạng: $e_{N-L}, \dots, e_{N-1}$. Các bit thủng để chấm thủng từ trên xuống của bộ đệm vòng có bit đảo có thể được biểu diễn dưới dạng: $e_{BR(0)}, \dots, e_{BR(L-1)}$. Các bit thủng để chấm thủng từ dưới lên của bộ đệm vòng có bit đảo có thể được biểu diễn dưới dạng: $e_{BR(N-L)}, \dots, e_{BR(N-1)}$. Kỹ thuật chấm thủng phân tán có thể từ 0, $N/4$ và/hoặc $N/2$. Quá trình chấm thủng có thể được thực hiện tuần tự. Việc lựa chọn phương thức chấm thủng có thể phụ thuộc vào một hoặc nhiều yếu tố sau: số bit thủng, độ dài mã gốc, tốc độ mã, v.v. Dựa trên phương thức chấm thủng được chọn và số bit thủng, vector chấm thủng có thể tính toán được. Như được minh họa trên Hình 6, vector chấm thủng có thể được gửi đến một khối thích ứng tốc độ.

Nếu phương thức rút ngắn được chọn, khối thích ứng tốc độ có thể chọn phương thức rút ngắn chi tiết. Phương thức rút ngắn có thể bao gồm một hoặc nhiều cách sau: rút ngắn từ dưới lên của bộ đệm vòng, rút ngắn từ dưới lên của bộ đệm vòng có đảo bit (ví dụ, gọi là rút ngắn đảo ngược bit) hoặc rút ngắn tự nhiên. Việc lựa chọn phương thức rút ngắn có thể phụ thuộc vào một hoặc nhiều yếu tố sau: số bit thủng, độ dài mã gốc, tốc độ mã, v.v. Dựa trên phương thức rút ngắn đã chọn và một số bit được rút ngắn, vector rút ngắn có thể được tính toán có thể được gửi đến khối thích ứng tốc độ. Một vector rút ngắn được tính toán có thể tương ứng với vector chấm thủng. Đối với bộ mã hóa cực không có phép đảo bit, vector rút ngắn có thể bằng với vector chấm thủng. Đối với bộ mã hóa cực có phép đảo bit, vector rút ngắn có thể bằng với mức đảo bit của vector chấm thủng. Vector rút ngắn có thể được gửi đến khối con không chèn trong khối mã hóa kênh.

Trong một ví dụ, thông tin nguồn bit K của thông tin điều khiển đường xuống (DCI) hoặc thông tin điều khiển đường lên (UCI) có thể được truyền qua khối kết nối CRC. Độ dài J của các bit CRC có thể được xác định bởi khối điều khiển chọn mã trên Hình 5. Khối này có thể hỗ trợ các trường hợp CRC có thể có, CRC dài duy nhất, hai CRC riêng biệt, CRC bình thường, v.v. Sự khác nhau giữa quá trình mã hóa cực CA có duy nhất một CRC

(như minh họa trên Hình 13) và quá trình mã hóa cực PC (như được minh họa trên Hình 17) có thể là độ dài CRC. CRC có thể được đặt là $J + J'$ đối với mã cực CA và J đối với mã cực PC.

Các bit nguồn (ví dụ, sau khi CRC được gắn chặt vào các bit nguồn) có thể được gửi đến một khối mã hóa kênh của Hình 5. Khối mã hóa kênh có thể thực hiện (các) phép toán mã hóa cực. Như được minh họa trên Hình 5, khối mã hóa kênh có thể bao gồm một hoặc nhiều khối con sau: khối con chèn 0, khối con ánh xạ kênh bit, khối con tạo chuỗi hoặc chọn lựa hoặc khối con mã hóa cực. Khối con chèn 0 có thể chèn các số 0 vào chuỗi $(K + J)$ (các bit nguồn và CRC kết hợp). Các vị trí để chèn số 0 có thể phụ thuộc vào giá trị đầu vào vector rút ngắn từ khối điều khiển thích ứng tốc độ. Khối con tạo hoặc chọn chuỗi có thể tạo ra một chuỗi được xếp hạng (hoặc chọn từ danh sách chuỗi xếp hạng được tạo trước), ví dụ, dựa trên một hoặc nhiều giá trị đầu vào độ dài mã gốc đã cho N từ khối điều khiển thích ứng tốc độ, đầu vào loại mã từ khối Điều khiển chọn mã và/hoặc cũng như các yếu tố khác như điều kiện kênh (ví dụ, SNR). Ví dụ, đối với mã cực CA có độ dài mã gốc 64 và SNR là 5 dB, chúng ta có thể chọn hoặc tạo một chuỗi được xếp hạng hoặc chọn một chuỗi được xếp hạng từ danh sách các chuỗi được tạo trước. Khối con ánh xạ bit có thể ánh xạ thông tin và/hoặc bit CRC tới các kênh bit thích hợp cho mã cực. Hoạt động này có thể phụ thuộc vào loại mã và chuỗi xếp hạng đầu vào. Ví dụ, đối với mã cực của PC, khối con ánh xạ bit có thể xác định tập thông tin, tập PC đóng băng và/hoặc tập đóng băng, ví dụ, dựa trên chuỗi được xếp hạng đã cho. Đối với mã cực CA, khối con ánh xạ bit có thể xác định tập thông tin và tập đóng băng, ví dụ, dựa trên chuỗi được xếp hạng đã cho. Khối con ánh xạ bit có thể nhúng ID của WTRU với các bit CRC bằng cách sử dụng một phép toán, ví dụ, phép toán XOR. ID của WTRU có thể được nhúng bằng XORing ID WTRU với các bit PC đóng băng cho mã cực PC. Trong một ví dụ, ID của WTRU có thể được đưa vào trong một tập đóng băng. Trong mã hóa cực, tập đóng băng có thể tương ứng với một số bit không đổi (ví dụ, 0). Trong trường hợp này, các bit không đổi có thể được thay thế bằng ID của WTRU. Việc chèn ID của WTRU vào tập đóng băng có thể dẫn đến các lỗi giải mã không mong muốn cho các UE. Khối con mã hóa cực có thể thực hiện các phép toán mã hóa cực (ví dụ, các phép toán mã hóa cực thông thường), chẳng hạn như ma trận sinh của $G_N = B_N F^{\otimes n}$ hoặc $G_N = F^{\otimes n}$.

Như được minh họa trên Hình 5, các bit mã hóa cực có thể được gửi đến một khối thích ứng tốc độ. Khối thích ứng tốc độ có thể thực hiện các phép toán chấm thủng

hoặc lặp lại. Việc chọn vector chấm thủng hoặc vector lặp lại có thể nhận được từ khối điều khiển thích ứng tốc độ. Hình 7 minh họa một ví dụ về thích ứng tốc độ đối với các bit được mã hóa cực. Như được minh họa trên Hình 7, $N = 2^n$ bit từ khối mã hóa cực (không được minh họa trên Hình) có thể được gửi đến khối con bộ ghép xen của khối thích ứng tốc độ. Khối con bộ ghép xen trong một ví dụ có thể sắp xếp lại các khối con và các bit mã hóa cực N chứa trong đó. Hoạt động của một khối con bộ ghép xen có thể liên kết với phương thức thích ứng tốc độ có thể được sử dụng. Trong một ví dụ, nếu phương thức chấm thủng từ trên xuống của bộ đệm vòng có đảo bit và/hoặc chấm thủng từ dưới lên của bộ đệm vòng có đảo bit được sử dụng, thì khối con bộ ghép xen có thể trong suốt, *ví dụ*, trong trường hợp đó có thể không cần một phép toán nào cụ thể. Trong một ví dụ, nếu phương thức chấm thủng từ trên xuống của bộ đệm vòng có đảo bit và/hoặc chấm thủng từ dưới lên của bộ đệm vòng có đảo bit được sử dụng, thì khối con bộ ghép xen có thể thực hiện các phép đảo bit trên các bit được mã hóa N . Trong một ví dụ, nếu phương thức chấm thủng phân tán được sử dụng thì khối con ghép xen có thể thực hiện các thao tác ghép xen ở giữa các bit mã hóa N . Các thao tác tương tự có thể được sử dụng với một hoặc nhiều phương thức rút ngắn và/hoặc lặp lại.

Các bit ghép xen có thể được lưu vào bộ đệm vòng hoặc bộ đệm vòng ảo. Như được minh họa trên Hình 7, hoạt động lưu bit vào bộ đệm vòng có thể được thực hiện bởi khối con kết hợp bit. Cũng như trên Hình 7, tùy thuộc vào vector chấm thủng hoặc vector lặp lại có thể được tạo bởi khối điều khiển thích ứng tốc độ mà khối con chọn bit có thể chọn các bit từ bộ đệm vòng. Một vector chấm thủng hoặc vector lặp lại có thể được diễn giải để xác định một cặp tham số (*ví dụ*, điểm bắt đầu, thời lượng) liên kết với một bộ đệm vòng.

Trong một ví dụ, khi có thể áp dụng một phương thức chấm thủng từ trên xuống của bộ đệm vòng, với vector chấm thủng có thể là $(0, \dots, 0, 1, 1, \dots, 1)$, và các bit L đầu tiên là 0's và các bit $N - L$ cuối cùng là 1's, thì có thể xác định được một cặp tham số (*ví dụ*, $L+1, N - L$). Việc lựa chọn bit điển hình được minh họa trên Hình 8. Như được minh họa trên Hình 8, các bit được sử dụng có thể bắt đầu ở vị trí $L + 1$ của bộ đệm vòng, với độ dài chuỗi bit có thể là $N - L$. Một thao tác tương tự có thể được áp dụng cho phương thức chấm thủng từ trên xuống của bộ đệm vòng có đảo bit. Trong phương thức như vậy, các bit có thể được lưu vào bộ đệm vòng sau khi đảo bit. Một thao tác tương tự cũng có thể được áp dụng cho phương thức chấm thủng phân tán. Trong phương thức

như vậy, các bit có thể được lưu vào bộ đệm vòng sau các thao tác ghép xen hoặc ghép xen vào chính giữa các bit mã hóa N .

Trong một ví dụ, khi có thể áp dụng phương thức chấm thủng từ dưới lên của bộ đệm vòng, với vector chấm thủng có thể là $(1, \dots, 1, 0, \dots, 0)$, và các bit L đầu tiên là 1's và các bit $N - L$ cuối cùng là 0's, thì có thể xác định được một cặp tham số (ví dụ, $1, L$). Việc lựa chọn bit điển hình được minh họa trên Hình 9. Như được minh họa trên Hình 9, các bit được sử dụng có thể bắt đầu tại vị trí đầu tiên của bộ đệm vòng với độ dài chuỗi bit là L .

Có thể áp dụng một thao tác tương tự cho một “phương thức chấm thủng từ dưới lên của bộ đệm vòng có đảo bit”. Trong phương thức như vậy, các bit có thể được lưu vào bộ đệm vòng sau khi đảo bit.

Trong một ví dụ, khi có thể áp dụng phương thức lặp lại từ trên xuống của bộ đệm vòng, với vector lặp lại có thể là $(1, \dots, 1, 0, \dots, 0)$ và các bit L đầu tiên là 1's và các bit $N - L$ cuối cùng là 0's, thì có thể xác định được một cặp tham số (ví dụ, $1, N + L$). Việc lựa chọn bit điển hình được minh họa trên Hình 10. Như được minh họa trên Hình 10, bit được sử dụng có thể bắt đầu từ vị trí đầu tiên của bộ đệm vòng, với độ dài chuỗi bit là $N + L$.

Trong một ví dụ, khi có thể áp dụng phương thức lặp lại từ dưới lên của bộ đệm vòng, với vector lặp lại có thể là $(0, \dots, 0, 1, \dots, 1)$, và các bit $N - L$ đầu tiên là 0's và các bit L cuối cùng là 1's, thì có thể xác định được một cặp tham số (ví dụ, $N - L, N + L$). Việc lựa chọn bit điển hình được minh họa trên Hình 11. Như được minh họa trên Hình 11, bit được sử dụng có thể bắt đầu từ vị trí đầu tiên của bộ đệm vòng, với độ dài chuỗi bit là $N + L$.

Điểm bắt đầu và/hoặc điểm kết thúc có thể nằm trên bit mã hóa đầu tiên hoặc cuối cùng. Trong một số ví dụ, điểm bắt đầu hoặc điểm kết thúc đều không nằm trên bit mã hóa đầu tiên hoặc cuối cùng. Khi áp dụng kết hợp các phương thức chấm thủng từ trên xuống và chấm thủng từ dưới lên thì điểm bắt đầu và điểm kết thúc có thể nằm giữa các bit mã hóa. Trong một ví dụ, khi có thể sử dụng phương thức rút ngắn 1 bit với chấm thủng từ trên xuống, với vector chấm thủng có thể là $(0, \dots, 0, 1, \dots, 1, 0)$, và các bit L đầu tiên là 0's và các bit $N - L - 1$ theo sau là 1's và bit cuối cùng là 0. Khi đó, có thể xác định một cặp tham số (ví dụ, $L + 1, N - 1$). Việc lựa chọn bit điển hình được minh họa trên Hình 12.

Mã cực PC nâng cao với lựa chọn danh sách CA có thể được cung cấp. Ví dụ, một mã cực là kết hợp của mã cực PC với khả năng chọn danh sách có sự hỗ trợ của CRC có thể được cung cấp. Hình 13 và 14 minh họa mã hóa và giải mã điển hình của mã cực CA tương ứng có CRC dài (ví dụ, như được mô tả trong tài liệu này). Hình 13 minh họa quá trình mã hóa điển hình đối với mã cực CA có CRC dài. Hình 14 minh họa quá trình giải mã điển hình đối với mã cực CA có CRC dài.

Như được minh họa trên Hình 13, ở phía mã hóa, các bit CRC dài ($J + J'$) có thể được thêm vào các bit thông tin. J của thứ tự 16 bit có thể được sử dụng làm độ dài CRC, ví dụ, như được chỉ định cho kênh điều khiển LTE. Các giá trị khác của J có thể được sử dụng, ví dụ, như được chỉ định cho các hệ thống truyền thông khác. Giá trị J' có thể phụ thuộc vào kích thước danh sách L trong bộ giải mã triệt tiêu liên tiếp (CA-SCL) có hỗ trợ kiểm tra độ dư vòng (CRC). Trong một ví dụ, $J' = \log_2 L$. Các bit $K + (J + J')$ có thể được mã hóa bằng cách sử dụng mã cực cơ bản và có thể áp dụng kỹ thuật thích ứng tốc độ.

Như được minh họa trên Hình 14, ở phía bộ giải mã, các ký hiệu giải điều chế có thể được gửi đến bộ giải mã CA-SCL. Khối giải mã SCL có thể xuất danh sách các chuỗi ứng cử viên L cho khối chọn danh sách có CRC (CA) hỗ trợ. Khối chọn danh sách CA có thể phản hồi chuỗi đã chọn dựa trên kết quả kiểm tra CRC và/hoặc mức độ ưu tiên của chuỗi ứng viên. Trong trường hợp các chuỗi ứng viên L không kiểm tra CRC (ví dụ, tất cả các chuỗi ứng viên L không kiểm tra CRC), lỗi phát hiện có thể được khai báo.

Các bit ($J + J'$) có thể được sử dụng trong quy trình chọn danh sách có CRC hỗ trợ, ví dụ, quy trình sửa lỗi. Kiểm tra phát hiện lỗi có thể xuất phát từ việc sửa lỗi, vì chuỗi được chọn có thể đã vượt qua kiểm tra CRC.

Hình 15 và 16 minh họa quá trình mã hóa và giải mã điển hình mã cực CA tương ứng với hai trường hợp CRC riêng biệt (ví dụ, như được mô tả ở đây). Hình 15 minh họa quá trình mã hóa điển hình cho mã cực CA với hai CRC riêng biệt. Hình 16 minh họa quá trình giải mã điển hình cho mã cực CA với hai CRC riêng biệt.

Như được minh họa trên Hình 15, ở một phía mã hóa, các bit J CRC có thể được gắn vào các bit thông tin K . Các bit CRC này có thể được dùng để phát hiện lỗi. Các bit CRC của J' bổ sung có thể được thêm vào các bit thông tin có CRC phát hiện lỗi. Các bit J' CRC này có thể được dùng để sửa lỗi. Như được minh họa trên Hình 15, các

bit kết quả $(K + J + J')$ có thể được mã hóa bởi một bộ mã hóa cực PC. Phương thức thích ứng tốc độ có thể được áp dụng trên các bit được mã hóa cực.

Như được minh họa trên Hình 16, ở phía bộ giải mã, các ký hiệu giải điều chế có thể được gửi đến bộ giải mã CA-SCL, trong đó khối giải mã SCL có thể cung cấp danh sách các chuỗi ứng viên L cho khối chọn danh sách CA. Khối chọn danh sách CA có thể hồi tiếp chuỗi đã chọn tới bộ giải mã SCL. Khối chọn danh sách CA có thể chọn chuỗi dựa trên kết quả kiểm tra CRC bit J' và/hoặc mức độ ưu tiên của các chuỗi ứng viên. Trong trường hợp các chuỗi ứng viên L không kiểm tra CRC (ví dụ, tất cả các chuỗi ứng viên L không kiểm tra CRC) thì lỗi phát hiện có thể được khai báo, như được chỉ ra bằng mũi tên hướng xuống trên Hình 16. Chuỗi giải mã hoặc khai báo lỗi có thể được chuyển đến khối kiểm tra CRC. Khối kiểm tra CRC có thể sử dụng CRC bit J để phát hiện lỗi. Nếu qua kiểm tra CRC, chuỗi này có thể được gửi đến đầu ra. Mặt khác, lỗi có thể được phát hiện và/hoặc lỗi giải mã có thể được khai báo.

Hình 17 và 18 minh họa quá trình mã hóa và giải mã mã cực PC tương ứng với CRC (ví dụ, như được mô tả trong tài liệu này). Hình 17 minh họa quá trình mã hóa điển hình bằng bộ mã hóa cực PC. Hình 18 minh họa quá trình giải mã điển hình đối với mã cực PC.

Như được minh họa trên Hình 17, ở một phía mã hóa, các bit J CRC có thể được gắn vào các bit thông tin K. Các bit CRC này có thể được dùng để phát hiện lỗi. Các bit $(K + J)$ có thể được mã hóa bằng mã cực PC. Các bit được mã hóa cực PC có thể được thích ứng tốc độ. Trong mã cực PC, một số bit đóng băng có thể được chọn làm bit đóng băng PC. Các bit đóng băng PC có thể được dùng để sửa lỗi, ví dụ, trong việc lựa chọn chuỗi ứng viên.

Như được minh họa trên Hình 18, ở phía bộ giải mã, các ký hiệu giải điều chế có thể được gửi đến bộ giải mã PC-SCL, trong đó khối giải mã PC-SCL có thể xuất ra một chuỗi đơn. Chuỗi này có thể được chuyển qua kiểm tra CRC. Nếu qua được kiểm tra CRC, chuỗi này có thể được gửi đến đầu ra, nếu không, lỗi có thể được phát hiện và/hoặc lỗi giải mã có thể được khai báo.

Mã cực PC được bộ lộ có thể là kết hợp giữa mã cực PC và khả năng lựa chọn danh sách có hỗ trợ CRC. Ví dụ, phương thức mã hóa như vậy có thể tương tự như trường hợp mã hóa cực PC điển hình, như được mô tả liên quan trên Hình 17.

Hình 19 minh họa một bộ giải mã điển hình cho mã cực PC với lựa chọn danh sách có hỗ trợ CRC. Như được minh họa trên Hình 19, ở phía bộ giải mã, các ký hiệu giải điều

chế có thể được gửi đến bộ giải mã PC-SCL ghép. Khối giải mã PC-SCL ghép có thể bao gồm khối con bộ giải mã PC-SCL sửa đổi và khối con chọn danh sách có hỗ trợ CRC. Bộ giải mã SCL PC sửa đổi có thể tạo danh sách các chuỗi ứng viên L cho lựa chọn danh sách CA, *ví dụ*, thay vì một chuỗi đơn (*ví dụ*, như được minh họa trên Hình 18). Mỗi chuỗi ứng viên L có thể vượt qua kiểm tra PC nội bộ trong bộ giải mã. Bộ giải mã SCL PC sửa đổi có thể xuất ra các chuỗi ứng viên L như bộ giải mã SCL, *ví dụ*, không giống như bộ giải mã SCL PC có thể xuất ra một từ mã. Các chuỗi ứng viên L này có thể được liên kết với một hoặc nhiều cấp bậc. Các chuỗi ứng viên có thể vượt qua kiểm tra CRC, *ví dụ*, dựa trên các bit J CRC. Nếu một chuỗi bậc hạng cao vượt qua kiểm tra CRC thì chuỗi này có thể được xác định là chuỗi giải mã. Nếu không có chuỗi nào vượt qua kiểm tra CRC thì lỗi phát hiện/giải mã có thể được khai báo.

Việc lựa chọn loại mã cực có thể phụ thuộc vào một hoặc nhiều yếu tố: công suất của WTRU, loại WTRU hoặc cấu hình WTRU. Ví dụ, đối với WTRU có công suất cao thì có thể sử dụng mã cực PC nâng cao. Đối với WTRU có công suất thấp thì có thể sử dụng mã cực cơ bản. Việc lựa chọn mã cực có thể được xác định dựa trên loại WTRU. Ví dụ, đối với WTRU loại 1, 2, 3 có thể tương ứng với mã cực cơ bản, trong khi WTRU loại 4, 5, 6 có thể tương ứng với mã cực PC nâng cao. Hiệu suất của mã cực CA và mã cực PC có thể phụ thuộc vào kích thước danh sách được sử dụng trong giải mã SCL. Mã cực PC có thể hoạt động tốt hơn mã cực CA khi kích thước danh sách lớn hơn, trong khi mã cực CA có thể hoạt động tốt hơn mã cực PC khi kích thước danh sách nhỏ hơn. Việc lựa chọn một mã cực để sử dụng có thể phụ thuộc vào kích thước danh sách và WTRU có thể hỗ trợ. Kích thước danh sách này có thể là một phần của công suất WTRU.

Có thể hỗ trợ tạo vector chấm thùng để rút ngắn và/hoặc chấm thùng. Một phương thức chấm thùng và/hoặc rút ngắn có thể được dùng để loại trừ một số bit ra khỏi các bit đầu ra mã hóa. Có thể không có tác động đến cấu trúc mã. Phương thức rút ngắn có thể chấm thùng các bit đầu ra mã hóa và có thể đặt các bit đầu vào tương ứng về 0. Các bit đầu vào này có thể được đưa vào tập các bit đóng băng. Các bit đầu vào này có thể khác với các bit đóng băng khác mà có thể được đặt về một giá trị được xác định trước (*ví dụ*, một giá trị khác không). Vì một số bit đầu vào được đặt trước dưới dạng bit đóng băng do rút ngắn, nên có thể cần điều chỉnh tập hợp bit đóng băng cho phù hợp.

Các bit đầu vào tương ứng có thể phụ thuộc vào phép lồng đảo bit (BR) trong mã hóa cực. Khi phép BR được đưa vào mã hóa cực ($G_N = B_N F^{\otimes n}$), một chỉ số bit đầu vào tương ứng với một bit đầu ra có thể là BR của chỉ số bit đầu ra. Khi phép BR không được đưa vào mã hóa cực ($G_N = F^{\otimes n}$), một bit đầu vào có thể tương ứng với một bit đầu ra nếu chúng có cùng chỉ số.

Khác nhau giữa phương thức chấm thùng và rút ngắn có thể là cách giải mã được thực hiện. Khi giá trị hoặc xác suất tỷ số log-hợp lệ (LLR) cho mỗi bit đầu ra được tính từ tín hiệu nhận được, giá trị hoặc xác suất LLR cho mỗi bit đầu ra thùng (rút ngắn) có thể được xác định. Đối với phương thức chấm thùng, giá trị LLR có thể được đặt thành $\log(1) = 0$, ví dụ, vì có khả năng bit thùng là 0 hoặc 1. Đối với phương thức rút ngắn, giá trị LLR có thể được đặt thành $\log(0) = -\infty$, ví dụ, có thể ngụ ý rằng các bit thùng bằng 0 (ví dụ, luôn luôn bằng 0).

Phương thức chấm thùng và rút ngắn có thể đưa đến một vector chấm thùng được sử dụng ở khối thích ứng tốc độ, như được minh họa trên Hình 5. Phương thức chấm thùng và/hoặc rút ngắn được cung cấp có thể tạo ra một vector chấm thùng chung để chấm thùng và/hoặc rút ngắn.

Trong một ví dụ, đặt các bit M bị chấm thùng hoặc rút ngắn từ mã gốc có độ dài $N = 2^n$. Đặt $P(i)$ là vị trí của các bit thùng i^{th} , $0 \leq i < M$. Đặt $I_s(i)$ là vị trí bit đầu vào tương ứng với bit thùng $P(i)$. Trong trường hợp rút ngắn, các bit $I_s(i)$ có thể được rút ngắn và được đặt thành các bit đóng băng.

Trong một ví dụ, $I_s(i)$ có thể được chọn là

$$I_s(i) = N - 1 - i, \text{ nếu } i < N/4,$$

$$I_s(i) = \frac{3}{4} \times N - 1 - \left\lfloor \frac{i - \frac{N}{4}}{2} \right\rfloor, \text{ nếu } i \geq N/4 \text{ và } \text{mod} \left(\left(i - \frac{N}{4} \right), 2 \right) = 0,$$

$$I_s(i) = \frac{1}{2} \times N - 1 - \left\lfloor \frac{i - \frac{N}{4}}{2} \right\rfloor, \text{ nếu } i \geq N/4 \text{ và } \text{mod} \left(\left(i - \frac{N}{4} \right), 2 \right) = 1,$$

trong đó $\lfloor x \rfloor$ có thể là số nguyên lớn nhất nhỏ hơn x . $\text{mod}(a, b)$ là phần còn lại của a/b .

Phương thức chấm thùng/rút ngắn này có thể được mở rộng thành

$$I_s(i) = N - 1 - i, \text{ nếu } i < N/2^g,$$

$$I_s(i) = N - 1 - \frac{N}{2^g} \times 2^g - \left\lfloor \frac{i - \frac{N}{2^g}}{2^g} \right\rfloor, \text{ nếu } i \geq N/2^g \text{ và } \text{mod} \left(\left(i - \frac{N}{2^g} \right), 2^g \right) = g.$$

Trong một ví dụ, $I_s(i)$ có thể được chọn là

$$I_s(i) = N - 1 - \left\lfloor \frac{i}{G} \right\rfloor, \text{ nếu } \text{mod}(i, G) = 0$$

$$I_s(i) = N - 1 - \frac{N}{2^g} \times 2^{g-1} - \left\lfloor \frac{i}{G} \right\rfloor, \text{ nếu } \text{mod}(i, G) = g \neq 0$$

Trong một ví dụ, có thể sử dụng phương thức chấm thùng dựa trên khối con. Đối với độ dài mã gốc N , các bit N (ví dụ, các bit mã hóa cực N) có thể được phân vùng (ví dụ, phân vùng bằng nhau) thành các khối con b . Các khối con b có thể được phân vùng theo cách tuần tự. Số khối con b có thể được coi là lũy thừa của 2. Mỗi khối con có thể có $B = \frac{N}{b}$ bit. $I_s(i)$ có thể được chọn như sau:

$$I_s(i) = N - 1 - B \times d_1 \left[\left\lfloor \frac{i}{B} \right\rfloor \right] - d_2[\text{mod}(i, B)] \quad (1)$$

trong đó các hàm d_1 và d_2 có thể được xác định trước một cách độc lập hoặc d_1 có thể là một hàm của d_2 . Hàm $d_1()$ là một hàm ánh xạ có thể xác định vị trí của các khối con trong tập hợp các khối con. Hàm $d_2()$ là một hàm ánh xạ có thể xác định vị trí của các bit trong khối con đó.

Trong một ví dụ, $d_2()$ có thể được định nghĩa theo cách mà trong đó $d_2[i] = i$. d_1 có thể phụ thuộc vào phân phối độ tin cậy của các kênh bit của mã cực. $d_1[0]$ có thể tương ứng với khối kênh bit có độ tin cậy thấp nhất, $d_1[1]$ có thể tương ứng với khối kênh bit có độ tin cậy thấp thứ hai, v.v. Ví dụ, đối với trường hợp $b = 2$, chúng ta có $d_1[0] = 0$, $d_1[1] = 1$; đối với trường hợp $b = 4$, chúng ta có $d_1[0] = 0$, $d_1[1] = 1$; $d_1[2] = 2$, $d_1[3] = 3$; đối với trường hợp $b = 8$, chúng ta có

$$d_1[0] = 0, \quad d_1[1] = 1, d_1[2] = 2, d_1[3] = 4, \quad d_1[4] = 3, d_1[5] = 5, \quad d_1[6] = 6, d_1[7] = 7; \text{ (Mẫu hình 1)}$$

hoặc

$$d_1[0] = 0, \quad d_1[1] = 1, d_1[2] = 4, d_1[3] = 2, \quad d_1[4] = 3, d_1[5] = 5, \quad d_1[6] = 6, d_1[7] = 7$$

Mẫu hình 1 có thể được coi là mẫu bộ ghép xen $\frac{b}{4} (= 2)$ + mẫu ghép xen $\frac{b}{2} (= 4)$ + mẫu bộ ghép xen đối xứng $\frac{b}{4} (= 2)$ từ chỉ mục kết thúc khi $b = 8$. Mẫu bộ ghép xen cho $b' = \frac{b}{4} = 2$ là $d_1[0] = 0$, $d_1[1] = 1$ và Mẫu hình 1 có thể được tạo ra. Mẫu hình 1 có thể được thể hiện dưới dạng bảng như được chỉ ra trong Bảng 3. Các mẫu hình khác cũng có thể được biểu diễn dưới dạng bảng.

i	$d_I(i)$	i	$d_I(i)$
0	0	4	3
1	1	5	5
2	2	6	6
3	4	7	7

Bảng 3

Đối với trường hợp $b = 16$, chúng ta có

$d_1[0] = 0, d_1[1] = 1, d_1[2] = 2, d_1[3] = 4, d_1[4] = 8, d_1[5] = 3, d_1[6] = 5, d_1[7] = 6, d_1[8] = 9, d_1[9] = 10, d_1[10] = 12, d_1[11] = 7, d_1[12] = 11, d_1[13] = 13, d_1[14] = 14, d_1[15] = 15$; (Mẫu hình 2)

hoặc

$d_1[0] = 0, d_1[1] = 1, d_1[2] = 2, d_1[3] = 3, d_1[4] = 4, d_1[5] = 8, d_1[6] = 5, d_1[7] = 6, d_1[8] = 9, d_1[9] = 10, d_1[10] = 12, d_1[11] = 7, d_1[12] = 11, d_1[13] = 13, d_1[14] = 14, d_1[15] = 15$;

hoặc

$d_1[0] = 0, d_1[1] = 1, d_1[2] = 2, d_1[3] = 4, d_1[4] = 3, d_1[5] = 8, d_1[6] = 5, d_1[7] = 6, d_1[8] = 9, d_1[9] = 10, d_1[10] = 12, d_1[11] = 7, d_1[12] = 11, d_1[13] = 13, d_1[14] = 14, d_1[15] = 15$;

Mẫu hình 2 có thể được biểu diễn dưới dạng bảng như được đưa ra trong Bảng 4.

i	$d_I(i)$	i	$d_I(i)$	i	$d_I(i)$	i	$d_I(i)$
0	0	4	8	8	9	12	11
1	1	5	3	9	10	13	13
2	2	6	5	10	12	14	14
3	4	7	6	11	7	15	15

Bảng 4

đối với trường hợp $b=32$, chúng ta có

$d_1[0] = 0, d_1[1] = 1, d_1[2] = 2, d_1[3] = 4, d_1[4] = 8, d_1[5] = 16, d_1[6] = 3, d_1[7] = 5, d_1[8] = 6, d_1[9] = 9, d_1[10] = 10, d_1[11] = 17, d_1[12] = 12, d_1[13] = 18, d_1[14] = 20, d_1[15] = 7, d_1[16] = 24, d_1[17] = 11, d_1[18] = 13, d_1[19] = 19, d_1[20] = 14, d_1[21] = 21, d_1[22] = 22, d_1[23] = 25, d_1[24] =$

26, $d_1[25] = 28, d_1[26] = 15, d_1[27] = 23, d_1[28] = 27, d_1[29] = 29, d_1[30] = 30, d_1[31] = 31$.

Biểu thức (1) cũng có thể được biểu diễn dưới dạng:

$$I_s(i) = B \times d'_1 \left[\left\lfloor \frac{i}{B} \right\rfloor \right] + d'_2[\text{mod}(i, B)] \quad (2)$$

trong đó $d'_1[i] = b - 1 - d_1[i]$, $d'_2[i] = B - 1 - d_2[i]$, và/hoặc trong đó $d'_1[i] = d_1[i]$, $d'_2[i] = d_2[i]$. Trong một ví dụ, $d_1()$ có thể được biểu diễn dưới dạng mẫu (1) hoặc mẫu (2) hoặc các mẫu khác như được mô tả trong tài liệu này. Trong một ví dụ, $d_2()$ có thể được biểu diễn dưới dạng $d_2(i) = i$.

Các giá trị của $d_1[i]$ có thể được lấy bằng cách sắp xếp giá trị đại diện cho mỗi khối i . Nếu i chỉ báo một khối chỉ số bit đầu vào từ $B \times (i - 1)$ đến $B \times (i - 1) + B - 1$, giá trị đại diện có thể là giá trị độ tin cậy trung bình, tối thiểu hoặc tối đa cho khoảng đó. $d_1[i]$ có thể là chỉ mục của khối con có giá trị đại diện thứ i .

Một số $d_1[i']$ và $d_1[i'']$ ($i' \neq i''$) trong $d_1[i]$ dẫn xuất có thể được trao đổi, ví dụ, để cải thiện đặc tính của khoảng cách Hamming và hiệu suất lỗi để rút ngắn và chấm thùng. Có thể sử dụng một vector chấm thùng tổng chung để chấm thùng và/hoặc rút ngắn và việc xác định rút ngắn hoặc chấm thùng có thể dựa trên các tiêu chí cụ thể. Một tiêu chí như vậy có thể là một mức tốc độ mã, như được mô tả trong tài liệu này.

Vector chấm thùng chung có thể được chia thành một phần chấm thùng và một phần rút ngắn, trong đó một vector chấm thùng chung như vậy có thể là chung giữa phương thức chấm thùng và rút ngắn. Trong một ví dụ, phương thức rút ngắn có thể được sử dụng cho $P(i)$, $i < p_0$, và phương thức chấm thùng có thể được sử dụng cho $P(i)$, $i \geq p_0$. p_0 có thể cố định hoặc có thể phụ thuộc vào tốc độ mã (hoặc tốc độ mã gốc) hoặc p . p có thể là tổng số lượt chấm thùng và rút ngắn, và $p_0 \leq p$. Khi phương thức rút ngắn có thể được sử dụng, các vị trí bit đầu vào tương ứng $I_s(i)$ có thể được đặt thành 0, trong đó $P(i) = BR(I_s(i), n)$ trong trường hợp phép BR được áp dụng trên bộ mã hóa cực hoặc trong đó $P(i) = I_s(i)$ trong trường hợp phép BR không được áp dụng trên bộ mã hóa cực. Ở đây, $BR(x, n)$ có thể là đảo bit của số nguyên x , tính theo n bit; tùy vào chỉ số của các bit đầu vào có giá trị bằng 0 này, các bit không đóng băng trong bộ mã hóa cực có thể được sắp xếp lại; các bit đầu vào có giá trị bằng 0 này có thể bị loại trừ trong quá trình chọn các bit không đóng băng.

Hình 20 minh họa so sánh BLER điển hình giữa phương thức chấm thùng dựa trên khối con đề xuất và phương thức rút ngắn. Trong ví dụ rút gọn của $N = 512, K =$

126, $P = 182$, giải mã CA-SCL, áp dụng kích thước danh sách là 8 và độ dài CRC là 16. Ví dụ là một trường hợp của mẫu thứ hai hoặc $b = 16$. Từ kết quả này, phương thức diễn hình có thể có mức tăng mã hóa $\sim 0,35$ dB tại BLER 10^{-3} .

Khi $R(i)$ vị trí của các bit lặp lại thứ i , $R(i) = P(N - 1 - (i \% N))$. i có thể lớn hơn $N - 1$ đối với phương thức lặp lại. i có thể nhỏ hơn $N - 1$ đối với phương thức chấm thủng và/hoặc rút ngắn. Dựa trên một vectơ chấm thủng chung có thể được dùng để chấm thủng và rút ngắn, có thể tạo được cấu hình cho một mẫu hình lặp lại. Một bộ ghép xen, chẳng hạn như bộ ghép xen được mô tả trong tài liệu này, có thể được tạo cấu hình dựa trên $R(i)$ hoặc $P(i)$, và vị trí bit thứ i (chỉ số) sau khi ghép xen có thể là vị trí bit thứ $R(i)$ (chỉ số) trước khi ghép xen (ví dụ, khi một chỉ số bắt đầu từ số 0).

Một mẫu bộ ghép xen $d_1()$ hoặc $d'_1()$ có thể được xác định như được chỉ ra trong biểu thức 1 hoặc 2 và có thể được dùng để ghép xen cấp khối con. Theo biểu thức 1 hoặc 2,

$B \times d_1\left(\frac{i}{B}\right) + d_2(\text{mod}(i, B))$ có thể là chỉ số của một bit trước khi áp dụng phương thức ghép xen dựa trên khối con tương ứng với bit thứ i sau khi áp dụng phương thức ghép xen theo khối con. Trong biểu thức này, i có thể là chỉ số của một bit sau khi ghép xen. Số lượng bit trong một khối con hoặc kích thước của khối con, B có thể được xác định bởi $B = \frac{N}{b}$, trong đó N là số bit mã hóa cực (ví dụ, độ dài mã gốc) và b là số khối con. $\left\lfloor \frac{i}{B} \right\rfloor$ có thể là chỉ số của một khối con ghép xen bao gồm bit thứ i sau khi ghép xen. $d_1\left(\frac{i}{B}\right)$ có thể là chỉ số của một khối con trước khi ghép xen. $\text{mod}(i, B)$ có thể là chỉ số của bit thứ i trong một khối con ghép xen. $d_2()$ có thể là mẫu hình ghép xen trong một khối con. Trong một ví dụ, một biểu thức $d_2(x) = x$ có thể biểu thị rằng không áp dụng phương thức ghép xen nào trong một khối con. $d_2(\text{mod}(i, B))$ có thể là chỉ số của một bit trong khối con trước khi ghép xen tương ứng với bit thứ i trong khối con sau khi áp dụng phương thức ghép xen cấp khối con.

Hình 21 minh họa một ví dụ về bộ ghép xen khối con với 8 khối con sử dụng chỉ số $B \times d_1\left(\frac{i}{B}\right) + d_2(\text{mod}(i, B))$. Trong ví dụ này, các bit mã hóa cực có thể được phân vùng (ví dụ, phân vùng đều và liên tục) thành 8 khối con (Khối con 0 đến khối con 7). 8 khối con này có thể được ghép xen dựa trên Mẫu hình ghép xen 1. Dựa trên

Mẫu hình 1, các khối con này có thể được sắp xếp lại theo thứ tự [0, 1, 2, 4, 3, 5, 6, 7]. Các khối con được sắp xếp lại có thể được lưu vào bộ đệm vòng.

Hình 22 minh họa một ví dụ về bộ ghép xen khối con với 16 khối con sử dụng chỉ số $B \times d_1\left(\frac{i}{B}\right) + d_2(mod(i, B))$. Các bit mã hóa cực có thể được phân vùng (ví dụ, phân vùng đều) thành 16 khối con. 16 khối con này có thể được ghép xen dựa trên mẫu hình ghép xen, Mẫu 2, như được mô tả trong tài liệu này. Dựa trên Mẫu hình 2, các khối con này có thể được sắp xếp lại theo thứ tự [0, 1, 2, 4, 8, 3, 5, 6, 9, 10, 12, 7, 11, 13, 14, 15].

Mẫu hình ghép xen, Mẫu hình 1 có thể được mở rộng thành 16 khối con, bằng cách gấp đôi mỗi khối con thành hai khối con. Ví dụ, 8 khối con giữa có thể được ghép xen hoặc ghép xen trong khi 4 khối con trên cùng và 4 khối con dưới cùng có thể giữ nguyên. Mẫu hình ghép xen có thể như sau:

$$d_1[0] = 0, \quad d_1[1] = 1, d_1[2] = 2, d_1[3] = 3, \quad d_1[4] = 4, d_1[5] = 8, \quad d_1[6] = 5, d_1[7] = 9, \\ d_1[8] = 6, \quad d_1[9] = 10, d_1[10] = 7, d_1[11] = 11, \quad d_1[12] = 12, d_1[13] = 13, d_1[14] = 14, d_1[15] = 15.$$

Mẫu hình ghép xen, Mẫu hình 1, như được mô tả trong tài liệu này có thể được mở rộng thành 32 khối con, gấp bốn lần mỗi khối con. Ví dụ, 16 khối con giữa có thể được ghép xen trong khi 8 khối con trên cùng và 8 khối con dưới cùng có thể giữ nguyên. Mẫu hình ghép xen có thể như sau:

$$d_1[0] = 0, \quad d_1[1] = 1, d_1[2] = 2, d_1[3] = 3, \quad d_1[4] = 4, d_1[5] = 5, \quad d_1[6] = 6, d_1[7] = 7, \\ d_1[8] = 8, \quad d_1[9] = 16, d_1[10] = 9, d_1[11] = 17, \quad d_1[12] = 10, d_1[13] = 18, \quad d_1[14] = 11, d_1[15] = 19, \quad d_1[16] = 12, \quad d_1[17] = 20, d_1[18] = 13, \\ d_1[19] = 21, \quad d_1[20] = 14, d_1[21] = 22, \quad d_1[22] = 15, d_1[23] = 23, \quad d_1[24] = 24, \quad d_1[25] = 25, d_1[26] = 26, d_1[27] = 27, \quad d_1[28] = 28, d_1[29] = 29, \quad d_1[30] = 30, \\ d_1[31] = 31.$$

Hình 23A-23C minh họa một ví dụ về bộ ghép xen khối con với 32 khối con sử dụng chỉ số $B \times d_1\left(\frac{i}{B}\right) + d_2(mod(i, B))$. Trong ví dụ này, 16 khối con giữa có thể được ghép xen trong khi 8 khối con trên cùng và 8 khối con dưới cùng có thể được sao chép trực tiếp từ mẫu hình ghép xen, Mẫu hình 1, như được mô tả trong tài liệu này. Điều này suy ra mẫu hình ghép xen, Mẫu 3 như sau:

$d_1[0] = 0, d_1[1] = 1, d_1[2] = 2, d_1[3] = 4, d_1[4] = 3, d_1[5] = 5, d_1[6] = 6, d_1[7] = 7, d_1[8] = 8, d_1[9] = 16, d_1[10] = 9, d_1[11] = 17, d_1[12] = 10, d_1[13] = 18, d_1[14] = 11, d_1[15] = 19, d_1[16] = 12, d_1[17] = 20, d_1[18] = 13, d_1[19] = 21, d_1[20] = 14, d_1[21] = 22, d_1[22] = 15, d_1[23] = 23, d_1[24] = 24, d_1[25] = 25, d_1[26] = 26, d_1[27] = 28, d_1[28] = 27, d_1[29] = 29, d_1[30] = 30, d_1[31] = 31.$ (Mẫu hình 3)

Mẫu hình 3 có thể được thể hiện dưới dạng bảng như được chỉ ra trong Bảng 5.

i	$d_1(i)$	i	$d_1(i)$	i	$d_1(i)$	i	$d_1(i)$	i	$d_1(i)$	i	$d_1(i)$	i	$d_1(i)$	i	$d_1(i)$
0	0	4	3	8	8	12	10	16	12	20	14	24	24	28	27
1	1	5	5	9	16	13	18	17	20	21	22	25	25	29	29
2	2	6	6	10	9	14	11	18	13	22	15	26	26	30	30
3	4	7	7	11	17	15	19	19	21	23	23	27	28	31	31

Bảng 5

Có thể hỗ trợ sử dụng một bộ ghép xen sau khi thích ứng tốc độ. Có thể hỗ trợ một bộ ghép xen kênh cơ sở nhóm. Các bit được mã hóa đầu ra được tạo bởi bộ mã hóa cực có thể được ghép xen. Ví dụ, các bit được mã hóa này có thể được ghép xen sau khi sử dụng hàm thích ứng tốc độ và/hoặc trước khi điều chế. Một hoạt động ghép xen điển hình có thể giúp cải thiện hiệu suất tỷ lệ lỗi khối (BLER), ví dụ, khi điều chế bậc cao có thể được sử dụng hoặc khi có thể có các kênh fading.

Các bit thông tin đầu vào có thể tương ứng với các bit mã hóa đầu ra. Bit thông tin đầu vào có thể có một thứ tự độ tin cậy liên quan. Các bit đầu ra mã hóa thích ứng tốc độ có thể được sắp xếp dựa trên thứ tự độ tin cậy đó được liên kết với các bit thông tin đầu vào tương ứng.

$c(i)$ có thể là giá trị của các bit mã hóa thứ i và bit thích ứng tốc độ, trong đó $i = 0, 1, \dots, N - M$ có thể chỉ ra các chỉ số bit của các bit đầu ra mã hóa (ví dụ, thứ tự tự nhiên, lập chỉ mục nối tiếp từ điểm bắt đầu). M có thể là một tham số thích ứng tốc độ có thể là một số bit thủng hoặc rút ngắn. Trong một ví dụ, phương thức thích ứng tốc độ có thể được thực hiện bằng cách lặp lại. Trong các ví dụ như vậy, M có thể mang giá trị âm. Khi các bit đầu ra được lặp lại, thứ tự chỉ mục của các bit đầu ra đó có thể được liên kết với cùng một thứ tự chỉ mục như được liên kết với các bit lặp lại ban đầu.

$cr(j)$ có thể là giá trị của các bit đầu ra mã hóa đáng tin cậy thứ $(N - M - 1 - j)$ và $j = 0, 1, \dots, N - M$ có thể chỉ ra chỉ số tin cậy của các bit đầu ra mã hóa. Thứ tự độ tin cậy của các bit đầu ra mã hóa có thể tuân theo thứ tự độ tin cậy của các bit đầu vào tương ứng. Khi các bit đầu vào tương ứng có thể là các bit đóng băng và/hoặc các bit chắn lẻ, một thứ tự độ tin cậy kết hợp có thể là một thứ tự độ tin cậy tương đối thấp và/hoặc thấp nhất. Khi các bit đầu ra có thể được lặp lại, một thứ tự độ tin cậy kết hợp có thể có cùng thứ tự độ tin cậy liên kết các bit được lặp lại ban đầu.

Trong một ví dụ, $Q = 2^q$ có thể được sử dụng. Một số bit đầu vào được cung cấp để điều chế có thể là q . Các bit như vậy có thể được dùng để tạo ký hiệu điều chế. Có thể có sự khác nhau về độ tin cậy giữa các bit q như vậy. Ví dụ, nếu $q = 4$, hai bit đầu tiên có thể được phân loại là tin cậy hơn hai bit cuối trong LTE 16QAM. Hai mức tin cậy có thể được cấp cho các bit được điều chế bằng 16QAM.

Trong ví dụ sử dụng 64QAM (ví dụ, trong đó $q = 6$), các bit có thể được phân loại thành ba mức độ tin cậy. Hai bit đầu tiên có thể được phân loại là tin cậy nhất, hai bit tiếp theo hoặc thứ hai có thể được phân loại là có độ tin cậy thấp hơn hai bit đầu tiên và hai bit cuối có thể được phân loại là có độ tin cậy thấp nhất. Điều chế 2^q có thể có mức độ tin cậy $q/2$. Có thể một số và chất lượng mức độ tin cậy được sử dụng.

Trong một ví dụ, các bit $c(i)$, $i = 0, \dots, N - M$ có thể được chia thành các khối $q/2$. Các bit M có thể được chia đều. $BL(k)$ có thể biểu thị khối thứ k . Sau khi phân chia, mỗi khối có thể được ghép xen. Một bộ ghép xen có thể là một bộ ghép xen ngẫu nhiên, bộ ghép xen khối, bộ ghép xen đảo bit, bộ ghép xen phân tách tự nhiên, v.v. Có thể tính đến ảnh hưởng của bộ ghép xen được chọn sử dụng trong quá trình thích ứng tốc độ có thể được tính (ví dụ, xem Hình 7 và mô tả kèm theo như trong tài liệu này). Trong một ví dụ sử dụng phương thức ghép xen ngẫu nhiên, một mẫu hình ghép xen có thể được tạo ra từ một chuỗi giả ngẫu nhiên có thể bao gồm, ví dụ, một chuỗi Gold như được sử dụng trong các công nghệ LTE. Trong trường hợp với bộ ghép xen khối, mức độ ghép xen tương tự hoặc khác nhau có thể được áp dụng cho một bộ ghép xen khối.

Trong một ví dụ, các bit $cr(j)$, $j = 0, \dots, N - M$ có thể được chia thành các khối $q/2$. Ví dụ, các bit có thể được chia đều. Mỗi khối như vậy có thể được biểu thị bằng $BL(k)$. Mỗi khối, ví dụ, sau khi phân chia, có thể được ghép xen bằng cách sử dụng một hoặc nhiều bộ ghép xen. Mỗi khối $BL(k)$, ví dụ, sau khi ghép xen, có thể được ánh

xạ tới các bit đầu vào được cung cấp để điều chế có thể được liên kết với mức độ tin cậy cụ thể.

Ví dụ, các bit ghép xen từ các khối $q/2$ được mô tả trong tài liệu này, có thể được ánh xạ tới các ký hiệu điều chế. Trong một ví dụ, các bit có độ tin cậy cao được cung cấp để điều chế có thể được liên kết với các bit mã hóa thích ứng tốc độ có độ tin cậy cao (ví dụ, có thể tương ứng với các bit đầu vào có độ tin cậy cao). Trong một ví dụ, các bit có độ tin cậy thấp được cung cấp để điều chế có thể được liên kết với các bit mã hóa thích ứng tốc độ có độ tin cậy thấp (ví dụ, có thể tương ứng với các bit đầu vào có độ tin cậy thấp). Một bit thành phần thứ k của ký hiệu điều chế có thể được liên kết với $Bl(k).(k)$. Hình 24 minh họa việc triển khai điển hình ví dụ như vậy bằng cách sử dụng 16QAM, trong đó các ô được tô bóng có thể chỉ ra các bit đáng tin cậy hơn trong khi các ô không được tô bóng có thể chỉ ra các bit có độ tin cậy ít hơn.

Trong một ví dụ, các bit có độ tin cậy tương đối thấp được cung cấp cho điều chế có thể được liên kết với các bit mã hóa thích ứng tốc độ có độ tin cậy tương đối cao hơn (ví dụ, các bit có thể tương ứng với các bit đầu vào tin cậy hơn). Trong một ví dụ, các bit có độ tin cậy tương đối cao được cung cấp cho điều chế có thể được liên kết với các bit đầu vào có độ tin cậy tương đối thấp hơn (ví dụ, các bit có thể tương ứng với các bit đầu vào ít tin cậy hơn). Một bit thành phần thứ k của một ký hiệu điều chế có thể liên kết với $BL(q/2 - k/2)$. Hình 25 minh họa việc triển khai điển hình ví dụ như vậy bằng cách sử dụng 16QAM, trong đó các ô được tô bóng có thể chỉ ra các bit đáng tin cậy hơn trong khi các ô không được tô bóng có thể chỉ ra các bit có độ tin cậy ít hơn. Các biểu diễn này có thể áp dụng cho một hoặc nhiều bit được mã hóa và bit thành phần của các ví dụ ký hiệu điều chế. Trong các ví dụ khác, có thể điều chế 64QAM và/hoặc 256QAM sẽ được sử dụng.

Trong một ví dụ, các bit mã hóa và thích ứng tốc độ có thể được phân chia thành các khối $q/2$. Trong một ví dụ, các bit mã hóa và thích ứng tốc độ có thể được phân chia thành các khối q . Hình 26 minh họa việc triển khai một ví dụ như vậy bằng cách sử dụng điều chế 16QAM và bốn phân vùng. Như được minh họa trên Hình 26, các ô được tô bóng có thể chỉ ra các bit có độ tin cậy hơn và các ô không bóng có thể chỉ ra các bit ít tin cậy hơn. Hình 27 minh họa một ví dụ điều chế QPSK với hai phân vùng. Hình 28 minh họa một ví dụ điều chế QPSK với hai phân vùng. Một số phân vùng để điều chế 2^q có thể bao gồm một số phân vùng, ví dụ, các phân vùng $(q - 1)$ hoặc số nguyên tố của phân vùng,

v.v. Hình 29 minh họa một ví dụ điều chế QPSK với năm phân vùng. Các bit được mã hóa và thích ứng tốc độ có thể hoặc không được phân vùng đều. Ví dụ, các khối có thể khác nhau về số bit.

Hình 30 minh họa bộ ghép xen kênh điển hình cho các kênh vật lý. Có thể áp dụng việc sử dụng hoạt động ghép xen khối song song này cho liên kết đường lên và/hoặc liên kết đường xuống. Giả sử đầu ra thích ứng tốc độ có thể bao gồm các bit M $u_1, \dots, u_M$. Có thể phân vùng các bit này thành nhiều nhóm. Số lượng các nhóm có thể được ký hiệu là p . Để đơn giản hóa, M có thể chia hết cho p . Nếu M không chia hết cho p , các bit RỖNG hoặc bit giả hình thức có thể được chèn vào đầu ra thích ứng tốc độ sao cho tổng số bit có thể chia hết cho p .

Có thể nhóm các bit lại dựa trên thứ tự tuần tự. Nhóm đầu tiên có thể bao gồm $u_1, u_2, \dots, u_{M/p}$, nhóm thứ hai có thể bao gồm $u_{M/p+1}, u_{M/p+2}, \dots, u_{2M/p}, \dots$, và nhóm thứ p có thể bao gồm $u_{M-\frac{M}{p}+1}, \dots, u_M$. Có thể nhóm các bit lại dựa trên thứ tự ghép xen. Nhóm thứ nhất có thể bao gồm $u_1, u_{p+1}, \dots, u_{M-p+1}$, nhóm thứ hai có thể bao gồm $u_2, u_{p+2}, \dots, u_{M-p+2}, \dots$, và nhóm thứ p có thể bao gồm $u_p, u_{2p}, \dots, u_M$. Có thể nhóm các bit lại dựa trên hoạt động theo nhóm con. Các nhóm con $v_1, \dots, v_q$ có thể được tạo ra, trong đó một nhóm con có thể bao gồm một số bit từ $u_1, \dots, u_M$. Các nhóm con $v_1, \dots, v_q$ có thể được coi là các bit $u_1, \dots, u_M$ trong các hoạt động như được mô tả trong tài liệu này.

Có thể chuyển các bit được nhóm lại cho bộ ghép xen tương ứng của nó. Các bộ ghép xen này có thể là bộ ghép xen khối có cùng mức độ ghép xen, hoặc có thể là bộ ghép xen có mức độ ghép xen khác, hoặc có thể là bộ ghép xen bất kỳ. Trong một ví dụ về bộ ghép xen khối, giả sử $d_1, d_2, \dots, d_p$ là mức độ ghép xen của các bộ ghép xen khối p này, một số hoặc tất cả d_i có thể có các giá trị khác nhau. Giá trị mức độ ghép xen d_i có thể là một số nguyên tố. Các giá trị khác của d_i có thể là số thích hợp.

Có thể kết hợp các bit ghép xen từ các nhóm p thành một đầu ra chung. Có thể kết hợp các bit ghép xen được nhóm lại theo thứ tự tuần tự nhóm. Ví dụ, các bit ghép xen của nhóm thứ nhất có thể được tạo trước, các bit ghép xen của nhóm thứ hai có thể được tạo thứ hai, v.v. Có thể kết hợp các bit được nhóm ghép xen theo thứ tự nhóm với một mẫu hình nhất định. Ví dụ, các bit ghép xen của nhóm thứ hai có thể được tạo trước, các bit ghép xen của nhóm thứ 5 có thể được tạo thứ hai, v.v. Có thể kết hợp

các bit được nhóm ghép xen theo thứ tự ghép xen. Ví dụ, thứ tự có thể là: bit thứ nhất từ nhóm thứ nhất, bit thứ nhất từ nhóm thứ hai, ..., bit thứ nhất từ nhóm cuối cùng, bit thứ hai từ nhóm thứ nhất, bit thứ hai từ nhóm thứ hai, ..., bit thứ hai từ nhóm cuối cùng, bit thứ ba từ nhóm thứ nhất... Ví dụ, có thể kết hợp các bit được nhóm ghép xen theo thứ tự ghép xen sử dụng thứ tự nhóm.

Hình 31 minh họa một phương thức ghép xen điển hình có thể được thực hiện giữa thích ứng tốc độ và điều chế. Trong một ví dụ, việc ghép xen có thể được thực hiện đầu tiên trong một khối thích ứng tốc độ. Phương thức ghép xen được thực hiện liền sau một khối thích ứng tốc độ có thể tính đến việc ghép xen thực hiện như một phần của một khối hoặc hàm thích ứng tốc độ.

Một thiết kế bộ ghép xen mẫu có thể phụ thuộc vào bậc điều chế. Một bộ ghép xen hàng-cột hoặc khối thực hiện phương thức ghép xen liền sau một khối hoặc hàm khớp tốc độ để điều chế bậc cao và thực hiện trong kênh fading có thể sao cho một số hàng có thể bằng một bậc điều chế hoặc bằng một bậc điều chế trừ đi một.

Có thể mô tả bộ ghép xen khối liền sau khối thích ứng tốc độ theo mức độ ghép xen của khối thích ứng tốc độ. Hình 32 minh họa một ví dụ về bộ ghép xen khối có mức độ ghép xen 5 (ví dụ, số lượng hàng của bộ ghép xen khối). Mức độ ghép xen của bộ ghép xen khối có thể phụ thuộc vào bậc điều chế. Ví dụ, đối với điều chế 64QAM, một bộ ghép xen khối có mức độ ghép xen 7 có thể không đủ (ví dụ, có thể không cho hiệu suất mong muốn). Đối với điều chế 16QAM, một bộ ghép xen khối có mức độ ghép xen 7 có thể là đủ (ví dụ, có thể cho hiệu suất mong muốn).

Như được minh họa trên Hình 33. Hình 34 và Hình 35, một bộ ghép xen khối có mức độ ghép xen 11 có thể phù hợp trong các bậc điều chế QPSK, 16QAM và/hoặc 64QAM, và trong kênh AWGN và/hoặc kênh fading. Mức độ ghép xen 11 của bộ ghép xen khối có thể theo Hình 32 với số lượng hàng bằng 11. Có thể sử dụng một bộ ghép xen khối thống nhất với mức độ xen cố định cho mỗi bậc điều chế được hỗ trợ. Ví dụ, có thể sử dụng một bộ ghép xen khối thống nhất với mức độ xen cố định cho từng bậc điều chế được hỗ trợ nhằm tăng tính đơn giản. Mỗi lượt điều chế được hỗ trợ và/hoặc các bậc điều chế có thể bao gồm các lượt điều chế và/hoặc bậc điều chế trong đó có thể đạt được mức tăng bằng cách sử dụng bộ ghép xen khối. Bộ ghép xen khối được sử dụng có thể bao gồm một bộ ghép xen khối có mức độ ghép xen 11 làm bộ ghép xen kênh bit liền sau khối thích ứng tốc độ cho các lượt điều chế, chẳng hạn như QPSK, 16QAM, 64QAM, 16QAM

và/hoặc 64QAM. Trong một ví dụ, có thể sử dụng bộ ghép xen khối có mức độ xen 11 làm bộ ghép xen kênh bit liền sau khối thích ứng tốc độ cho mỗi bậc điều chế được hỗ trợ, chẳng hạn như cho các lượt điều chế có thể cao hơn 64QAM. Ví dụ, có thể sử dụng một bộ ghép xen tam giác liền sau khối thích ứng tốc độ, để đạt được hiệu suất tương tự như mức mà một bộ ghép xen khối đạt được. Có thể sử dụng một bộ ghép xen ngẫu nhiên có thể liền sau khối thích ứng tốc độ để đạt được hiệu suất như mức mà một bộ ghép xen khối và/hoặc bộ ghép xen tam giác đạt được.

Một bộ ghép xen khối khác nhau về mức độ xen có thể được sử dụng. Ví dụ, có thể sử dụng các mức độ xen khác nhau dựa trên bậc điều chế. Ví dụ, có thể áp dụng một bộ ghép xen khối có mức độ xen 5, 7 và/hoặc 11 cho điều chế QPSK và/hoặc có thể áp dụng một bộ ghép xen khối có mức độ xen 7 và/hoặc 11 cho điều chế 16QAM. Có thể áp dụng một bộ ghép xen khối có mức độ xen 5 và/hoặc 11 cho điều chế 64QAM. Có thể áp dụng một bộ ghép xen khối có mức độ xen 11 cho điều chế 16QAM và/hoặc áp dụng bộ ghép xen khối có mức độ xen 5 cho điều chế 64QAM.

Mức độ xen của bộ ghép xen khối có thể được chọn và/hoặc chỉ định dựa trên tốc độ mã. Ví dụ, với tốc độ mã cao, có thể sử dụng mức độ xen nhỏ hơn. Với tốc độ mã thấp, có thể sử dụng mức độ xen lớn hơn. Trong một ví dụ về tốc độ mã $\frac{1}{2}$, có thể sử dụng một hoặc nhiều mức độ xen để đạt được hiệu suất tỷ lệ lỗi khối tương tự. Trong một ví dụ, mức độ xen 3 có thể được dùng cho các bậc điều chế (ví dụ, tất cả các bậc điều chế). Trong một ví dụ, với tốc độ mã là $\frac{1}{6}$, mức độ xen lớn (ví dụ, 11) có thể được dùng để hiệu suất tỷ lệ lỗi khối tốt hơn so với mức độ xen nhỏ hơn (ví dụ, 3 hoặc 5). Trong một ví dụ, mức độ xen của bộ ghép xen khối có thể được chọn và/hoặc chỉ định dựa trên bậc điều chế và/hoặc tốc độ mã, như được mô tả trong tài liệu này.

Nếu phương thức rút ngắn hoặc chêm thủng phân tách tự nhiên được dùng làm phương thức thích ứng tốc độ thì một bộ ghép xen trong khối hoặc hàm thích ứng tốc độ được tính toán sao cho các bit mã hóa có thể được chia thành bốn nhóm bằng nhau. Một nhóm thứ hai và thứ ba trong bốn nhóm có thể được ghép xen.

Hình 36 minh họa mức tăng hiệu suất điển hình có thể đạt được nhờ sử dụng bộ ghép xen cột-hàng liền sau khối thích ứng tốc độ cho điều chế 16QAM. Mô phỏng hiệu suất của một ví dụ về phương thức chêm thủng phân tách tự nhiên, phương thức rút ngắn phân tách tự nhiên, phương thức rút ngắn đảo bit và phương thức lặp lại tự nhiên có thể cho kết quả như được mô tả trong tài liệu này. Trong các mô phỏng như

vậy, điều chế QPSK và kênh AWGN có thể được giả định. Trong các mô phỏng như vậy, có thể sử dụng mã cực có chuỗi PW và thuật toán giải mã CA-SCL ($L=8$). CRC 19 bit có thể được thêm vào dữ liệu nguồn. Các bit CRC như vậy có thể được coi là một phần của các bit thông tin.

Bộ ghép xen kênh tam giác có thể được dùng trong truyền dẫn đường lên (UL). Có thể sử dụng bộ ghép xen hình chữ nhật song song trong truyền dẫn đường xuống (DL). Có thể cung cấp một bộ ghép xen kênh tam giác.

Trong một ví dụ, đặt $u_1, \dots, u_M$ là các bit đầu ra M của bộ thích ứng tốc độ có thể được truyền phát đi. Một số nguyên nhỏ nhất P có thể được xác định sao cho $\frac{P(P+1)}{2} \geq M$. Giả sử $Q = \frac{P(P+1)}{2}$, và $y_1, \dots, y_Q$ là $y_i = u_i, 1 \leq i \leq M$, và $y_i = NULL, M+1 \leq i \leq Q$, một chuỗi bit $y_1, \dots, y_Q$ có thể được ghi vào tam giác vuông cân, theo từng hàng, bắt đầu từ góc trên bên trái của mảng, như được minh họa trên Hình 49. Đầu ra của bộ ghép xen tam giác có thể là một chuỗi bit đọc từng cột bắt đầu từ cột đầu tiên, ví dụ, $y_1, y_{P+1}, y_{2P}, \dots$. Trong quá trình này, các bit RỖNG có thể bị bỏ qua.

Nhiều biến thể khác của bộ ghép xen tam giác có thể được cung cấp. Trong một ví dụ, các bit RỖNG có thể được chèn vào đầu chuỗi bit từ khối thích ứng tốc độ. Một số nguyên nhỏ nhất P có thể được xác định sao cho $\frac{P(P+1)}{2} \geq M$. Giả sử $Q = \frac{P(P+1)}{2}$, và $y_1, \dots, y_Q$ là $y_i = NULL, 1 \leq i \leq Q-M$, và $y_i = u_{i-(Q-M)}, Q-M+1 \leq i \leq Q$, chuỗi bit $y_1, \dots, y_Q$ có thể được ghi vào các tam giác vuông cân, theo từng hàng, bắt đầu từ góc trên bên trái của mảng. Ví dụ, có thể áp dụng hoán vị theo cột. Đầu ra của bộ ghép xen tam giác có thể là chuỗi bit đọc ra từng cột bắt đầu từ cột đầu tiên, ví dụ, $y_1, y_{P+1}, y_{2P}, \dots$. Trong quá trình này, các bit RỖNG có thể bị bỏ qua. Việc chèn bit RỖNG ở đầu chuỗi bit $u_1, \dots, u_M$ có thể tránh được để bit đầu ra đầu tiên là u_1 .

Trong một ví dụ, có thể áp dụng góc dưới cùng bên phải của mảng, như được minh họa trên Hình 50. Các bit RỖNG có thể được chèn vào cuối chuỗi bit $u_1, \dots, u_M$. Một số nguyên nhỏ nhất P có thể được xác định sao cho $\frac{P(P+1)}{2} \geq M$. Giả sử $Q = \frac{P(P+1)}{2}$, và $y_1, \dots, y_Q$ là $y_i = u_i, 1 \leq i \leq M$, và đặt $y_i = NULL, M+1 \leq i \leq Q$, chuỗi bit $y_1, \dots, y_Q$ có thể được ghi vào tam giác vuông cân, theo từng hàng, bắt đầu từ góc dưới cùng bên phải của mảng, như được minh họa trên Hình 50. Ví dụ, có thể áp dụng hoán vị theo cột. Đầu ra của bộ ghép xen tam giác có thể là chuỗi bit đọc ra từng cột bắt đầu

từ cột đầu tiên, ví dụ, $y_{Q-P+1}, y_{Q-P+2}, y_{Q-2P+2}, \dots$. Trong quá trình này, các bit RỖNG có thể bị bỏ qua.

Trong một ví dụ, góc dưới cùng bên phải của mảng và các bit RỖNG có thể được chèn vào đầu chuỗi bit $u_1, \dots, u_M$. Một số nguyên nhỏ nhất P có thể được xác định sao cho $\frac{P(P+1)}{2} \geq M$. Giả sử $Q = \frac{P(P+1)}{2}$, và $y_1, \dots, y_Q$ là $y_i = NULL, 1 \leq i \leq Q - M$, và đặt $y_i = u_{i-(Q-M)}, Q - M + 1 \leq i \leq Q$, chuỗi bit $y_1, \dots, y_Q$ có thể được ghi vào tam giác vuông cân, theo từng hàng, bắt đầu từ góc dưới cùng bên phải của mảng, như được minh họa trên Hình 50. Ví dụ, có thể áp dụng hoán vị theo cột. Đầu ra của bộ ghép xen tam giác có thể là chuỗi bit đọc ra từng cột bắt đầu từ cột đầu tiên, ví dụ, $y_{Q-P+1}, y_{Q-P+2}, y_{Q-2P+2}, \dots$. Trong quá trình này, các bit RỖNG có thể bị bỏ qua. Ví dụ, có thể áp dụng hoán vị theo cột để tiếp tục ngẫu nhiên hóa đầu ra của bộ ghép xen tam giác.

Có thể áp dụng bộ ghép xen tam giác song song như được mô tả trong tài liệu này. Ví dụ, số lượng M bit đầu ra từ bộ thích ứng tốc độ có thể được chia thành các nhóm B . Mỗi nhóm có thể có hoặc không có cùng số bit. Có thể thêm các bit giả/RỖNG để mỗi nhóm có cùng số bit. Số lượng nhóm có thể phụ thuộc vào bậc điều chế. Có thể sử dụng các cách phân vùng khác nhau cho các bit đầu ra M của bộ thích ứng tốc độ. Các bộ ghép xen tam giác có thể được áp dụng trên các nhóm này. Có thể kết hợp đầu ra của bộ ghép xen tam giác cho mỗi nhóm, ví dụ, thông qua các hoạt động ghép nối hoặc ghép xen. Ví dụ, đặt $v_{i,1}, \dots, v_{i,Q}$ là các bit đầu ra từ nhóm thứ i . Giả sử có 4 nhóm, đầu ra cuối cùng của bộ ghép xen kênh có thể được thể hiện bằng giá trị $v_{1,1}, v_{2,1}, v_{3,1}, v_{4,1}, v_{1,2}, v_{2,2}, v_{3,2}, v_{4,2}, v_{1,3}, \dots, v_{1,Q}, v_{2,Q}, v_{3,Q}, v_{4,Q}$, nếu áp dụng hoạt động ghép xen. Ví dụ như minh họa trên Hình 30 có thể được áp dụng cho bộ ghép xen tam giác.

Hình 51 minh họa một ví dụ về hệ thống mã hóa cực. Như được minh họa trên Hình 51, một hệ thống mã hóa cực điển hình có thể bao gồm một hoặc nhiều khối cấu trúc mã và gắn thêm CRC, khối điều khiển thích ứng tốc độ, khối mã hóa cực, khối thích ứng tốc độ, khối ghép xen kênh hoặc khối điều chế. Khối ghép xen kênh có thể được gọi là bộ ghép xen kênh hoặc bộ ghép xen bit. Trong một ví dụ, khối ghép xen kênh có thể là một phần của khối thích ứng tốc độ. Như được minh họa trên Hình 51, các bit mã hóa cực N ra khỏi khối mã hóa cực có thể được thích ứng tốc độ dựa trên phương thức thích ứng tốc độ mà khối điều khiển thích ứng tốc độ tạo ra, như được mô tả trong tài liệu này. Các bit M thích ứng tốc độ có thể được truyền qua khối ghép

xen kênh để ghép xen các bit M, như được mô tả trong tài liệu này. Các bit liền sau khối ghép xen kênh có thể được gửi đến khối điều chế để tạo các ký hiệu điều chế, như được mô tả trong tài liệu này.

Mặc dù các tính năng và phần tử của sáng chế được mô tả trong các tổ hợp cụ thể, các tính năng hoặc phần tử có thể được sử dụng riêng rẽ mà không cần đi kèm các tính năng và phần tử khác của mô tả này hoặc sử dụng trong các tổ hợp khác nhau có hoặc không có các tính năng và phần tử khác. Mặc dù các tính năng được mô tả trong tài liệu này có thể xét đến công nghệ Vô tuyến mới (NR), 3G, 4G, 5G, LTE, LTE-A và/hoặc các ví dụ khác, có thể hiểu rằng các tính năng được mô tả trong tài liệu này không bị hạn chế đối với các công nghệ này, cũng như có thể áp dụng cho các hệ thống không dây khác.

Các quá trình được mô tả bên trên có thể được triển khai trong chương trình máy tính, phần mềm và/hoặc vi chương trình được tích hợp trong phương tiện máy tính có thể đọc được để máy tính và/hoặc bộ xử lý thực thi. Ví dụ về phương tiện máy tính có thể đọc được bao gồm, nhưng không giới hạn ở, tín hiệu điện tử (được truyền qua kết nối có dây và/hoặc không dây) và/hoặc phương tiện lưu trữ máy tính có thể đọc được. Ví dụ về phương tiện máy tính có thể đọc được bao gồm, nhưng không giới hạn ở, bộ nhớ chỉ đọc (ROM), bộ nhớ truy cập ngẫu nhiên (RAM), ổ đăng ký, bộ nhớ cache, thiết bị bộ nhớ bán dẫn, phương tiện từ tính như, nhưng không giới hạn, ổ đĩa cứng nội và ổ đĩa di động, ổ đĩa từ-quang, và/hoặc phương tiện quang như đĩa CD-ROM và/hoặc đĩa đa dụng kỹ thuật số (DVD). Bộ xử lý liên quan đến phần mềm có thể được sử dụng để triển khai bộ thu phát tần số vô tuyến dùng trong WTRU, thiết bị đầu cuối, trạm gốc, RNC, và/hoặc máy tính chủ bất kỳ.

Yêu cầu bảo hộ

1. Thiết bị thu/phát vô tuyến (WTRU) bao gồm:

bộ xử lý được tạo cấu hình để:

tạo ra nhiều bit được mã hóa cực, trong đó nhiều bit được mã hóa cực được tạo ra bằng cách sử dụng độ dài mã gốc;

xử lý nhiều bit được mã hóa cực thành các khối con có kích thước bằng nhau, trong đó kích thước của mỗi khối con là tỷ lệ của độ dài mã gốc và số lượng khối con;

áp dụng mẫu hình ghép xen theo khối con cho các khối con, trong đó các khối con của tập con thứ nhất của các khối con thay đổi vị trí và các khối con của tập con thứ hai của các khối con giữ ở vị trí không đổi; và

ghép các bit từ mỗi trong số tập con thứ nhất của các khối con và tập con thứ hai của các khối con, trong đó các bit được ghép được ghép một cách tuần tự.

2. WTRU theo điểm 1, trong đó phần thứ nhất của tập con thứ nhất của các khối con và phần thứ nhất của tập con thứ hai của các khối con là liên tiếp và không chồng lặp lên nhau.

3. WTRU theo điểm 1, trong đó phần thứ nhất của tập con thứ nhất của các khối con bao gồm các khối con chính giữa của các khối con, và trong đó phần thứ nhất của tập con thứ hai của các khối con là số khối con chẵn, và trong đó phần thứ nhất của tập con thứ hai của các khối con bao gồm số lượng bằng nhau của các khối con ở mỗi bên của phần thứ nhất của tập con thứ nhất của các khối con.

4. WTRU theo điểm 3, trong đó phần thứ hai của tập con thứ nhất của các khối con liên kề với phần thứ nhất của tập con thứ hai của các khối con.

5. WTRU theo điểm 4, trong đó phần thứ hai của tập con thứ hai của các khối con bao gồm các khối con khác với phần thứ nhất của tập con thứ nhất của các khối con, phần thứ nhất của tập con thứ hai của các khối con, và phần thứ hai của tập con thứ nhất của các khối con, và trong đó phần thứ hai của tập con thứ hai của các khối con liên kề với phần thứ hai của tập con thứ nhất của các khối con.

6. WTRU theo điểm 1, trong đó bộ xử lý còn được tạo cấu hình để lưu trữ các bit được kết hợp với một trong số tập con thứ nhất của các khối con và tập con thứ hai của các khối con trong bộ đệm vòng.

7. WTRU theo điểm 6, trong đó bộ xử lý còn được tạo cấu hình để lựa chọn nhiều bit cho truyền dẫn từ các bit được lưu trữ được kết hợp với một trong số tập con thứ nhất của các khối con và tập con thứ hai của các khối con trong bộ đệm vòng, trong đó nhiều bit được lựa chọn dựa trên cơ chế thích ứng tốc độ, trong đó cơ chế thích ứng tốc độ được xác định dựa trên độ dài mã gốc, kích thước đầu ra thích ứng tốc độ, và tốc độ mã hóa, và trong đó cơ chế thích ứng tốc độ là một trong cơ chế lặp, cơ chế chấm thủng, hoặc cơ chế rút ngắn.

8. WTRU theo điểm 7, trong đó cơ chế thích ứng tốc độ là cơ chế lặp, nếu kích thước đầu ra thích ứng tốc độ lớn hơn độ dài mã gốc, và trong đó cơ chế thích ứng tốc độ là cơ chế rút ngắn hoặc chấm thủng, nếu kích thước đầu ra thích ứng tốc độ nhỏ hơn độ dài mã gốc, và trong đó việc lựa chọn giữa cơ chế rút ngắn và cơ chế chấm thủng dựa trên tốc độ mã hóa.

9. WTRU theo điểm 1, trong đó mẫu hình ghép xen bao gồm: $d_1[0] = 0$, $d_1[1] = 1$, $d_1[2] = 2$, $d_1[3] = 4$, $d_1[4] = 3$, $d_1[5] = 5$, $d_1[6] = 6$, $d_1[7] = 7$, trong đó tập con thứ nhất của các khối con bao gồm $d_1[3]$ đến $d_1[4]$, và tập con thứ hai của các khối con bao gồm $d_1[0]$ đến $d_1[2]$, và $d_1[5]$ đến $d_1[7]$.

10. WTRU theo điểm 1, trong đó thứ tự các bit trong mỗi khối con của tập con thứ nhất của các khối con được giữ nguyên.

11. WTRU theo điểm 1, trong đó bộ xử lý được tạo cấu hình để xử lý nhiều bit được mã hóa cực thành các khối con kích thước bằng nhau bao gồm bộ xử lý được tạo cấu hình để chia nhiều bit được mã hóa cực thành các khối con có kích thước bằng nhau theo cách tuần tự.

12. Phương pháp ghép xen bao gồm các bước:

tạo ra nhiều bit được mã hóa cực, trong đó nhiều bit được mã hóa cực được tạo ra bằng cách sử dụng độ dài mã gốc;

xử lý nhiều bit được mã hóa cực thành các khối con có kích thước bằng nhau, trong đó kích thước của mỗi khối con là tỷ lệ của độ dài mã gốc và số lượng khối con;

áp dụng mẫu hình ghép xen theo khối con cho các khối con, trong đó các khối con của tập con thứ nhất của các khối con thay đổi vị trí và các khối con của tập con thứ hai của các khối con giữ ở vị trí không đổi; và

ghép các bit từ mỗi trong số tập con thứ nhất của các khối con và tập con thứ hai của các khối con, trong đó các bit được ghép được ghép một cách tuần tự.

13. Phương pháp theo điểm 12, trong đó phần thứ nhất của tập con thứ nhất của các khối con và phần thứ nhất của tập con thứ hai của các khối con là liên tiếp và không chồng lấp lên nhau.

14. Phương pháp theo điểm 12, trong đó phần thứ nhất của tập con thứ nhất của các khối con bao gồm các khối con chính giữa của các khối con, và trong đó phần thứ nhất của tập con thứ hai của các khối con là số chẵn các khối con, và trong đó phần thứ nhất của tập con thứ hai của các khối con bao gồm số lượng bằng nhau của các khối con ở mỗi bên của phần thứ nhất của tập con thứ nhất của các khối con, trong đó phần thứ hai của tập con thứ nhất của các khối con liền kề với phần thứ nhất của tập con thứ hai của các khối con, trong đó phần thứ hai của tập con thứ hai của các khối con bao gồm các khối con khác với phần thứ nhất của tập con thứ nhất của các khối con, phần thứ nhất của tập con thứ hai của các khối con, và phần thứ hai của tập con thứ nhất của các khối con, và trong đó phần thứ hai của tập con thứ hai của các khối con liền kề với phần thứ hai của tập con thứ nhất của các khối con.

15. Phương pháp theo điểm 12, bao gồm bước lưu các bit được kết hợp với tập con thứ nhất của các khối con và tập con thứ hai của các khối con trong bộ đệm vòng.

16. Phương pháp theo điểm 15, bao gồm bước lựa chọn nhiều bit cho truyền dẫn từ các bit được lưu trữ được kết hợp với một trong số tập con thứ nhất của các khối con và tập

con thứ hai của các khối con trong bộ đệm vòng, trong đó nhiều bit được lựa chọn dựa trên cơ chế thích ứng tốc độ, trong đó cơ chế thích ứng tốc độ được xác định dựa trên độ dài mã gốc, kích thước đầu ra thích ứng tốc độ, và tốc độ mã hóa, và trong đó cơ chế thích ứng tốc độ là một trong cơ chế lặp, cơ chế chấm thùng, hoặc cơ chế rút ngắn.


17. Phương pháp theo điểm 16, trong đó cơ chế thích ứng tốc độ là cơ chế lặp, nếu kích thước đầu ra thích ứng tốc độ lớn hơn độ dài mã gốc, và trong đó cơ chế thích ứng tốc độ là cơ chế rút ngắn hoặc chấm thùng, nếu kích thước đầu ra thích ứng tốc độ nhỏ hơn độ dài mã gốc, và trong đó việc lựa chọn giữa cơ chế rút ngắn và cơ chế chấm thùng dựa trên tốc độ mã hóa.

18. Phương pháp theo điểm 12, trong đó mẫu hình ghép xen bao gồm: $d_1[0] = 0$, $d_1[1] = 1$, $d_1[2] = 2$, $d_1[3] = 4$, $d_1[4] = 3$, $d_1[5] = 5$, $d_1[6] = 6$, $d_1[7] = 7$, trong đó tập con thứ nhất của các khối con bao gồm $d_1[3]$ đến $d_1[4]$, và tập con thứ hai của các khối con bao gồm $d_1[0]$ đến $d_1[2]$, và $d_1[5]$ đến $d_1[7]$.


19. Phương pháp theo điểm 12, trong đó thứ tự các bit trong mỗi khối con của tập con thứ nhất của các khối con được giữ nguyên.


20. Phương pháp theo điểm 12, trong đó bước xử lý nhiều bit được mã hóa cực thành các khối con kích thước bằng nhau bao gồm việc chia nhiều bit được mã hóa cực thành các khối con có kích thước bằng nhau theo cách tuần tự.

100




HÌNH 1A


**HÌNH 1B**




HÌNH 1C



HÌNH 1D


**HÌNH 2**

Độ tin cậy trung bình trên các kênh phụ
từ thấp đến cao




HÌNH 3


Độ tin cậy trung bình trên các kênh phụ từ thấp đến cao




HÌNH 4




5 H N I H





HÌNH 6








HÌNH 7








HÌNH 8


**HÌNH 9****HÌNH 10**


**HÌNH 11****HÌNH 12**


**HÌNH 13****HÌNH 14****HÌNH 15**


**HÌNH 16****HÌNH 17**

**HÌNH 18****HÌNH 19****HÌNH 20**


**HÌNH 21**


**HÌNH 22**

**HÌNH 23A**




HÌNH 23B


**HÌNH 23C**




HÌNH 24




HÌNH 25




HÌNH 26




HÌNH 27




HÌNH 28





HÌNH 29




HÌNH 30




HÌNH 31


**HÌNH 33**




HÌNH 34




HÌNH 35




HÌNH 36




HÌNH 37




HÌNH 38




HÌNH 39




HÌNH 40




HÌNH 41




HÌNH 42




HÌNH 43




HÌNH 44



HÌNH 45




HÌNH 46



HÌNH 50

HÌNH 49



151 HNH