



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0036811

(51)⁷ H03M 13/11

(13) B

(21) 1-2019-03831

(22) 06/01/2017

(86) PCT/CN2017/070377 06/01/2017

(87) WO 2018/126428 12/07/2018

(45) 25/09/2023 426

(43) 25/10/2019 379A

(73) Nokia Technologies Oy (FI)


Karaportti 3, Espoo 02610, Finland

(72) SUN, Jingyuan (CN); ZHANG, Yi (CN); ZENG, Xiangnian (CA); JIANG, Wei (CN); DU, Dongyang (CN); JAYASINGHE, Keeth Saliya (LK).

(74) Công ty TNHH Tầm nhìn và Liên danh (VISION & ASSOCIATES CO.LTD.)

(54) PHƯƠNG PHÁP VÀ THIẾT BỊ TẠO RA VÀ SỬ DỤNG MA TRẬN CƠ SỞ MÃ KIỂM TRA CHẴN LẼ MẬT ĐỘ THẤP (LDPC) DỰA TRÊN VECTOR

(57) Sáng chế đề cập đến ma trận cơ sở áp dụng cho bộ tạo mã kiểm tra chẵn lẻ mật độ thấp (Low Density Parity Check, LDPC). Ma trận cơ sở này bao gồm nhiều phần, mỗi phần bao gồm nhiều hàng và cột, và chứa các số nguyên, mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không. Ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không. Ít nhất hai trong số nhiều phần là không đồng nhất. Ma trận cơ sở áp dụng này được sử dụng để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập chung đến truyền thông không dây và cụ thể hơn là, đề cập đến các mã sửa lỗi được sử dụng cho truyền thông không dây.

Tình trạng kỹ thuật của sáng chế

Phần này cung cấp tình trạng kỹ thuật hoặc ngữ cảnh về sáng chế được bộc lộ dưới đây. Phần mô tả trong bản mô tả này có thể bao gồm các khái niệm có thể được truy cứu, nhưng không nhất thiết phải là các khái niệm đã được diễn đạt, được thực hiện hoặc được mô tả trước đây. Do vậy, trừ khi được chỉ báo rõ ràng khác, còn không thì những gì được mô tả trong phần này không phải là kỹ thuật đã biết so với phần mô tả trong sáng chế và không được thừa nhận là kỹ thuật đã biết trong phần này. Các chữ viết tắt có thể được tìm thấy trong bản mô tả này và/hoặc trên các hình vẽ được định nghĩa bên dưới, sau phần chính của đoạn mô tả chi tiết.

Có nhiều mã sửa lỗi khác nhau được sử dụng trong truyền thông không dây. Các mã này cho phép các loại lỗi nhất định được sửa trong khi giải mã thông tin nhận được.

Kiểm tra chẵn lẻ mật độ thấp (Low Density Parity Check-LDPC) là một loại mã sửa lỗi, mã này đã được sử dụng trong chuẩn 802.11n, 802.16e, và nhiều chuẩn khác. Gần đây, LDPC nhận được nhiều sự chú ý như một sơ đồ tạo mã hứa hẹn đáp ứng tất cả các yêu cầu về radio di động thế hệ tiếp theo (tức là, thế hệ 5G).

Cụ thể, LDPC đã được chọn để tạo mã kênh cho eMBB trong 5G. Do vậy, sẽ có lợi để cải tiến LDPC.

Bản chất kỹ thuật của sáng chế

Phần này được dự định bao gồm các ví dụ và không nhằm để bị giới hạn.

Theo một phương án ví dụ, phương pháp bao gồm bước áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không. Ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp

theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất. Phương pháp này còn bao gồm bước sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Theo một phương án ví dụ khác, sáng chế đề xuất chương trình máy tính, bao gồm mã để thực hiện phương pháp đã nêu, khi chương trình máy tính được chạy trên bộ xử lý. Chương trình máy tính theo đoạn này, trong đó chương trình máy tính là một sản phẩm chương trình máy tính bao gồm phương tiện đọc được bằng máy tính mang mã chương trình máy tính bao gồm trong đó để sử dụng với máy tính.

Theo một ví dụ, sáng chế đề xuất thiết bị bao gồm một hoặc nhiều bộ xử lý và một hoặc nhiều bộ nhớ bao gồm mã chương trình máy tính. Một hoặc nhiều bộ nhớ và mã chương trình máy tính được tạo cấu hình để, nhờ một hoặc nhiều bộ xử lý, khiến thiết bị ít nhất thực hiện bước: áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Theo một ví dụ, sáng chế đề xuất sản phẩm chương trình máy tính bao gồm phương tiện lưu trữ đọc được bằng máy tính mang mã chương trình máy tính bao gồm trong đó để sử dụng với máy tính. Mã chương trình máy tính bao gồm: mã để áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này

hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vectơ khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vectơ được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và mã để sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Theo một phương án ví dụ khác, sáng chế đề xuất thiết bị bao gồm: các phương tiện áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vectơ khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vectơ được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và các phương tiện sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Các ví dụ bên trên có thể được thực hiện một phần bởi thiết bị người dùng và/hoặc trạm cơ sở. Hệ thống truyền thông có thể bao gồm hai thiết bị để thực hiện các ví dụ đã đưa ra bên trên, ví dụ, trong đó thiết bị thứ nhất thực hiện mã hóa dữ liệu và truyền dẫn dữ liệu được mã hóa này và thiết bị thứ hai thực hiện nhận dữ liệu được truyền dẫn và giải mã dữ liệu nhận được.

Mô tả vắn tắt các hình vẽ

Trên các hình vẽ kèm theo:

Fig.1 là sơ đồ khối thể hiện một hệ thống ví dụ khả thi và không giới hạn trong đó các phương án ví dụ có thể được thực hiện;

Fig.2 minh họa cả một phần tính trực giao theo hàng của ma trận cơ sở LDPC và

chuyển bản tin trong xử lý giải mã lớp đơn;

Fig.3 là lưu đồ logic để tạo ra ma trận bằng cách tái sử dụng và dịch hàng cho LDPC theo một phương án ví dụ, và minh họa bước này theo phương pháp ví dụ, kết quả thực thi các lệnh chương trình máy tính có trên bộ nhớ đọc được bằng máy tính, các chức năng được thực hiện bằng logic được thực hiện trong phần cứng, và/hoặc các phương tiện liên kết để thực hiện các chức năng tương ứng với các phương án ví dụ;

Fig.4A minh họa hai phân bố của các tập hợp gồm nhiều hàng tương ứng với các bước trên Fig.3;

Fig.4B minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng trên Fig.4A;

Fig.4C minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng khác trên Fig.4A;

Fig.4D minh họa việc sử dụng hai tập hợp hàng được tạo ra làm các phần của phần khai triển từ một ma trận cơ sở tương thích tỷ lệ;

Fig.5 là lưu đồ logic để tạo ra ma trận bằng cách tái sử dụng và dịch hàng cho LDPC theo một phương án ví dụ khác, và minh họa bước này theo phương pháp ví dụ, kết quả thực thi các lệnh chương trình máy tính có trên bộ nhớ đọc được bằng máy tính, các chức năng được thực hiện bằng logic được thực hiện trong phần cứng, và/hoặc các phương tiện liên kết để thực hiện các chức năng tương ứng với các phương án ví dụ;

Fig.6A minh họa sao chép một hàng thành nhiều hàng và thực hiện các bước làm thưa tương ứng với các bước trên Fig.5;

Fig.6B minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng trên Fig.6A;

Fig.6C minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng khác trên Fig.6A;

Fig.6D minh họa việc sử dụng hai tập hợp hàng được tạo ra làm các phần của phần khai triển từ một ma trận cơ sở tương thích tỷ lệ;

Fig.7 minh họa cấu hình của bộ giải mã lớp tương ứng với nhiều tập hợp hàng và sự suy ra ví dụ của nhiều tập hợp hàng sử dụng dịch chuyển theo vòng;

Fig.8 minh họa cấu hình của bộ giải mã lớp tương ứng với nhiều tập hợp hàng và sự suy ra ví dụ của nhiều tập hợp hàng sử dụng đan xen;

Fig.9 minh họa cấu hình của bộ giải mã lớp tương ứng với nhiều tập hợp hàng và sự suy ra ví dụ của nhiều tập hợp hàng sử dụng dịch chuyển theo vòng và khai triển; và

Fig.10 minh họa các phương án báo hiệu dùng cho các tham số báo hiệu để tạo ra PCM theo các phương án của sáng chế và sử dụng PCM được tạo ra này để mã hóa dữ liệu cho truyền dẫn và/hoặc giải mã dữ liệu nhận được.

Mô tả chi tiết sáng chế

Từ “ví dụ” được sử dụng trong bản mô tả này nghĩa là “có vai trò như một ví dụ, làm ví dụ, hoặc để minh họa”. Phương án bất kỳ được mô tả trong bản mô tả này là “ví dụ” không nhất thiết được hiểu là ưu tiên hoặc có lợi hơn các phương án khác. Tất cả các phương án được mô tả trong phần mô tả chi tiết này là các phương án ví dụ được đề xuất để cho phép người có hiểu biết trung bình trong lĩnh vực kỹ thuật tương ứng tạo ra hoặc sử dụng sáng chế và không giới hạn phạm vi của sáng chế được xác định bởi các điểm yêu cầu bảo hộ.

Phần bộc lộ sau đây được chia thành nhiều phần để dễ dàng tham chiếu.

Hệ thống khả thi

Các phương án ví dụ trong bản mô tả này mô tả các kỹ thuật dùng để sửa lỗi. Phần mô tả thêm về các kỹ thuật này được thể hiện sau phần hệ thống trong đó các phương án ví dụ khả dụng được mô tả.

Quay trở lại Fig.1, hình vẽ này sơ đồ khối thể hiện một hệ thống ví dụ khả thi và không giới hạn trong đó các phương án ví dụ có thể được thực hiện. Trên Fig.1, thiết bị người dùng (User Equipment - UE) 110 truyền thông không dây với mạng không dây 100. UE là một thiết bị di động không dây điển hình có thể truy cập vào mạng không dây. UE 110 bao gồm một hoặc nhiều bộ xử lý 120, một hoặc nhiều bộ nhớ 125, và một hoặc nhiều bộ thu phát 130 được kết nối nhờ một hoặc nhiều bus 127. Mỗi trong số một hoặc nhiều bộ thu phát 130 bao gồm bộ thu, Rx, 132 và bộ phát, Tx, 133. Một hoặc nhiều bus 127 có thể là các bus địa chỉ, dữ liệu hoặc điều khiển, và có thể bao gồm cơ cấu kết nối bất kỳ, như tập hợp các đường trên bảng mạch chính hoặc mạch tích hợp, các sợi quang học hoặc thiết bị truyền thông quang học khác, và cơ cấu kết nối tương tự. Một hoặc nhiều bộ thu phát 130 được kết nối với một hoặc nhiều anten 128. Một hoặc nhiều bộ nhớ 125 bao gồm mã chương trình máy tính 123. UE 110 bao gồm môđun sửa lỗi

140, có một hoặc hai phần 140-1 và/hoặc 140-2, môđun này có thể được thực hiện theo một số cách thức. Môđun sửa lỗi 140 có thể được thực hiện trong phần cứng dưới dạng môđun sửa lỗi 140-1, như được thực hiện dưới dạng một phần trong số một hoặc nhiều bộ xử lý 120. Môđun sửa lỗi 140-1 có thể cũng được thực hiện dưới dạng mạch tích hợp (được minh họa bởi số chỉ tham chiếu 113 và được gọi chung là “chip”) hoặc thông qua một phần cứng khác như mảng cổng lập trình được. Theo một ví dụ khác, môđun sửa lỗi 140 có thể được thực hiện dưới dạng môđun sửa lỗi 140-2, môđun này được thực hiện dưới dạng mã chương trình máy tính 123 và được thực thi bởi một hoặc nhiều bộ xử lý 120. Ví dụ, một hoặc nhiều bộ nhớ 125 và mã chương trình máy tính 123 có thể được tạo cấu hình để, nhờ một hoặc nhiều bộ xử lý 120, khiến thiết bị người dùng 110 thực hiện một hoặc nhiều trong số các bước như được mô tả trong bản mô tả này. UE 110 truyền thông với eNB 170 qua liên kết không dây 111.

eNB (NodeB cải tiến) 170 là một trạm cơ sở (ví dụ, dành cho LTE, Long Term Evolution - phát triển dài hạn) cung cấp truy cập cho các thiết bị không dây như UE 110 vào mạng không dây 100. eNB 170 bao gồm một hoặc nhiều bộ xử lý 152, một hoặc nhiều bộ nhớ 155, một hoặc nhiều giao diện mạng (N/W I/F) 161, và một hoặc nhiều bộ thu phát 160 được kết nối nhờ một hoặc nhiều bus 157. Mỗi trong số một hoặc nhiều bộ thu phát 160 bao gồm bộ thu, Rx, 162 và bộ phát, Tx, 163. Một hoặc nhiều bộ thu phát 160 được kết nối với một hoặc nhiều anten 158. Một hoặc nhiều bộ nhớ 155 bao gồm mã chương trình máy tính 153. ENB 170 bao gồm môđun sửa lỗi 150, có một hoặc hai phần 150-1 và/hoặc 150-2, môđun này có thể được thực hiện theo một số cách thức. Môđun sửa lỗi 150 có thể được thực hiện trong phần cứng dưới dạng môđun sửa lỗi 150-1, như được thực hiện dưới dạng một phần trong số một hoặc nhiều bộ xử lý 152. Môđun sửa lỗi 150-1 có thể cũng được thực hiện dưới dạng mạch tích hợp (được minh họa bởi số chỉ dẫn 112 và được gọi chung là “chip”) hoặc thông qua một phần cứng khác như mảng cổng lập trình được. Theo một ví dụ khác, môđun sửa lỗi 150 có thể được thực hiện dưới dạng môđun sửa lỗi 150-2, môđun này được thực hiện dưới dạng mã chương trình máy tính 153 và được thực thi bởi một hoặc nhiều bộ xử lý 152. Ví dụ, một hoặc nhiều bộ nhớ 155 và mã chương trình máy tính 153 được tạo cấu hình để, nhờ một hoặc nhiều bộ xử lý 152, khiến cho eNB 170 thực hiện một hoặc nhiều trong số các bước như được mô tả trong bản mô tả này. Một hoặc nhiều giao diện mạng 161 truyền thông qua mạng như qua các liên kết 176 và 131. Hai hoặc nhiều eNB 170 truyền thông sử dụng, ví dụ, liên

kết 176. Liên kết 176 có thể là nối dây hoặc không dây hoặc cả hai và có thể sử dụng, ví dụ, giao diện X2.

Một hoặc nhiều bus 157 có thể là các bus địa chỉ, dữ liệu hoặc điều khiển, và có thể bao gồm cơ cấu kết nối bất kỳ, như tập hợp các đường trên bảng mạch chính hoặc mạch tích hợp, các sợi quang học hoặc thiết bị truyền thông quang học khác, các kênh truyền dữ liệu không dây và thiết bị truyền thông tương tự. Ví dụ, một hoặc nhiều bộ thu phát 160 có thể được thực hiện dưới dạng bộ phát vô tuyến từ xa (Remote Radio Head-RRH) 195, cùng với các phần tử khác của eNB 170 nằm cụ thể ở một vị trí khác so với RRH, và một hoặc nhiều bus 157 có thể được sử dụng một phần dưới dạng cáp sợi quang để kết nối các thành phần khác của eNB 170 với RRH 195.

Mạng không dây 100 có thể bao gồm phần tử điều khiển mạng (Network Control Element-NCE) 190 có thể bao gồm thực thể quản lý di động (Mobility Management Entity-MME)/chức năng cổng dịch vụ (Serving Gateway-SGW, và để tạo ra kết nối với một mạng khác, như mạng điện thoại và/hoặc mạng truyền thông dữ liệu (ví dụ, Internet). eNB 170 được ghép nối qua liên kết 131 với NCE 190. Liên kết 131 có thể được thực hiện, ví dụ, nhờ giao diện S1. NCE 190 bao gồm một hoặc nhiều bộ xử lý 175, một hoặc nhiều bộ nhớ 171, và một hoặc nhiều giao diện mạng (N/W I/F) 180, được kết nối nhờ một hoặc nhiều bus 185. Một hoặc nhiều bộ nhớ 171 bao gồm mã chương trình máy tính 173. Một hoặc nhiều bộ nhớ 171 và mã chương trình máy tính 173 được tạo cấu hình để, nhờ một hoặc nhiều bộ xử lý 175, khiến cho NCE 190 thực hiện một hoặc nhiều bước.

Bộ nhớ đọc được bằng máy tính 125, 155, và 171 có thể là loại bất kỳ phù hợp với môi trường kỹ thuật cục bộ và có thể được thực hiện sử dụng công nghệ lưu trữ dữ liệu phù hợp bất kỳ, như các thiết bị nhớ dựa trên bộ bán dẫn, bộ nhớ chớp, các hệ thống và thiết bị nhớ từ tính, các hệ thống và thiết bị nhớ quang học, bộ nhớ cố định và bộ nhớ di động. Bộ nhớ đọc được bằng máy tính 125, 155, và 171 có thể là các phương tiện để thực hiện các chức năng lưu trữ. Bộ xử lý 120, 152 và 175 có thể là loại bất kỳ phù hợp với môi trường kỹ thuật cục bộ, và có thể bao gồm một hoặc nhiều trong số các máy tính đa năng, máy tính chuyên dụng, bộ vi xử lý, bộ xử lý tín hiệu số (Digital Signal Processor-DSP) và các bộ xử lý dựa trên kiến trúc xử lý đa lõi, theo các ví dụ không giới hạn. Bộ xử lý 120, 152 và 175 có thể là các phương tiện để thực hiện các chức năng, như điều khiển UE 110, eNB 170, và các chức năng khác như được mô tả trong bản mô tả

này.

Thông thường, theo các phương án khác nhau, thiết bị người dùng 110 có thể bao gồm, nhưng không giới hạn ở, các điện thoại tế bào như các điện thoại thông minh, máy tính bảng, thiết bị hỗ trợ kỹ thuật số cá nhân (Personal Digital Assistant-PDA) có khả năng truyền thông không dây, máy tính xách tay có khả năng truyền thông không dây, thiết bị chụp hình như camera kỹ thuật số có khả năng truyền thông không dây, thiết bị trò chơi có khả năng truyền thông không dây, các thiết bị phát lại và lưu trữ nhạc có khả năng truyền thông không dây, các thiết bị internet cho phép truy cập internet không dây và duyệt web, các máy tính bảng có khả năng truyền thông không dây, cũng như các thiết bị xách tay hoặc thiết bị đầu cuối có kết hợp các chức năng này.

Tổng quan

Một ngữ cảnh kỹ thuật phù hợp nhưng không giới hạn đã được đề cập để thực hiện các phương án ví dụ của sáng chế, các phương án ví dụ này sẽ được mô tả cụ thể hơn.

Như đã mô tả, LDPC đã được chọn để tạo mã kênh cho eMBB trong 5G. Việc này diễn ra một phần trong hội nghị 3GPP RAN1 #87. Đối với các kênh truyền dữ liệu UL eMBB, giả thiết làm việc là để áp dụng LDPC linh động làm sơ đồ tạo mã kênh truyền dữ liệu cho các kích thước khối nhỏ (cần được xác thực trừ khi các vấn đề đáng kể được xác định). Trước đây đã có sự nhất trí áp dụng LDPC cho các kích thước khối lớn. Trong hội nghị này, đối với các kênh truyền dữ liệu DL eMBB, đã có sự nhất trí áp dụng LDPC linh động làm sơ đồ tạo mã kênh truyền dữ liệu cho các kích thước khối.

Ngoài ra, cũng đồng ý rằng IR HARQ nên được hỗ trợ cho LDPC trong 5G, do sự nhất trí về vấn đề này đã đạt được trong hội nghị 3GPP RAN1 #86. Hiệp định khác được thông qua cho (các) kỹ thuật tạo mã kênh được thiết kế cho các kênh truyền dữ liệu NR hỗ trợ cả HARQ gia tăng độ dư (Incremental Redundancy-IR) (hoặc tương tự) và kết hợp theo đuổi (Chase Combining-CC).

Hơn nữa, hiệp định đạt được trong hội nghị 3GPP RAN1 #87 là phần mở rộng mã của ma trận kiểm tra chẵn lẻ được sử dụng để hỗ trợ IR HARQ/sơ khớp tốc độ, và phần mở rộng tam giác dưới, bao gồm phần mở rộng chéo là trường hợp đặc biệt, sẽ được sử dụng.

Do đó, LDPC đạt được sự chấp nhận dùng cho 5G. Sáng chế hướng đến việc nâng cao LDPC và sử dụng LDPC.

Như giới thiệu, các nội dung chi tiết về LDPC thường được đề cập cùng với ma trận kiểm tra chẵn lẻ (Parity Check Matrix-PCM), ma trận này được sử dụng để mã hóa và giải mã. Trong số các biến thể khác nhau của LDPC, LDPC gần vòng (Quasi-Cyclic, QC) (QC-LDPC)) được xem là cách thức sử dụng các mã LDPC thiết thực nhất trong các tình huống thực tế. Trong QC-LDPC, PCM có thể được tạo ra bằng cách khai triển ma trận cơ sở dựa trên hệ số khai triển Z, trong đó ma trận cơ sở có thể được xác định như sau:

Ma trận cơ sở = $[P_{1,1}, P_{1,2}, P_{1,3}, \dots P_{1,N}]$

$$P_{2,1}, P_{2,2}, P_{2,3}, \dots, P_{2,N}$$

$$\dots\dots\dots$$

$$P_{M,1}, P_{M,2}, P_{M,3} \dots P_{M,N}],$$

trong đó P_{ij} bằng -1 hoặc một giá trị không âm, $i=1,2,\dots,M$, và $j=1,2,\dots,N$.

Khi tạo ra PCM, các bước sau thực hiện:

- 1) nếu $P_{i,j} = -1$, ma trận cơ sở sẽ được thay bằng ma trận không có kích thước $Z \times Z$;
- 2) nếu $P_{i,j}$ là giá trị không âm, ma trận cơ sở sẽ được thay bằng các hoán vị vòng quanh của ma trận đơn vị có kích thước $Z \times Z$, trong đó hoán vị vòng quanh dựa trên giá trị của $P_{i,j}$, ví dụ, nếu $P_{i,j} = 5, Z = 8$, thì các hoán vị vòng quanh của ma trận đơn vị sẽ như sau:

0	0	0	0	0	1	0	0
0	0	0	0	0	0	1	0
0	0	0	0	0	0	0	1
1	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0
0	0	1	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	0	0	1	0	0	0

Xem xét đồ thị Tanner tương ứng của PCM, các cấu trúc nên thỏa mãn một số tiêu chuẩn PCM, ví dụ, tránh độ dài bốn vòng hoặc giữ một tỷ lệ thấp có độ dài bốn vòng hoặc duy trì biên dạng mầm (girth) có lợi với tỷ lệ ít vòng (ví dụ, bốn, sáu) trên đồ thị Tanner. Mặt khác, hiệu suất của sơ đồ tạo mã LDPC được phát hiện không được tốt như vậy. Ví dụ, phương pháp PEG có thể được sử dụng để tạo ra PCM đảm bảo các yêu cầu

nêu trên. Như đã biết, mầm g của mã là độ dài vòng ngắn nhất trên đồ thị Tanner của mã này. Biên dạng mầm là biên dạng độ dài của vòng tròn trên đồ thị Tanner.

Đối với LDPC, chuyển bản tin được sử dụng trong giải mã, trong đó có chuyển bản tin từ nút biến thiên đến nút kiểm tra và từ nút kiểm tra đến nút biến thiên. Sơ đồ giải mã Min-Sum là một sơ đồ thực tiễn ít phức tạp, sơ đồ này được chọn làm sơ đồ giải mã có thể thực hiện hiệu quả. Trong giải mã Min-Sum, so sánh và lựa chọn được sử dụng để lựa chọn và chuyển bản tin.

Giải mã lớp là một sơ đồ giải mã quan trọng có hiệu quả thực thi cao, ví dụ diện tích chip nhỏ hơn (ví dụ, cho mạch tích hợp 112 hoặc 113 hoặc cả hai) và số lượng bước lặp nhỏ hơn khi so với giải mã tràn. Trong giải mã lớp, một số hàng là hàng trực giao (tức là, có nhiều nhất một phần tử không biểu thị cho một ma trận không ở một cột trong số nhiều hàng hoặc tương đương nhiều nhất một giá trị dịch chuyển theo vòng của ma trận đơn vị cho mỗi cột trong các hàng) và được kết hợp theo cột thành một hàng làm một lớp trong giải mã.

Quay trở lại Fig.2, hình vẽ này minh họa cả một phần tính trực giao theo hàng của ma trận cơ sở LDPC (được minh họa bởi số chỉ dẫn 280) và chuyển bản tin trong xử lý giải mã lớp đơn (được minh họa bởi số chỉ dẫn 290). Như được minh họa bởi số chỉ dẫn 280, các hàng R , $R+1$, và $R+2$ là các hàng của (hoặc tập hợp con của các cột của các hàng của) ma trận cơ sở LDPC và được kết hợp thành một hàng 240. Hàng 240 bao gồm các giá trị từ trái sang phải như sau: giá trị 210-1 từ hàng R ; giá trị 220-2 từ hàng $R+1$; giá trị 230-3 từ hàng $R+2$; giá trị 220-4 từ hàng $R+1$; giá trị 210-5 từ hàng R ; giá trị 230-6 từ hàng $R+2$; ...; giá trị 230-($N-2$) từ hàng $R+2$; giá trị 210-($N-1$) từ hàng R ; và giá trị 220- N từ hàng $R+1$. Khi chuyển bản tin trong xử lý giải mã lớp đơn 290, xử lý lớp đơn 250 bao gồm một số các xử lý so sánh và lựa chọn 255-1, 255-2, và 255-3 thực hiện như sau: xử lý 255-1 sử dụng các giá trị 210-1, 210-5, và 210-($N-1$) từ hàng 210; xử lý 255-2 sử dụng các giá trị 220-2, 220-4, và 210- N từ hàng 220; và xử lý 255-3 sử dụng các giá trị 230-3, 230-6, và 230-($N-2$) từ hàng 230. Xử lý lớp đơn 250 thực hiện các bước tương đương với chuyển bản tin giữa nút kiểm tra và nút biến thiên. Mỗi xử lý 255 này cho kết quả là các giá trị đầu ra tương ứng của chúng theo cùng thứ tự. Đầu ra là hàng 260, bao gồm các giá trị 270-1, 270-2, 270-3, 270-4, 270-5, 270-6, ..., 270-($N-2$), 270-($N-1$), và 270- N .

Mặc dù xử lý giải mã lớp đơn như vậy là có giá trị (và có thể được sử dụng ở đây), trong 5G và đặc biệt là dành cho eMBB, kích thước khối có thể rất lớn khi xét đến yêu cầu về thông lượng Gbps. Trường hợp chung có thể là có hàng trăm khối mã trong một truyền dẫn và mỗi khối chứa khoảng từ 5000~8000 bit thông tin. Dựa trên yêu cầu về trường hợp chung này từ 5G, để thu được thông lượng cao, nhiều bộ giải mã LDPC song song nên được sử dụng trong một thiết bị đầu cuối, ví dụ, UE, và số lượng các bộ giải mã trong một eNB có thể gấp vài lần số lượng các bộ giải mã được sử dụng trong một UE. Trong khi đó, trong mỗi bộ giải mã, cần có sự thực thi nhiều lớp, và tất cả các lớp này nên được tối ưu hóa riêng rẽ để đảm bảo tốc độ giải mã cao và tiêu thụ năng lượng thấp. Đây là một thử thách đáng kể.

Theo thiết kế thông thường của ma trận cơ sở LDPC, P_{ij} không có liên hệ với nhau, mỗi lớp cũng vậy, nên cần có các mạng chuyển mạch khác nhau để chuyển các bản tin từ mỗi khối dựa trên P_{ij} độc lập. Mạng chuyển mạch này là một thành phần chính trong bộ giải mã Min-Sum cho LDPC và sẽ chứa một tỷ lệ diện tích chip lớn (như trong các mạch tích hợp 112 hoặc 113 hoặc cả hai) trong mỗi bộ giải mã song song. Vấn đề là làm thế nào để giảm thiểu sự phức tạp và diện tích chip của mạng chuyển mạch.

Các phương án ví dụ trong bản mô tả này cải tiến việc tạo ra và sử dụng ma trận cơ sở LDPC và PCM hiện tại. Cụ thể, ma trận cơ sở LDPC được làm phù hợp sao cho ma trận này bao gồm các phần trực giao hàng, không đồng nhất điển hình, mỗi phần có một sự kết hợp theo cột của các hàng có thể được suy ra từ một vector chung cho các phần bằng cách, đối với mỗi phần, thay thế hầu hết tất cả vector các giá trị bằng các giá trị biểu thị cho ma trận không (điển hình được biểu thị bằng -1) và một trong dịch chuyển theo vòng hoặc đan xen một phần trong số các hàng thu được và thay đổi các hàng này bằng các phần tử không hoặc lớn hơn bao gồm các giá trị chỉ biểu thị cho ma trận không. Các phần này có thể được tạo ra bằng các kỹ thuật khác nhau. Cụ thể, theo một khía cạnh ví dụ, các kỹ thuật sau đây có thể được sử dụng:

Kỹ thuật 1: Sử dụng một vector (ví dụ, khởi đầu) để tạo ra hai (hoặc nhiều) tập hợp hàng trực giao, trong đó vector khởi đầu bao gồm nhiều giá trị, mỗi giá trị là giá trị không âm hoặc -1 (như được mô tả bên trên).

Kỹ thuật 2: Thực hiện dịch chuyển theo vòng (hoặc đan xen) trong mỗi tập hợp gồm nhiều hàng trực giao để tạo ra các phần của ma trận cơ sở.

Giờ đây nội dung tổng quan, nội dung chi tiết được đề cập.

Các xem xét về ma trận cơ sở và PCM

Ma trận cơ sở và PCM được sử dụng để mã hóa và giải mã, và tất cả các nội dung sau đây mô tả về mã hóa và giải mã. Mặc dù vậy, các xem xét về ma trận cơ sở và PCM được mô tả trước.

Theo một khía cạnh ví dụ, ma trận cơ sở có thể là một ma trận cơ sở dùng cho một số tốc độ mã hoặc ma trận cơ sở tương thích tỷ lệ để hỗ trợ IR HARQ hoặc hỗ trợ nhiều tốc độ mã dựa trên các phần khác nhau của ma trận cơ sở. Đối với ma trận cơ sở tương thích tỷ lệ, chúng ta xem xét phương pháp khai triển từ ma trận cơ sở hỗ trợ tốc độ mã cao cho ma trận cơ sở khai triển cuối cùng hỗ trợ tốc độ mã thấp. Hai phương pháp ví dụ này được mô tả chi tiết sau đây.

Phương pháp ví dụ thứ nhất được mô tả có tham khảo đến Fig.3. Fig.3 là lưu đồ logic để tạo ra ma trận bằng cách tái sử dụng và dịch hàng cho LDPC. Hình vẽ này còn minh họa bước này theo phương pháp ví dụ, kết quả thực thi các lệnh chương trình máy tính có trên bộ nhớ đọc được bằng máy tính, các chức năng được thực hiện bằng logic được thực hiện trong phần cứng, và/hoặc các phương tiện liên kết để thực hiện các chức năng tương ứng với các phương án ví dụ.

Theo phương pháp ví dụ này, một vector (khởi đầu) được phân phối thành tập hợp hàng (xem bước 310), có tính trực giao theo hàng, trong đó vector khởi đầu bao gồm nhiều giá trị không âm. Bước 320 liên quan đến việc thực hiện dịch một tập hợp hàng theo vòng để tạo ra một phần của ma trận cơ sở. Ở bước 330, cùng vector khởi đầu được tái sử dụng và vector khởi đầu được phân phối thành một tập hợp hàng khác, có tính trực giao theo hàng. Dịch chuyển theo vòng được thực hiện ở bước 340 với tập hợp hàng khác này để tạo ra một phần khác của ma trận cơ sở. Lưu ý rằng các ví dụ được mô tả ở đây sử dụng lần dịch chuyển theo vòng khác nhau cho bước 320 và 340, nhưng số lần dịch bằng nhau có thể được thực hiện cho bước 320 và 340. Ngoài ra, trong khi dịch chuyển theo vòng được mô tả tham chiếu đến bước 320 và 340 (tương ứng với Fig.4B và Fig.4C), nhưng thay vào đó đan xen có thể được thực hiện (ví dụ, xem Fig.8).

Các thao tác nhất định trong các bước này được minh họa trên các hình vẽ từ Fig.4A đến Fig.4C. Fig.4A minh họa hai phân bố của các tập hợp gồm nhiều hàng tương ứng với các bước trên Fig.3, Fig.4B minh họa sự dịch chuyển theo vòng đối với một tập

hợp hàng trên Fig.4A, và Fig.4C minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng khác trên Fig.4A. Ngoài ra, Fig.4D minh họa việc sử dụng hai tập hợp hàng được tạo ra làm các phần của phần khai triển từ một ma trận cơ sở tương thích tỷ lệ.

Theo ví dụ sau đây được thể hiện trên các hình vẽ từ Fig.4A đến Fig.4C, một vector khởi đầu được phân phối thành ba hàng trực giao và được dịch chuyển theo vòng để tạo ra một phần của ma trận cơ sở, và vector khởi đầu này được phân phối thành ba hàng trực giao khác và được dịch chuyển theo vòng để tạo ra một phần khác của ma trận cơ sở. Fig.4A minh họa vector khởi đầu 410 bao gồm các giá trị từ P1 đến P12. Vector khởi đầu 410 này được phân phối (tham khảo bước 310) thành tập hợp 420 gồm các hàng 425-1, 425-2, và 425-3 theo ví dụ này. Vector khởi đầu 410 này cũng được phân phối (tham khảo đến bước 330) thành một tập hợp 430 khác gồm các hàng 435-1, 435-2, và 435-3. Mỗi giá trị trong số các giá trị từ P1 đến P12 thể hiện một giá trị dịch cho ma trận đơn vị (thường được chỉ báo bằng một giá trị số nguyên không âm) và các giá trị “rỗng” thể hiện các ma trận không (thường được chỉ báo bằng -1). Số lượng các hàng cũng như số lượng các giá trị cho các hàng riêng biệt đơn thuần là minh họa.

Fig.4B minh họa bước 320 dịch chuyển theo vòng, trong đó hai giá trị cuối cùng trong các hàng 425 cho tập hợp 420 được dịch về đầu các hàng để tạo ra tập hợp 440 gồm các hàng, có các hàng 445-1, 445-2, và 445-3 sau khi dịch chuyển theo vòng. Fig.4C minh họa bước dịch chuyển theo vòng 340, trong đó sáu giá trị cuối trong các hàng 435 cho tập hợp 430 được dịch về đầu các hàng để tạo ra tập hợp 450 gồm các hàng, có các hàng 455-1, 455-2, và 455-3 sau khi dịch chuyển theo vòng.

Theo ví dụ này, hai phần 440, 450 được tạo ra được sử dụng làm phần khai triển của một ma trận cơ sở tương thích tỷ lệ, trong đó phần khai triển này là từ ma trận cơ sở hỗ trợ tốc độ mã cao. Việc này được minh họa trên Fig.4D, trong đó bước khai triển 470 được thực hiện trên ma trận cơ sở 460 để tạo thành ma trận cơ sở tương thích tỷ lệ 480 có phần khai triển 490 bao gồm tập hợp 440, 450 gồm các hàng. Thông thường, khu vực 495 không nên chứa gì cả ngoài các phần tử chỉ báo các ma trận không kế tiếp phần màu xám 460, nhưng không nên chỉ có toàn các phần tử chỉ báo các ma trận không kế tiếp các phần 440, 450 đã thêm vào. Theo ví dụ này, độ rộng của phần 440 và 450 bằng với độ rộng của phần 460. Cần lưu ý rằng độ rộng của phần 440 và 450 có thể nhỏ hơn độ rộng của phần 460 trong các trường hợp khác. Trong một số trường hợp, phần 440 và 450 có thể bao gồm tập hợp con gồm số lượng các cột của phần 460 trong đó các cột còn lại có

thể bao gồm các phần tử chỉ báo các ma trận không.

Phương pháp ví dụ thứ hai được mô tả có tham khảo đến Fig.5. Ở bước 510, một vector (khởi đầu) được sao chép thành nhiều hàng và các hàng này được làm thừa để tạo cấu trúc tập hợp các hàng thừa có tính trực giao theo hàng, trong đó vector khởi đầu bao gồm nhiều giá trị không âm. Làm thừa có nghĩa là mỗi giá trị trong số các giá trị từ P1 đến P12 biểu thị cho một giá trị dịch của ma trận đơn vị (thường được chỉ báo bằng một số nguyên không âm) và các giá trị “rỗng” biểu thị cho các ma trận không (thường được chỉ báo bằng -1), và các giá trị “rỗng” được xếp đặt trong các vị trí trong đó các giá trị từ P1 đến P12 không được xếp đặt. Nói theo cách khác, cách thức để thu được tập hợp các hàng thừa được xác định sao cho mỗi tập hợp gồm các hàng chỉ chứa một giá trị trong số các giá trị từ P1 đến P12 ở vị trí cột ban đầu của nó ở một trong các hàng, và các giá trị còn lại dành cho các hàng khác mà vị trí cột chứa các chỉ báo cho các ma trận không.

Ở bước 520, tập hợp các hàng thừa được dịch chuyển theo vòng để tạo ra một phần của ma trận cơ sở. Ở bước 530, vector khởi đầu được sao chép thành một tập hợp hàng khác và tập hợp hàng này được làm thừa như được mô tả bên trên để tạo cấu trúc một tập hợp các hàng thừa khác có tính trực giao theo hàng. Lưu ý rằng số lượng các hàng trong tập hợp hàng này có thể khác nhau giữa bước 510 và 530, xem, ví dụ, Fig.7 và Fig.8. Ở bước 540, một tập hợp các hàng thừa khác được dịch chuyển theo vòng để tạo ra một phần khác của ma trận cơ sở. Trong khi dịch chuyển theo vòng được mô tả tham chiếu đến bước 520 và 540 (tương ứng với Fig.6B và Fig.6C), nhưng đan xen có thể được thực hiện thay vào đó (ví dụ, xem Fig.8).

Các bước nhất định trong các bước này được minh họa trên các hình vẽ từ Fig.6A đến Fig.6C. Fig.6A minh họa sao chép vector khởi đầu thành nhiều hàng và thực hiện các bước làm thừa tương ứng với các bước trên Fig.5, Fig.6B minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng trên Fig.6A, và Fig.6C minh họa sự dịch chuyển theo vòng đối với một tập hợp hàng khác trên Fig.6A. Ngoài ra, Fig.6D minh họa việc sử dụng hai tập hợp hàng được tạo ra làm các phần của phần khai triển từ một ma trận cơ sở tương thích tỷ lệ.

Theo ví dụ sau đây được thể hiện trên các hình vẽ từ Fig.6A đến Fig.6C, một hàng khởi đầu được sao chép thành nhiều hàng và các hàng này được làm thừa để tạo ra hai tập hợp hàng trực giao, và các tập hợp này được dịch chuyển theo vòng để tạo ra các

phần của ma trận cơ sở. Fig.6A minh họa hàng khởi đầu 410 bao gồm các giá trị từ P1 đến P12. Hàng khởi đầu 410 này được sao chép (tham khảo bước 510) thành tập hợp 520 gồm các bản sao 525-1, 525-2, và 525-3 theo ví dụ này. Tập hợp 520 gồm các bản sao 525 được làm thừa (tham khảo bước 510) thành tập hợp 420 gồm các hàng 425-1, 425-2, và 425-3. Tập hợp 520 gồm các bản sao 525 được làm thừa (tham khảo bước 530) thành một tập hợp 430 khác gồm các hàng 435-1, 435-2, và 435-3. Mỗi giá trị trong số các giá trị từ P1 đến P12 là các giá trị “rỗng” và không âm biểu thị cho các ma trận không. Do vậy, việc làm thừa tạo ra tập hợp 420 gồm các hàng 425 thừa trong đó mỗi vị trí cột chỉ có nhiều nhất một trong các phần tử từ P1 đến P12 được điền vào và các giá trị khác trong các hàng 425 biểu thị cho các ma trận không. Tương tự, làm thừa tạo ra tập hợp 430 gồm các hàng 435 thừa trong đó mỗi vị trí cột chỉ có một trong số các phần tử từ P1 đến P12 được điền vào và các giá trị khác trong các hàng 435 biểu thị cho các ma trận không. Số lượng các hàng cũng như số lượng các giá trị cho các hàng riêng biệt đơn thuần là minh họa.

Fig.6B minh họa bước 520 dịch chuyển theo vòng, trong đó hai giá trị cuối cùng trong các hàng 425 cho tập hợp 420 được dịch về đầu các hàng để tạo ra tập hợp 440 gồm các hàng, có các hàng 445-1, 445-2, và 445-3 sau khi dịch chuyển theo vòng. Fig.6C minh họa bước 540 dịch chuyển theo vòng, trong đó sáu giá trị cuối trong các hàng 435 cho tập hợp 430 được dịch về đầu các hàng để tạo ra tập hợp 450 gồm các hàng, có các hàng 455-1, 455-2, và 455-3 sau khi dịch chuyển theo vòng.

Theo ví dụ này, hai phần 440, 450 được tạo ra được sử dụng làm phần khai triển của một ma trận cơ sở tương thích tỷ lệ, trong đó phần khai triển này là từ ma trận cơ sở hỗ trợ tốc độ mã cao. Việc này được minh họa trên Fig.6D, trong đó bước khai triển 470 được thực hiện trên ma trận cơ sở 460 để tạo thành ma trận cơ sở tương thích tỷ lệ 480 có phần khai triển 490 bao gồm tập hợp 440, 450 gồm các hàng. Xem Fig.4D và phần chữ tương ứng của hình này.

Một ví dụ khác được mô tả trên Fig.7. Bộ giải mã lớp (711, 712) được tạo cấu hình tương ứng với hai tập hợp 701 và 702 gồm nhiều hàng. Cụ thể hơn, bộ giải mã lớp được tạo cấu hình có cấu trúc chuyển đổi đại diện cho vector 790 gồm các giá trị dịch chuyển theo vòng [1 2 3 4 5 6]. Hai tập hợp 701, 702 gồm nhiều hàng được tạo cấu hình sao cho chúng có tính trực giao theo hàng và sự kết hợp theo cột tương ứng (706, 707) của chúng được làm thừa và được dịch chuyển theo vòng đại diện cho cùng vector 790 [1

2 3 4 5 6]. Tức là, sự kết hợp theo cột 706 có thể được làm cho tương ứng với [1 2 3 4 5 6] bằng cách dịch ba cột theo vòng và thay thế phần tử hai (2) bằng chỉ số của ma trận không, được thể hiện ở đây là không. Ở bước 792, làm thừa tất cả cột của tập hợp 721 trực giao theo hàng được thực hiện tương ứng với phần tử (2) của vector 790 ban đầu, và việc làm thừa này được chỉ báo trong sự kết hợp theo cột 706 bằng chỉ số của ma trận không. Và sự kết hợp theo cột 707 có thể được làm tương ứng với [1 2 3 4 5 6] bằng cách dịch chuyển theo hai vòng và thay thế phần tử một (1) bằng một chỉ số của ma trận không, được thể hiện ở đây là không. Ở bước 794, làm thừa tất cả cột của tập hợp 722 trực giao theo hàng được thực hiện tương ứng với phần tử (1) của vector 790 ban đầu, và việc làm thừa này được chỉ báo trong sự kết hợp theo cột 707 bằng chỉ số của ma trận không.

Khi xử lý dữ liệu tương ứng với tập hợp thứ nhất 701, bộ giải mã lớp 711 được tạo cấu hình bằng cách vô hiệu hóa một phần trong cấu trúc chuyển đổi 780 tương ứng với phần tử hai (2) và dịch chuyển theo vòng đầu vào lên ba. Khi xử lý dữ liệu tương ứng với tập hợp thứ hai 702, bộ giải mã lớp 712 được tạo cấu hình bằng cách vô hiệu hóa phần cấu trúc chuyển đổi tương ứng với phần tử một (1) và dịch chuyển theo vòng đầu vào lên hai. Vô hiệu hóa một phần cấu trúc chuyển đổi 780 có thể, ví dụ, thu được bằng cách đơn giản là vô hiệu hóa các cổng nhất định trên khuôn ở đầu vào cấu trúc chuyển đổi, bằng cách ngăn không cho lưu trữ đầu ra của phần cấu trúc chuyển đổi này hoặc bằng cách chuyển từ đọc đầu ra của một phần cấu trúc chuyển đổi này sang bộ nhớ khác. Đầu vào có thể được dịch bởi dịch chuyển thực tế của dữ liệu ở bộ nhớ đầu vào hoặc thuận tiện hơn là bằng đánh địa chỉ lại bộ nhớ. Cả dịch chuyển theo vòng và vô hiệu hóa cần có lượng logic phụ trợ tối thiểu. Sở dĩ như vậy là vì, các bộ giải mã lớp 711 và 712 theo cách thức thuận tiện có thể là cùng một bộ giải mã lớp (không như hệ thống thông thường, trong đó cần phải có hai bộ giải mã lớp) được tạo cấu hình theo hai cách thức khác nhau. Điều này được minh họa bằng bộ giải mã lớp 750 và cấu trúc chuyển đổi 780 của nó được tạo cấu hình (xem bước 770) để thực hiện dịch chuyển và làm thừa cột một cách thích hợp để tạo ra bộ giải mã lớp 711, 712. Theo một ví dụ, mô đun sửa lỗi 140/150 có thể thực hiện việc tạo cấu hình này ở bước 770, và bộ giải mã lớp 750 và cấu trúc chuyển đổi 780 của nó có thể được thực hiện làm một phần của mô đun sửa lỗi 140/150, hoặc được thực hiện làm một phần của bộ phát 133/163 (ví dụ, làm bộ mã hóa) hoặc làm một phần của bộ thu 132/162 (ví dụ, làm bộ giải mã), riêng biệt so với mô đun sửa lỗi

140/150. Các cấu hình khác là có khả thi.

Ví dụ, có khả năng là một bộ tạo mã 760 (ví dụ, bộ giải mã hoặc bộ mã hóa) có thể được tạo cấu hình (bước 765) để thực hiện sao chép trong các bước 510/530 (hoặc phân phối trong các bước 310/330), làm thưa các hàng và các cột riêng biệt (tham chiếu đến 721 và 722), và các dịch chuyển theo vòng trong các bước 520/540, và ngoài việc tạo ra và thực hiện các bộ giải mã lớp 711/712 (như đã mô tả). Một bộ tạo mã 760 có thể được thực hiện làm một phần của môđun sửa lỗi 140/150, hoặc được thực hiện làm một phần của bộ phát 133/163 (ví dụ, làm bộ mã hóa) hoặc làm một phần của bộ thu 132/162 (ví dụ, làm bộ giải mã), ví dụ, riêng biệt so với môđun sửa lỗi 140/150. Môđun sửa lỗi 140/150 có thể thực hiện các thao tác ở bước 765, trong đó bộ tạo mã 760 được tạo cấu hình theo vector 790, một chỉ báo để sao chép (hoặc phân phối), làm thưa thông tin (ví dụ, đối với các hàng và/hoặc cột), và dịch chuyển thông tin theo vòng (và thông tin phù hợp bất kỳ khác) để thực hiện giải mã (hoặc mã hóa) LDPC.

Theo phương pháp án được mô tả trên Fig.7, hai tập hợp gồm nhiều hàng được suy ra tương ứng với quy trình được mô tả trên Fig.5 từ vector 790 (hàng khởi đầu) [1 2 3 4 5 6] nhờ sao chép và làm thưa 510 vector thành 721 tiếp theo là dịch chuyển theo vòng 520 và nhờ sao chép và làm thưa 530 vector thành 722 tiếp theo là dịch chuyển theo vòng 540. Theo một phương án khác, tập hợp 701 và 702 có thể được suy ra tương tự bằng quy trình được mô tả trên Fig.3. Dĩ nhiên là thứ tự làm thưa và dịch chuyển theo vòng có thể được đảo lại. Như có thể thấy, tập hợp 701 và 702 được mô tả có số lượng các hàng khác nhau. Thông thường không yêu cầu các tập hợp gồm nhiều hàng phải có cùng số lượng các hàng.

Fig.8 thể hiện một phương án khác. Các phương án này khác so với phương án trên Fig.7 chủ yếu ở chỗ thay dịch chuyển theo vòng, các sự kết hợp theo cột 736, 737 của hai tập hợp 731 và 732 gồm nhiều hàng tương ứng với vector [1 2 3 4 5 6] bằng cách đan xen (theo bước 520 và 540) và làm thưa, đúng hơn là dịch chuyển theo vòng và làm thưa. Một cách tương ứng, đầu vào của bộ giải mã lớp 741, 742 phải được đan xen. Tất cả các cột được làm thưa trong các bước 892 và 894. Như thể hiện trên Fig.7, trên Fig.8, bộ giải mã lớp 750 và cấu trúc chuyển đổi 780 có thể được tạo cấu hình (bước 880) để thực hiện dịch chuyển và làm thưa (các) cột một cách thích hợp để tạo ra các bộ giải mã lớp 741, 742. Ngoài ra, có khả năng là một bộ tạo mã 860 (ví dụ, bộ giải mã hoặc bộ mã hóa) có thể được tạo cấu hình (bước 865) để thực hiện sao chép trong các bước 510/530

(hoặc phân phối trong các bước 310/330), làm thưa các hàng và các cột riêng biệt (tham chiếu đến 721/892 và 722/894), và đan xen trong các bước 520/540. Một bộ tạo mã 860 có thể được thực hiện làm một phần của môđun sửa lỗi 140/150, hoặc được thực hiện làm một phần của bộ phát 133/163 (ví dụ, làm bộ mã hóa) hoặc làm một phần của bộ thu 132/162 (ví dụ, làm bộ giải mã). Môđun sửa lỗi 140/150 có thể thực hiện các thao tác ở bước 865, trong đó bộ tạo mã 860 được tạo cấu hình theo vectơ 790, một chỉ báo để sao chép (hoặc phân phối), làm thưa thông tin (ví dụ, đối với các hàng và/hoặc cột), và dịch chuyển thông tin theo vòng (và thông tin phù hợp bất kỳ khác) để thực hiện giải mã (hoặc mã hóa) LDPC.

Cần phải hiểu rằng các phương án cũng được hình dung trong đó một hoặc nhiều tập hợp gồm nhiều hàng là tương ứng với đan xen và một hoặc nhiều tập hợp gồm nhiều hàng khác là tương ứng với dịch chuyển theo vòng. Bộ giải mã lớp có khả năng xử lý các tập hợp này sẽ có khả năng đan xen đầu vào, theo các phương án như vậy, đối với các tập hợp tương ứng với dịch chuyển theo vòng sẽ có tập hợp đan xen đầu vào để phản ánh dịch chuyển theo vòng.

Fig.9 thể hiện một phương án khác, tương tự với phương án được mô tả trên Fig.7 nhưng khác biệt ở chỗ thay vì bước 792, tập hợp hàng 930 được khai triển ở bước 910 bằng cách chèn thêm một cột chỉ bao gồm các giá trị biểu thị cho ma trận không. Bộ giải mã lớp 911 có thể một cách tương ứng được tạo cấu hình để bỏ qua dữ liệu đầu vào (số chỉ dẫn 920) tương ứng với cột được chèn vào.

Các cách thực hiện khả thi

Có ít nhất hai phương pháp thực hiện, như sau.

Theo phương pháp thực hiện ví dụ thứ nhất, một hoặc nhiều trong số các kỹ thuật nêu trên được sử dụng để tạo ra ma trận cơ sở được sử dụng trong 5G, ví dụ, eMBB. Ma trận cơ sở của PCM được tạo ra sẵn theo một hoặc nhiều trong số các kỹ thuật nêu trên và được lưu trong một eNB 170 (và/hoặc UE 110), và eNB 170 (và/hoặc UE 110) sử dụng ma trận cơ sở (và/hoặc PCM) để giải mã.

Theo phương pháp thực hiện ví dụ thứ hai, eNB 170 (và/hoặc UE 110) tạo ra ma trận cơ sở (và/hoặc PCM) theo một hoặc nhiều trong số các kỹ thuật nêu trên, và eNB 170 (và/hoặc UE 110) sử dụng ma trận cơ sở (và/hoặc PCM) để giải mã.

Các cách thực hiện nêu trên dựa trên ma trận cơ sở định trước. Có thể còn có những cách thức khác để khiến cho eNB và UE sử dụng cùng một ma trận cơ sở này, khi báo hiệu giữa eNB và UE (hầu hết sẽ là eNB cấu hình theo UE), trong đó báo hiệu này có thể bao gồm một hoặc một số sự kết hợp sau đây:

- Chỉ báo đến hàng được sử dụng để tạo ra các tập hợp gồm nhiều hàng; và/hoặc
- Chỉ báo cho mỗi tập hợp nhằm chỉ báo cách thức để phân phối và/hoặc làm thưa hàng để tạo ra nhiều hàng và/hoặc
- Chỉ báo cho dịch chuyển theo vòng cần được sử dụng cho mỗi tập hợp; và/hoặc
- Chỉ báo về sơ đồ đan xen được áp dụng cho mỗi tập hợp.

Ngoài ra, cũng có thể định nghĩa trước một vài tham số và truyền một vài tham số này dựa trên báo hiệu giữa eNB và UE. Ví dụ, UE có thể lưu các vector (các hàng khởi đầu), trong đó eNB có thể báo hiệu cho UE nên tạo ra các tập hợp gồm nhiều hàng từ vector nào. Do không gian lưu trữ bộ nhớ dùng cho vector (hàng khởi đầu) nhỏ hơn đáng kể so với không gian lưu trữ bộ nhớ của các tập hợp gồm nhiều hàng tương ứng và nhiều tập hợp gồm nhiều hàng có thể được tạo ra từ cùng vector bằng cách làm thưa và dịch chuyển theo vòng hoặc đan xen khác nhau, các sự kết hợp làm giảm đáng kể không gian lưu trữ và lựa chọn ma trận cơ sở linh động hơn có thể đạt được.

Fig.10 mô tả một vài phương án khả thi về tham số báo hiệu. Theo một phương án, eNB 170 về cơ bản truyền 1010 tất cả một vector đến UE 110 hoặc một chỉ số cho một vector trong số một hoặc nhiều vector được lưu trong UE, UE nhận và sử dụng để tạo ra 1020 các tập hợp gồm nhiều hàng của PCM. UE sau đó có thể sử dụng PCM được tạo ra này để truyền 1091 dữ liệu được mã hóa và/hoặc để giải mã 1093 dữ liệu được mã hóa nhận được từ eNB. Một cách tương ứng, eNB có thể sử dụng vector để tạo ra cùng PCM để truyền 1090 dữ liệu được mã hóa và/hoặc để giải mã 1092 dữ liệu được mã hóa nhận được từ eNB.

Theo một phương án khác, eNB có thể ngoài ra hoặc thay vì 1010 và 1020 truyền 1030 một giá trị dịch chuyển theo vòng để tạo ra 1040 ở UE ít nhất một tập hợp hàng của PCM.

Theo một phương án khác, eNB có thể ngoài ra hoặc thay vì 1010, 1020 và/hoặc 1030, 1040 truyền 1050 chỉ báo đan xen để tạo ra 1060 ở UE các tập hợp gồm nhiều hàng của PCM, trong đó chỉ báo đan xen biểu thị cho vector đan xen trong ít nhất một tập hợp hàng của PCM. Chỉ báo đan xen có thể, ví dụ, có dạng một chỉ số trong một tập hợp các vector đan xen khả thi hoặc có dạng vector đan xen.

Theo một phương án khác, eNB có thể ngoài ra hoặc thay vì 1010, 1020 và/hoặc 1030, 1040 và/hoặc 1050, 1060 truyền 1070 chỉ báo vector chỉ báo hàng để tạo ra 1080 ở UE các tập hợp gồm nhiều hàng, trong đó chỉ báo vector chỉ báo hàng biểu thị cho ít nhất một vector chỉ báo hàng trong ít nhất một tập hợp hàng của PCM. Chỉ báo vector chỉ báo hàng có thể, ví dụ, có dạng chỉ số trong tập hợp các vector chỉ báo hàng, hoặc có dạng vector chỉ báo hàng.

Do đó, UE ví dụ, có thể nhận chỉ số vector, giá trị dịch chuyển theo vòng dùng cho một tập hợp hàng, chỉ số của vector đan xen dùng cho một tập hợp hàng khác và chỉ số của vector chỉ báo hàng cho mỗi trong số một và tập hợp hàng khác và tạo ra các tập hợp hàng của PCM tương ứng với các chỉ số nhận được và giá trị dịch chuyển theo vòng trước khi sử dụng PCM được tạo ra này để truyền 1091 hoặc giải mã dữ liệu 1093.

Khi ma trận cơ sở được tạo ra bằng một trong các kỹ thuật được mô tả bên trên, hoặc bằng phương pháp bất kỳ suy ra từ đó, sao cho ma trận này ít nhất bao gồm nhiều phần trực giao hàng, không đồng nhất điển hình, mỗi phần có một sự kết hợp theo cột có thể được suy ra từ cùng một hàng cho các phần bằng cách, đối với mỗi phần, thay thế hầu hết tất cả các giá trị hàng giống nhau bằng các giá trị biểu thị cho ma trận không (điển hình được biểu thị bằng -1) và phần khai triển của vector bằng các phần tử không hoặc lớn hơn bao gồm các giá trị chỉ biểu thị cho ma trận không và một trong dịch chuyển theo vòng hoặc đan xen của vector kết quả, sau đó giải mã lớp có thể được chia sẻ bởi nhiều lớp được tạo ra bởi cùng hàng (là một ví dụ về hiệu quả kỹ thuật). Cụ thể, khi hai lớp được tạo ra bởi cùng một hàng hoặc ít nhất có một sự kết hợp theo cột tương ứng với cùng một hàng này, sau đó một tập hợp bộ xử lý dịch chuyển theo vòng và bộ giải mã lớp có thể được sử dụng cho lớp bất kỳ trong hai lớp này. Chúng ta chỉ cần thiết đặt giá trị dịch chuyển theo vòng chính xác này, sao cho lớp này có thể được giải mã. Do đó, tập hợp bộ xử lý dịch chuyển theo vòng và bộ giải mã lớp có thể được chia sẻ bởi các lớp được tạo ra bởi cùng một hàng. Các áp dụng tương tự nếu đan xen đúng hơn là dịch chuyển theo vòng được áp dụng. Chỉ có một mạng chuyển mạch là cần thiết và được

chia sẻ cho tất cả các lớp tương ứng với cùng một hàng này, do đó diện tích chip (theo một ví dụ) có thể được giảm xuống.

Mặt khác, dựa trên các kỹ thuật nêu trên, nỗ lực trong thiết kế ma trận cơ sở cũng nhưng nỗ lực trong tiêu chuẩn hóa sẽ được giảm tải.

Ngoài ra, như được mô tả bên trên, cũng có cải tiến về lưu trữ dữ liệu. Ví dụ, có khả năng để chỉ lưu vector ban đầu và nhờ vậy tiết kiệm bộ nhớ dữ liệu. Lưu trữ thông thường là lưu trữ trực tiếp các phần (xem phần 1 và 2 trên các hình vẽ) trong ma trận cơ sở. Về cơ bản, số lần dịch chuyển theo vòng khả thi của ma trận đơn vị là Z , nên cần ceil ($\log_2(Z+1)$) bit (trong đó “ceil” là hàm Ceiling (hàm làm tròn) đã biết) để lưu mỗi phần tử của ma trận cơ sở, do một phần tử cần đến một giá trị phụ để chỉ báo -1. Nếu $Z=8$, một phần tử cần 4 bit cho một đầu vào của ma trận cơ sở. Đối với hai phần có kích thước từng phần là 4×12 , thì sẽ lưu trữ tổng cộng 384 bit. Bằng cách so sánh, các phương pháp được bộc lộ có thể cần đến 92 hoặc 158 bit, tùy thuộc vào liệu dịch chuyển theo vòng có được sử dụng hay không hoặc cách đan xen linh động hơn có được sử dụng hay không. Số lượng này đơn thuần là minh họa, như chỉ báo cho sự tiết kiệm bộ nhớ. Do đó, tạo ra ma trận cơ sở dựa trên vector ban đầu đã lưu đúng hơn là lưu chính ma trận cơ sở cho phép tiết kiệm đáng kể không gian lưu trữ.

Thông tin thêm

Phần mô tả bên trên sử dụng các thuật ngữ “thiết bị người dùng” và “trạm cơ sở” (hoặc eNB). Các thuật ngữ này được sử dụng chủ yếu để dễ dàng mô tả. Thiết bị người dùng có thể là thiết bị di động không dây bất kỳ và trạm cơ sở có thể là nút truy cập mạng không dây bất kỳ cho phép thiết bị di động không dây truy cập mạng không dây. Ví dụ, thuật ngữ này được sử dụng trong các mạng cục bộ (Local Area Network-LAN) (như WI-FI, là công nghệ cho phép các thiết bị điện tử kết nối vào LAN không dây) điển hình thì trạm cơ sở được gọi là điểm truy cập và thiết bị di động không dây có nhiều tên khác nhau.

Người có hiểu biết trung bình trong lĩnh vực kỹ thuật tương ứng sẽ hiểu rằng trong khi các ví dụ được mô tả trong sáng chế sử dụng rất ít các tập hợp gồm nhiều hàng để hỗ trợ hiểu các hình vẽ được dễ dàng, các tập hợp gồm nhiều hàng của ma trận cơ sở tương ứng với các phương án của sáng chế trong các hệ thống thực tế sẽ phản ánh phần thực chất, trong khi không nhất thiết phải là tất cả, của ma trận cơ sở.

Các ví dụ khác như sau.

Ví dụ 1. Phương pháp, bao gồm bước: áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số: mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Ví dụ 2. Phương pháp theo ví dụ 1, trong đó một hoặc nhiều trong số ít nhất hai trong số nhiều phần được tạo cấu hình với một hoặc nhiều cột bổ sung hơn so với các phần tử trong cùng vector khởi đầu, các cột bổ sung này chỉ biểu thị cho ma trận không.

Ví dụ 3. Phương pháp theo ví dụ bất kỳ trong số ví dụ 1 hoặc 2, trong đó khi giải mã dữ liệu sử dụng bộ tạo mã LDPC, bước áp dụng ma trận cơ sở cho bộ tạo mã LDPC còn bao gồm bước tạo cấu hình bộ tạo mã lớp đơn bằng cấu trúc chuyển đổi tương ứng với cùng vector khởi đầu để giải mã ít nhất hai trong số nhiều phần.

Ví dụ 4. Phương pháp theo ví dụ 3, trong đó: ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu với một hoặc nhiều nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không; và bước tạo cấu hình bộ tạo mã lớp đơn để giải mã mỗi trong số ít nhất hai trong số nhiều phần còn bao gồm vô hiệu hóa tương ứng một hoặc nhiều nhưng không phải tất cả các phần của cấu trúc chuyển đổi tương ứng với một hoặc nhiều nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không.

Ví dụ 5. Phương pháp theo ví dụ 3, trong đó bước giải mã dữ liệu còn bao gồm bước áp dụng dữ liệu được dịch chuyển theo vòng cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được dịch vòng được tạo ra bằng cách dịch các cột của mỗi trong số một

hoặc nhiều trong số ít nhất hai phần, hoặc bước giải mã dữ liệu còn bao gồm bước áp dụng dữ liệu được đan xen cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được đan xen được tạo ra bằng cách đan xen các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần.

Ví dụ 6. Phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 5, trong đó được dịch chuyển theo vòng hoặc được đan xen cho một phần bao gồm được dịch chuyển theo vòng theo cùng thứ tự cho tất cả các hàng trong phần này hoặc được đan xen theo cùng một sơ đồ cho tất cả các hàng trong phần này.

Ví dụ 7. Phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 6, trong đó số lượng các hàng tương ứng của hai trong số nhiều phần cuối cùng là khác nhau.

Ví dụ 8. Phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 7, trong đó số lượng lần dịch chuyển theo vòng tương ứng của hai trong số nhiều phần cuối cùng là khác nhau, hoặc sự đan xen tương ứng của hai trong số nhiều phần cuối cùng là khác nhau.

Ví dụ 9. Phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 8, trong đó phương pháp này còn bao gồm bước tạo ra hai trong số nhiều phần cuối cùng ít nhất bằng cách thực hiện bước: sao chép cùng vector khởi đầu cho mỗi hàng của hai trong số nhiều phần cuối cùng; và thay thế trên mỗi hàng ít nhất một nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không bởi các số nguyên biểu thị cho ma trận không, sao cho nhiều nhất một số nguyên không biểu thị cho ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần.

Ví dụ 10. Phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 8, trong đó phương pháp này còn bao gồm bước tạo ra hai trong số nhiều phần cuối cùng ít nhất bằng cách thực hiện bước: đối với mỗi trong số ít nhất hai phần, phân phối cùng vector khởi đầu cho mỗi hàng trong phần này, và thay thế trên mỗi hàng số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất một bước trong số chia và thay thế được thực hiện sao cho nhiều nhất một số nguyên không biểu thị cho ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần.

Ví dụ 11. Phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 10, trong đó phương pháp này còn bao gồm bước: nhận, ở thiết bị người dùng từ một thành phần

mạng, ít nhất một chỉ báo nhận được bao gồm ít nhất một trong số: chỉ báo về dịch chuyển theo vòng cho ít nhất một trong ít nhất hai trong số nhiều phần, chỉ báo về đan xen cho ít nhất một trong ít nhất hai trong số nhiều phần, chỉ báo về vector chỉ báo hàng cho ít nhất một trong nhiều phần, trong đó chỉ báo hàng bao gồm chỉ báo hàng cho mỗi phần tử của cùng vector, chỉ báo của cùng vector; và tạo ra hai trong số nhiều phần cuối cùng tương ứng với ít nhất một chỉ báo nhận được.

Ví dụ 12. Thiết bị, bao gồm: các phương tiện áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và các phương tiện sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Ví dụ 13. Thiết bị theo ví dụ 12, trong đó một hoặc nhiều trong số ít nhất hai trong số nhiều phần được tạo cấu hình với một hoặc nhiều cột bổ sung hơn so với các phần tử trong cùng vector khởi đầu, các cột bổ sung này chỉ biểu thị cho ma trận không.

Ví dụ 14. Thiết bị theo ví dụ bất kỳ trong số ví dụ 12 hoặc 13, trong đó khi giải mã dữ liệu sử dụng bộ tạo mã LDPC, các phương tiện áp dụng ma trận cơ sở cho bộ tạo mã LDPC còn bao gồm: các phương tiện tạo cấu hình bộ tạo mã lớp đơn bằng cấu trúc chuyển đổi tương ứng với cùng vector khởi đầu để giải mã ít nhất hai trong số nhiều phần.

Ví dụ 15. Thiết bị theo ví dụ 14, trong đó: ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu với một hoặc nhiều nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vector được thay thế bởi các số nguyên biểu thị cho ma trận không; và các phương tiện tạo cấu hình bộ tạo mã lớp đơn để giải mã mỗi trong

số ít nhất hai trong số nhiều phần còn bao gồm các phương tiện vô hiệu hóa tương ứng một hoặc nhiều nhưng không phải tất cả các phần của cấu trúc chuyển đổi tương ứng với một hoặc nhiều nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vectơ được thay thế bởi các số nguyên biểu thị cho ma trận không.

Ví dụ 16. Thiết bị theo ví dụ 13, trong đó các phương tiện để giải mã dữ liệu còn bao gồm các phương tiện áp dụng dữ liệu được dịch chuyển theo vòng cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được dịch vòng được tạo ra bằng cách dịch các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần, hoặc các phương tiện để giải mã dữ liệu còn bao gồm các phương tiện áp dụng dữ liệu được đan xen cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được đan xen được tạo ra bằng cách đan xen các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần.

Ví dụ 17. Thiết bị theo ví dụ bất kỳ trong số các ví dụ 12 đến 16, trong đó được dịch chuyển theo vòng hoặc được đan xen cho một phần bao gồm được dịch chuyển theo vòng theo cùng thứ tự cho tất cả các hàng trong phần này hoặc được đan xen theo cùng một sơ đồ cho tất cả các hàng trong phần này.

Ví dụ 18. Thiết bị theo ví dụ bất kỳ trong số các ví dụ 12 đến 17, trong đó số lượng các hàng tương ứng của hai trong số nhiều phần cuối cùng là khác nhau.

Ví dụ 19. Thiết bị theo ví dụ bất kỳ trong số các ví dụ 12 đến 18, trong đó số lượng lần dịch chuyển theo vòng tương ứng của hai trong số nhiều phần cuối cùng là khác nhau, hoặc đan xen tương ứng của hai trong số nhiều phần cuối cùng là khác nhau.

Ví dụ 20. Thiết bị theo ví dụ bất kỳ trong số các ví dụ 12 đến 19, trong đó thiết bị này còn bao gồm các phương tiện tạo ra hai trong số nhiều phần cuối cùng ít nhất bằng cách sử dụng: các phương tiện sao chép cùng vectơ khởi đầu cho mỗi hàng của hai trong số nhiều phần cuối cùng; và các phương tiện thay thế trên mỗi hàng ít nhất một nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không bởi các số nguyên biểu thị cho ma trận không, sao cho nhiều nhất một số nguyên không biểu thị cho ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần.

Ví dụ 21. Thiết bị theo ví dụ bất kỳ trong số các ví dụ 12 đến 19, trong đó thiết bị này còn bao gồm các phương tiện tạo ra hai trong số nhiều phần cuối cùng ít nhất bằng cách sử dụng: các phương tiện, đối với mỗi trong số ít nhất hai phần, để phân phối cùng vectơ khởi đầu cho mỗi hàng trong phần này, và các phương tiện thay thế trên mỗi hàng

số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất một bước trong số chia và thay thế được thực hiện sao cho nhiều nhất một số nguyên không biểu thị cho ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần.

Ví dụ 22. Thiết bị theo ví dụ bất kỳ trong số các ví dụ 12 đến 21, trong đó thiết bị này còn bao gồm: các phương tiện nhận, ở thiết bị người dùng từ một thành phần mạng, ít nhất một chỉ báo nhận được bao gồm ít nhất một trong số: chỉ báo về dịch chuyển theo vòng cho ít nhất một trong ít nhất hai trong số nhiều phần, chỉ báo về đan xen cho ít nhất một trong ít nhất hai trong số nhiều phần, chỉ báo về vector chỉ báo hàng cho ít nhất một trong nhiều phần, trong đó chỉ báo hàng bao gồm chỉ báo hàng cho mỗi phần tử của cùng vector, chỉ báo của cùng vector; và các phương tiện tạo ra hai trong số nhiều phần cuối cùng tương ứng với ít nhất một chỉ báo nhận được.

Ví dụ 23. Thiết bị người dùng bao gồm thiết bị theo ví dụ bất kỳ trong số các ví dụ từ 12 đến 22.

Ví dụ 24. Trạm cơ sở bao gồm thiết bị theo ví dụ bất kỳ trong số các ví dụ từ 12 đến 21.

Ví dụ 25. Hệ thống truyền thông bao gồm thiết bị thứ nhất theo ví dụ bất kỳ trong số các ví dụ từ 12 đến 22 và thiết bị thứ hai theo ví dụ bất kỳ trong số các ví dụ từ 12 đến 21.

Ví dụ 26. Chương trình máy tính bao gồm mã chương trình để thực thi phương pháp theo ví dụ bất kỳ trong số các ví dụ từ 1 đến 11.

Ví dụ 27. Chương trình máy tính theo ví dụ 26, trong đó chương trình máy tính là một sản phẩm chương trình máy tính bao gồm phương tiện đọc được bằng máy tính mang mã chương trình máy tính bao gồm trong đó để sử dụng với máy tính.

Ví dụ 28. Thiết bị bao gồm: một hoặc nhiều bộ xử lý; và một hoặc nhiều bộ nhớ bao gồm mã chương trình máy tính, một hoặc nhiều bộ nhớ và mã chương trình máy tính được tạo cấu hình, bằng một hoặc nhiều bộ xử lý, để khiến thiết bị ít nhất thực hiện bước sau: áp dụng ma trận cơ sở cho bộ tạo mã LDPC, trong đó ma trận cơ sở có nhiều phần, mỗi phần bao gồm các hàng và cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với

số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vectơ khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải tất cả các số nguyên không biểu thị cho ma trận không của cùng vectơ được thay thế bởi các số nguyên biểu thị cho ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và sử dụng ma trận cơ sở áp dụng này, để thực hiện một trong số mã hóa dữ liệu sử dụng bộ tạo mã LDPC hoặc giải mã dữ liệu sử dụng bộ tạo mã LDPC.

Ví dụ 29. Thiết bị theo ví dụ 28, trong đó một hoặc nhiều bộ nhớ và mã chương trình máy tính được tạo cấu hình, bằng một hoặc nhiều bộ xử lý, để khiến thiết bị thực hiện phương pháp theo ví dụ bất kỳ trong số các ví dụ từ ví dụ 2 đến 11.

Các phương án trong bản mô tả này có thể được thực hiện nhờ phần mềm (được thực thi bởi một hoặc nhiều bộ xử lý), phần cứng (ví dụ, mạch tích hợp chuyên dụng), hoặc sự kết hợp giữa phần mềm và phần cứng. Theo phương án ví dụ, phần mềm (ví dụ, logic ứng dụng, tập hợp lệnh) được lưu trên phương tiện bất kỳ trong số các phương tiện đọc được bằng máy tính thông thường khác nhau. Theo ngữ cảnh của sáng chế, “phương tiện đọc được bằng máy tính” có thể là phương tiện hoặc các phương tiện có thể chứa, lưu, truyền thông, lan truyền hoặc truyền tải các lệnh để sử dụng bởi hoặc kết hợp với hệ thống, thiết bị, hoặc máy móc thực thi lệnh, như máy tính, với một ví dụ về máy tính được mô tả và được thể hiện, ví dụ, trên Fig.1. Phương tiện đọc được bằng máy tính có thể bao gồm phương tiện lưu trữ đọc được bằng máy tính (ví dụ, các bộ nhớ 125, 155, 171 hoặc thiết bị khác) có thể là phương tiện hoặc các phương tiện có thể chứa, lưu, và/hoặc truyền tải các lệnh để sử dụng bởi hoặc kết hợp với hệ thống, thiết bị, hoặc máy móc thực thi lệnh, như máy tính. Phương tiện lưu trữ đọc được bằng máy tính không bao gồm các tín hiệu lan truyền.

Nếu cần, các chức năng khác nhau đã đề cập trong bản mô tả này có thể được thực hiện theo thứ tự khác nhau và/hoặc kết hợp với nhau. Ngoài ra, nếu cần, một hoặc nhiều trong số các chức năng mô tả bên trên có thể là tùy chọn hoặc có thể được kết hợp.

Mặc dù các khía cạnh khác nhau đã được đề cập bên trên, nhưng các khía cạnh khác không chỉ bao gồm các sự kết hợp mô tả bên trên mà còn bao gồm các sự kết hợp dấu hiệu khác so với các phương án được mô tả bên trên.

Cần lưu ý rằng trong khi phần mô tả bên trên mô tả các phương án ví dụ của sáng chế, nhưng các mô tả này không được xem là giới hạn. Đúng hơn là còn có các thay đổi và sửa đổi khác nhau có thể được thực hiện mà không chệch khỏi phạm vi của sáng chế.

Các chữ viết tắt sau đây có thể được tìm thấy trong bản mô tả này và/hoặc các hình vẽ được định nghĩa như sau:

3GPP	Third Generation Partnership Project - dự án đối tác thế hệ thứ ba
5G	Fifth Generation - thế hệ thứ năm
CC	Chase Combined - kết hợp truy đuổi
DL	Downlink - đường xuống (ví dụ, từ trạm cơ sở đến UE)
eMBB	Enhanced Mobile Broadband - dải rộng di động tăng cường
eNB (hoặc eNodeB)	evolved Node B - nút B cải tiến (ví dụ, trạm cơ sở LTE)
Gbps	gigabits per second - giga bit/giây
HARQ	Hybrid Automatic Repeat Request - yêu cầu lặp tự động lai
HARQ IR	hybrid automatic repeat request incremental redundancy - yêu cầu lặp tự động lai gia tăng độ dư
I/F	Interface - giao diện
IR	Incremental Redundancy - gia tăng độ dư
LDPC	Low Density Parity Check - kiểm tra chẵn lẻ mật độ thấp
QC-LDPC	Quasi-Cyclic LDPC - LDPC gần vòng
LTE	Long Term Evolution - phát triển dài hạn
MME	Mobility Management Entity - thực thể quản lý di động
NCE	Network Control Element - phần tử điều khiển mạng
NR	New Radio - radio mới
N/W	Network - mạng
PCM	Parity Check Matrix - ma trận kiểm tra chẵn lẻ
PEG	Progressive-Edge-Growth - gia tăng biên tiến triển
QC-LDPC	Quasi-Cyclic LDPC - LDPC gần vòng
RAN1	lớp vô tuyến (ví dụ, nhóm làm việc), ở đây đảm nhiệm lớp vật lý trong giao diện vô tuyến
RRH	Remote Radio Head - đầu radio từ xa
Rx	Receiver or Reception - bộ thu hoặc nhận

SGW	Serving Gateway - cổng dịch vụ
Tx	Transmitter or Transmission - bộ phát hoặc truyền dẫn
UE	User Equipment - thiết bị người dùng (ví dụ, điện hình là thiết bị di động, không dây)
UL	Uplink - đường lên (từ UE đến trạm cơ sở)

YÊU CẦU BẢO HỘ

1. Phương pháp tạo ra và sử dụng ma trận cơ sở kiểm tra chẵn lẻ mật độ thấp (Low Density Parity Check, LDPC) dựa trên vector, bao gồm các bước:

áp dụng ma trận cơ sở cho bộ tạo mã kiểm tra chẵn lẻ mật độ thấp, trong đó ma trận cơ sở bao gồm nhiều phần, mỗi phần bao gồm các hàng và các cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải là tất cả các số nguyên không biểu thị ma trận không của cùng vector khởi đầu được thay thế bởi các số nguyên biểu thị ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và

sử dụng ma trận cơ sở được áp dụng để thực hiện một trong số:

mã hóa dữ liệu sử dụng bộ tạo mã kiểm tra chẵn lẻ mật độ thấp và truyền dữ liệu được mã hóa qua mạng truyền thông không dây, hoặc

nhận dữ liệu được mã hóa qua mạng truyền thông không dây và giải mã dữ liệu được mã hóa sử dụng bộ tạo mã kiểm tra chẵn lẻ mật độ thấp.

2. Phương pháp theo điểm 1, trong đó một hoặc nhiều trong số ít nhất hai trong số nhiều phần được tạo cấu hình với một hoặc nhiều cột bổ sung hơn so với các phần tử của cùng vector khởi đầu, các cột bổ sung này chỉ biểu thị cho ma trận không.

3. Phương pháp theo điểm 1, trong đó khi giải mã dữ liệu sử dụng bộ tạo mã kiểm tra chẵn lẻ mật độ thấp, bước áp dụng ma trận cơ sở cho bộ tạo mã kiểm tra chẵn lẻ mật độ thấp còn bao gồm bước:

tạo cấu hình bộ tạo mã lớp đơn bằng cấu trúc chuyển đổi tương ứng với cùng vector khởi đầu để giải mã ít nhất hai trong số nhiều phần.

4. Phương pháp theo điểm 3, trong đó:

ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu với một hoặc nhiều nhưng không phải là tất cả các số nguyên không biểu thị ma trận không của cùng vector khởi đầu được thay thế bởi các số nguyên biểu thị ma trận không; và

bước tạo cấu hình bộ tạo mã lớp đơn để giải mã mỗi trong số ít nhất hai trong số nhiều phần còn bao gồm bước vô hiệu hóa tương ứng một hoặc nhiều nhưng không phải là tất cả các phần của cấu trúc chuyển đổi tương ứng với một hoặc nhiều nhưng không phải là tất cả các số nguyên không biểu thị ma trận không của cùng vector khởi đầu được thay thế bởi các số nguyên biểu thị ma trận không.

5. Phương pháp theo điểm 3, trong đó bước giải mã dữ liệu còn bao gồm bước áp dụng dữ liệu được dịch chuyển theo vòng cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được dịch chuyển theo vòng được tạo ra bằng cách dịch các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần, hoặc bước giải mã dữ liệu còn bao gồm bước áp dụng dữ liệu được đan xen cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được đan xen được tạo ra bằng cách đan xen các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần.

6. Phương pháp theo điểm 1, trong đó được dịch chuyển theo vòng hoặc được đan xen cho một phần bao gồm được dịch chuyển theo vòng theo cùng thứ tự cho tất cả các hàng trong phần này hoặc được đan xen theo cùng một sơ đồ cho tất cả các hàng trong phần này.

7. Phương pháp theo điểm 1, trong đó số lần dịch chuyển theo vòng tương ứng của ít nhất hai trong số nhiều phần là khác nhau, hoặc sự đan xen tương ứng của ít nhất hai trong số nhiều phần là khác nhau.

8. Phương pháp theo điểm 1, trong đó phương pháp này còn bao gồm bước tạo ra ít nhất hai trong số nhiều phần ít nhất bằng cách thực hiện các bước sau:

sao chép cùng vector khởi đầu cho mỗi hàng của ít nhất hai trong số nhiều phần; và

thay thế trên mỗi hàng ít nhất một nhưng không phải là tất cả các số nguyên không biểu thị ma trận không bởi các số nguyên biểu thị ma trận không, sao cho nhiều nhất một số nguyên không biểu thị ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần này.

9. Phương pháp theo điểm 1, trong đó phương pháp này còn bao gồm bước tạo ra ít nhất hai trong số nhiều phần ít nhất bằng cách thực hiện các bước sau:

đối với mỗi trong số ít nhất hai phần, phân phối cùng vector khởi đầu qua mỗi hàng của phần này, và

thay thế trên mỗi hàng số không hoặc lớn hơn nhưng không phải là tất cả các số nguyên không biểu thị ma trận không bởi các số nguyên biểu thị ma trận không, trong đó ít nhất một bước trong số phân phối hoặc thay thế được thực hiện sao cho nhiều nhất một số

nguyên không biểu thị ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần này.

10. Thiết bị tạo ra và sử dụng ma trận cơ sở kiểm tra chẵn lẻ mật độ thấp (LDPC) dựa trên vector, bao gồm: bộ xử lý và bộ nhớ lâu dài bao gồm mã chương trình máy tính, trong đó bộ nhớ và mã chương trình máy tính được tạo cấu hình để, với bộ xử lý, khiến thiết bị ít nhất thực hiện:

áp dụng ma trận cơ sở cho bộ tạo mã kiểm tra chẵn lẻ mật độ thấp, trong đó ma trận cơ sở bao gồm nhiều phần, mỗi phần bao gồm các hàng và các cột và ma trận cơ sở bao gồm các số nguyên, trong đó mỗi số nguyên đại diện cho ma trận đơn vị được dịch chuyển theo vòng tương ứng với số nguyên này hoặc đại diện cho ma trận không, trong đó ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu, được dịch chuyển theo vòng hoặc được đan xen, với số không hoặc lớn hơn nhưng không phải là tất cả các số nguyên không biểu thị ma trận không của cùng vector khởi đầu được thay thế bởi các số nguyên biểu thị ma trận không, trong đó ít nhất hai trong số nhiều phần là không đồng nhất; và

sử dụng ma trận cơ sở được áp dụng để thực hiện một trong số:

mã hóa dữ liệu sử dụng bộ tạo mã kiểm tra chẵn lẻ mật độ thấp và truyền dữ liệu được mã hóa qua mạng truyền thông không dây, hoặc

nhận dữ liệu được mã hóa qua mạng truyền thông không dây và giải mã dữ liệu được mã hóa sử dụng bộ tạo mã kiểm tra chẵn lẻ mật độ thấp.

11. Thiết bị theo điểm 10, trong đó một hoặc nhiều trong số ít nhất hai trong số nhiều phần được tạo cấu hình với một hoặc nhiều cột bổ sung hơn so với các phần tử của cùng vector khởi đầu, các cột bổ sung này chỉ biểu thị cho ma trận không.

12. Thiết bị theo điểm 10, trong đó khi giải mã dữ liệu sử dụng bộ tạo mã kiểm tra chẵn lẻ mật độ thấp, bước áp dụng ma trận cơ sở cho bộ tạo mã kiểm tra chẵn lẻ mật độ thấp còn bao gồm bước:

tạo cấu hình bộ tạo mã lớp đơn bằng cấu trúc chuyển đổi tương ứng với cùng vector khởi đầu để giải mã ít nhất hai trong số nhiều phần.

13. Thiết bị theo điểm 12, trong đó:

ít nhất hai trong số nhiều phần được tạo cấu hình sao cho các sự kết hợp theo cột

tương ứng của các hàng của chúng thể hiện cùng vector khởi đầu với một hoặc nhiều nhưng không phải là tất cả các số nguyên không biểu thị ma trận không của cùng vector khởi đầu được thay thế bởi các số nguyên biểu thị ma trận không; và

trong đó bước tạo cấu hình bộ tạo mã lớp đơn để giải mã mỗi trong số ít nhất hai trong số nhiều phần còn bao gồm bước vô hiệu hóa tương ứng một hoặc nhiều nhưng không phải là tất cả các phần của cấu trúc chuyển đổi tương ứng với một hoặc nhiều nhưng không phải là tất cả các số nguyên không biểu thị ma trận không của cùng vector khởi đầu được thay thế bởi các số nguyên biểu thị ma trận không.

14. Thiết bị theo điểm 12, trong đó bước giải mã dữ liệu còn bao gồm bước áp dụng dữ liệu được dịch chuyển theo vòng cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được dịch chuyển theo vòng được tạo ra bằng cách dịch các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần, hoặc áp dụng dữ liệu được đan xen cho cấu trúc chuyển đổi tương ứng với sự biểu diễn được đan xen được tạo ra bằng cách đan xen các cột của mỗi trong số một hoặc nhiều trong số ít nhất hai phần.

15. Thiết bị theo điểm 10, trong đó được dịch chuyển theo vòng hoặc được đan xen cho một phần bao gồm được dịch chuyển theo vòng theo cùng thứ tự cho tất cả các hàng trong phần này hoặc được đan xen theo cùng một sơ đồ cho tất cả các hàng trong phần này.

16. Thiết bị theo điểm 10, trong đó số lần dịch chuyển theo vòng tương ứng của ít nhất hai trong số nhiều phần là khác nhau, hoặc sự đan xen tương ứng của ít nhất hai trong số nhiều phần là khác nhau.

17. Thiết bị theo điểm 10, trong đó bộ nhớ và mã chương trình máy tính còn được tạo cấu hình để, với bộ xử lý, khiến thiết bị tạo ra hai trong số nhiều phần ít nhất bằng cách thực hiện các bước sau:

sao chép cùng vector khởi đầu cho mỗi hàng của hai trong số nhiều phần này; và

thay thế trên mỗi hàng ít nhất một nhưng không phải là tất cả các số nguyên không biểu thị ma trận không bởi các số nguyên biểu thị ma trận không, sao cho nhiều nhất một số nguyên không biểu thị ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần này.

18. Thiết bị theo điểm 10, bộ nhớ và mã chương trình máy tính còn được tạo cấu hình để, với bộ xử lý, khiến thiết bị tạo ra ít nhất hai trong số nhiều phần ít nhất bằng cách thực hiện

các bước sau:

đối với mỗi trong số ít nhất hai phần, phân phối cùng vectơ khởi đầu qua mỗi hàng của phần này, và

thay thế trên mỗi hàng số không hoặc lớn hơn nhưng không phải là tất cả các số nguyên không biểu thị ma trận không bởi các số nguyên biểu thị ma trận không, trong đó ít nhất một bước trong số phân phối hoặc thay thế được thực hiện sao cho nhiều nhất một số nguyên không biểu thị ma trận không duy trì cho từng cột trong mỗi trong số nhiều phần này.

19. Thiết bị theo điểm 10, trong đó bộ nhớ và mã chương trình máy tính còn được tạo cấu hình để, với bộ xử lý, khiến thiết bị:

nhận, ở thiết bị người dùng từ thành phần mạng, ít nhất một chỉ báo nhận được bao gồm ít nhất một trong số: chỉ báo về dịch vòng cho ít nhất một trong số ít nhất hai trong số nhiều phần, chỉ báo về đan xen cho ít nhất một trong số ít nhất hai trong số nhiều phần, chỉ báo về vectơ chỉ báo hàng cho ít nhất một trong số nhiều phần này, trong đó vectơ chỉ báo hàng bao gồm chỉ báo hàng cho mỗi phần tử của cùng vectơ khởi đầu, hoặc chỉ báo của cùng vectơ khởi đầu; và

tạo ra ít nhất hai trong số nhiều phần tương ứng với ít nhất một chỉ báo nhận được.




FIG. 1





FIG. 2

**FIG. 3**




FIG. 4A




FIG. 4B




FIG. 4C




FIG. 4D




FIG. 5




FIG. 6A




FIG. 6B





FIG. 7






FIG. 9




FIG. 10