



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0031933

(51)⁸ H01L 27/146

(13) B

(21) 1-2018-03694

(22) 21/08/2018

(30) 10-2017-0113021 05/09/2017 KR

(45) 25/05/2022 410

(43) 25/03/2019 372A

(73) LG Display Co., Ltd. (KR)


LG Twin Towers, 128, Yeoui-daero, Yeongdeungpo-gu, Seoul 07336, Korea

(72) Hyungil Na (KR); Hanseok Lee (KR); JungJune Kim (KR); Seungyong Jung (KR).

(74) Công ty Luật TNHH T&G (TGVN)

(54) TẤM NỀN DẠNG MẢNG DÙNG CHO BỘ PHÁT HIỆN TIA X SỐ VÀ BỘ PHÁT HIỆN TIA X SỐ BAO GỒM TẤM NỀN DẠNG MẢNG

(57) Tấm nền dạng mảng dùng cho bộ phát hiện tia X số có thể bao gồm tấm nền cơ sở; tranzito màng mỏng được bố trí trên tấm nền cơ sở; điốt PIN bao gồm điện cực bên dưới được nối điện với tranzito màng mỏng, lớp PIN thứ nhất được bố trí trên điện cực bên dưới, và điện cực bên trên được bố trí trên lớp PIN thứ nhất; lớp PIN thứ hai bố trí cách một khoảng so với điốt PIN, lớp PIN thứ hai được bố trí trên tranzito màng mỏng; và điện cực thiên áp được nối điện với điện cực bên trên.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến tấm nền dạng màng dùng cho bộ phát hiện tia X số để làm giảm sự phá hủy của tranzito màng mỏng (TFT) mà không cần việc chế tạo bổ sung, bộ phát hiện tia X số bao gồm tấm nền dạng màng, và phương pháp sản xuất tấm nền dạng màng.

Tình trạng kỹ thuật của sáng chế

Với sự phát triển nhanh của công nghệ số, bộ phát hiện tia X số dựa trên tranzito màng mỏng (Thin Film Transistor - TFT) gần đây đã và đang được phát triển và một cách nhanh chóng đưa vào sử dụng trong y học. Bộ phát hiện tia X số đề cập đến thiết bị có thể phát hiện lượng truyền (ví dụ, độ dẫn truyền) của tia X đi qua đối tượng và hiển thị các hình ảnh bên trong của đối tượng trên màn hình hiển thị.

Nói chung là, bộ phát hiện tia X số có thể được phân loại thành bộ phát hiện tia X số trực tiếp để phát hiện một cách trực tiếp tia X và bộ phát hiện tia X số gián tiếp để phát hiện tia X một cách gián tiếp. Bộ phát hiện tia X số nói chung là được tạo kết cấu để có một vài nghìn hoặc mười nghìn điểm ảnh, hoặc nhiều điểm ảnh hơn theo kích thước hoặc độ phân giải của nó. Fig.1 là hình vẽ mặt cắt dưới dạng giản đồ thể hiện một phần tương ứng với điểm ảnh đơn dùng cho việc sử dụng trong bộ phát hiện tia X số gián tiếp theo giải pháp kỹ thuật đã biết .

Nói chung là, bộ phát hiện tia X số gián tiếp 1 có thể bao gồm tranzito màng mỏng 20 được bố trí trên tấm nền 10, điôt PIN 30 được nối với tranzito màng mỏng 20, và phần nhấp nháy 50 được bố trí trên điôt PIN 30.

Khi tia X được phát ra đến bộ phát hiện tia X số, phần nhấp nháy 50 biến đổi các tia X tới thành ánh sáng thấy được, sao cho ánh sáng thấy được được truyền đến điôt PIN 30 được bố trí bên dưới phần nhấp nháy 50. Điôt PIN 30 bao gồm điện cực bên dưới 31, lớp PIN 33, và điện cực bên trên 35.

Điện cực bên trên 35 của điôt PIN 30 được nối với điện cực thiên áp 45 qua lỗ tiếp xúc 41 được tạo ra trong lớp bảo vệ 40, và điện cực thiên áp 45 truyền điện áp nguồn năng lượng đến điôt PIN 30.

Ánh sáng thấy được được áp dụng vào điôt PIN 30 được tái biến đổi thành tín hiệu điện tử trong lớp PIN 33. Tín hiệu điện tử được biến đổi thành tín hiệu hình ảnh sau khi đi qua tranzito màng mỏng 20 được nối với điện cực bên dưới 31 của điôt PIN 30, sao cho tín hiệu hình ảnh tổng hợp được hiển thị trên màn hình hiển thị.

Tranzito màng mỏng 20 bao gồm điện cực cổng 21, lớp chất bán dẫn 23, điện cực nguồn 25, và điện cực máng 27. Đặc biệt là, tranzito màng mỏng 20 rất dễ bị tổn hại với tia X, và lớp chất bán dẫn 23 đặc biệt là dễ bị tổn hại, sao cho tranzito màng mỏng 20 có thể bị phá hủy một cách dễ dàng bởi tia X. Nếu tranzito màng mỏng 20 bị phá hủy, bộ phát hiện tia X số 1 có thể gặp sự cố không mong muốn, sao cho nhiều nhà phát triển và các công ty sẽ thực hiện nghiên cứu chuyên sâu về các phương pháp khác nhau để giảm thiểu sự phá hủy với tranzito màng mỏng 20.

Mặc dù, lớp bảo vệ được tạo ra để phủ tranzito màng mỏng 20 có thể cũng che và hấp thụ tia X, các hiệu quả che và hấp thụ tia X bị hạn chế. Do đó, để cải thiện các hiệu quả che và hấp thụ tia X, lớp bảo vệ 40 cần có độ dày lớn hơn, sao cho độ dày tổng thể của bộ phát hiện tia X số 1 được làm tăng không thể tránh được.

Bản chất kỹ thuật của sáng chế

Do đó, sáng chế này đã được thực hiện do có các vấn đề ở trên, và mục đích của sáng chế này là để tạo ra tấm nền dạng màng dùng cho bộ phát hiện tia X số để giảm thiểu số lượng của các sự cố của bộ phát hiện tia X số bằng cách làm giảm sự phá hủy tranzito màng mỏng (TFT) được gây ra bởi tia X, và bộ phát hiện tia X số bao gồm tấm nền dạng màng này.

Mục đích khác của sáng chế này là để tạo ra tấm nền dạng màng dùng cho bộ phát hiện tia X số để giảm thiểu độ dày của bộ phát hiện tia X số cũng như để có các hiệu quả che và hấp thụ tia X tốt, và bộ phát hiện tia X số bao gồm tấm nền dạng màng này.

Mục đích khác của sáng chế này là để tạo ra tấm nền dạng màng dùng cho bộ phát hiện tia X số để tăng tối đa hiệu quả chế tạo bằng cách giảm thiểu sự phá hủy

tranzito màng mỏng (TFT) được gây ra bởi các tia X mà không cần việc chế tạo bổ sung, bộ phát hiện tia X số bao gồm tấm nền dạng mảng, và phương pháp sản xuất tấm nền dạng mảng.

Các mục đích của sáng chế này không bị hạn chế ở các mục đích được mô tả ở trên và các mục đích và các ưu điểm khác có thể được hiểu rõ bởi người có hiểu biết trung bình trong lĩnh vực kỹ thuật từ các phần mô tả sau. Ngoài ra, sẽ được hiểu rõ một cách dễ dàng là các mục đích và các ưu điểm của sáng chế có thể được áp dụng thực tế bởi các phương tiện được nêu trong các điểm yêu cầu bảo hộ kèm theo và sự kết hợp của chúng.

Các phương án khác nhau của sáng chế này đề cập đến việc tạo ra tấm nền dạng mảng dùng cho bộ phát hiện tia X số, bộ phát hiện tia X số bao gồm tấm nền dạng mảng, và phương pháp sản xuất tấm nền dạng mảng, mà gần như loại bỏ một hoặc nhiều vấn đề do các hạn chế và các nhược điểm của giải pháp kỹ thuật đã biết.

Theo một khía cạnh của sáng chế này, tấm nền dạng mảng dùng cho bộ phát hiện tia X số bao gồm tấm nền cơ sở, tranzito màng mỏng được bố trí trên tấm nền cơ sở, điôt PIN bao gồm điện cực bên dưới được nối với tranzito màng mỏng, lớp PIN thứ nhất được bố trí trên điện cực bên dưới, và điện cực bên trên được bố trí trên lớp PIN thứ nhất, lớp PIN thứ hai cách một khoảng so với điôt PIN, và được bố trí trên tranzito màng mỏng, và điện cực thiên áp được nối với điện cực bên trên. Bộ phát hiện tia X số bao gồm tấm nền dạng mảng và phần nhấp nháy được bố trí trên tấm nền dạng mảng.

Trong trường hợp này, lớp PIN thứ hai được bố trí cách một khoảng so với điôt PIN thứ nhất, và được bố trí để bao phủ lớp chất bán dẫn và điện cực cổng, sao cho sự phá hủy tranzito màng mỏng (TFT) được gây ra bởi các tia X có thể được giảm thiểu.

Theo khía cạnh khác của sáng chế này, phương pháp sản xuất tấm nền dạng mảng dùng cho bộ phát hiện tia X số bao gồm bước tạo ra tranzito màng mỏng trên tấm nền cơ sở, tạo ra lớp bảo vệ thứ nhất để bao phủ tranzito màng mỏng, tạo ra lỗ tiếp xúc thứ hai trong lớp bảo vệ thứ nhất, và tạo ra điện cực bên dưới được nối với tranzito màng mỏng qua lỗ tiếp xúc thứ hai, tạo ra màng PIN để bao phủ lớp bảo vệ thứ nhất và điện cực bên dưới, tạo ra điện cực bên trên qua màng PIN tương ứng với điện cực bên dưới, và tạo ra lớp PIN thứ hai tương ứng với tranzito màng mỏng và lớp PIN thứ nhất tương

ứng với điện cực bên dưới bằng cách khắc màng PIN, trong đó lớp PIN thứ hai và lớp PIN thứ nhất cách một khoảng với nhau.

Trong trường hợp này, lớp PIN thứ hai có thể được tạo hành bằng vật liệu giống như lớp PIN thứ nhất, và có thể được tạo ra bởi quy trình giống như lớp PIN thứ nhất, sao cho lớp PIN thứ hai có thể được tạo ra mà không cần việc chế tạo bổ sung cần để bổ sung lớp PIN thứ hai, sao cho hiệu quả chế tạo có thể được tối đa hóa và sự phá hủy tranzito màng mỏng (TFT) có thể được giảm thiểu.

Mô tả vắn tắt các hình vẽ

Fig.1 là hình vẽ mặt cắt dưới dạng giản đồ thể hiện bộ phát hiện tia X số theo giải pháp kỹ thuật đã biết.

Fig.2 là hình chiếu bằng dưới dạng giản đồ thể hiện bộ phát hiện tia X số theo phương án của sáng chế này.

Fig.3 là hình chiếu bằng thể hiện tấm nền dạng mảng dùng cho bộ phát hiện tia X số theo một phương án của sáng chế này.

Fig.4 là hình vẽ mặt cắt thể hiện tấm nền dạng mảng dùng cho bộ phát hiện tia X số theo một phương án của sáng chế này.

Các hình vẽ từ Fig.5 đến Fig.7 thể hiện các hình vẽ mặt cắt của các điốt PIN và các đồ thị đặc tính điện áp- cường độ dòng điện (V-I) của các điốt PIN theo các phương án khác nhau của sáng chế này.

Fig.8 là hình vẽ mặt cắt thể hiện phương pháp sản xuất tấm nền dạng mảng dùng cho bộ phát hiện tia X số theo một phương án của sáng chế này.

Fig.9 thể hiện đồ thị đặc tính điện áp-cường độ dòng điện (V-I) theo một ví dụ và đồ thị đặc tính điện áp-cường độ dòng điện (V-I) khác của ví dụ so sánh khi các tia X được phát ra đến bộ phát hiện tia X số theo một phương án của sáng chế này.

Mô tả chi tiết sáng chế

Các mục đích, các dấu hiệu và các ưu điểm ở trên sẽ trở nên rõ ràng từ phần mô tả chi tiết sáng chế có dựa vào các hình vẽ kèm theo. Các phương án được mô tả về chi tiết đủ để có thể người có hiểu biết trung bình trong lĩnh vực kỹ thuật áp dụng thực tế một cách dễ dàng ý tưởng kỹ thuật của sáng chế này. Các phần mô tả chi tiết về các

chức năng hoặc các cấu hình đã biết có thể được bỏ qua để không gây không rõ nghĩa một cách không cần thiết mục đích của sáng chế này. Dưới đây, các phương án của sáng chế này sẽ được mô tả về chi tiết có dựa vào các hình vẽ kèm theo. Trong suốt các hình vẽ, các số chỉ dẫn giống nhau đề cập đến các chi tiết giống nhau.

Các phương án của sáng chế này sẽ được mô tả dưới đây có dựa vào các hình vẽ kèm theo.

Trong phần mô tả sau, giả sử là mục đích nhất định được tạo ra ở trên (bên trên) hoặc bên dưới (ở dưới) các bộ phận cấu thành tương ứng, việc này có nghĩa là hai bộ phận cấu thành được đưa vào tiếp xúc trực tiếp với nhau, hoặc một hoặc nhiều bộ phận cấu thành được bố trí và được tạo ra giữa hai bộ phận cấu thành. Ngoài ra, giả sử là đối tượng nhất định được tạo ra trên hoặc dưới các bộ phận cấu thành tương ứng, việc này có nghĩa là đối tượng đó có thể còn được bố trí theo hướng lên trên hoặc hướng xuống dưới dựa trên vị trí của một bộ phận cấu thành.

Khi một phần tử được gọi là đang “được nối với”, “được ghép với”, hoặc “được truy cập bởi” phần tử khác, một phần tử có thể “được nối với”, “được ghép với”, hoặc “được truy cập bởi” phần tử khác qua phần tử khác mặc dù một phần tử có thể được nối một cách trực tiếp với hoặc một cách trực tiếp được truy cập bởi phần tử khác.

Fig.2 là hình chiếu bằng dưới dạng giản đồ thể hiện bộ phát hiện tia X số. Đề cập đến Fig.2, bộ phát hiện tia X số có thể bao gồm màng tranzito màng mỏng (TFT) 210, bộ điều khiển công 230, thiết bị cấp nghiêng 240, thiết bị cấp điện áp nguồn năng lượng 250, mạch hiển thị 260, và bộ điều khiển định thời 270.

Màng TFT 210 có thể cảm biến tia X phát ra từ nguồn năng lượng, thực hiện việc biến đổi điện quang của tín hiệu được cảm ứng, và do đó có thể xuất ra tín hiệu phát hiện điện. Trong màng TFT 210, mỗi vùng ô có thể được xác định không chỉ bởi nhiều đường cổng (Gate Lines - GL) được bố trí theo phương ngang, mà còn bởi nhiều đường dữ liệu (Data Lines - DL) được bố trí trong theo phương thẳng đứng phương vuông góc với phương ngang. Mỗi vùng ô của màng TFT 210 có thể bao gồm nhiều điểm ảnh cảm quang (P) được bố trí trong ma trận.

Mỗi điểm ảnh cảm quang (P) có thể bao gồm điốt PIN được tạo kết cấu để cảm biến ánh sáng được biến đổi từ các tia X và xuất ra ánh sáng được cảm biến dưới dạng tín hiệu, và tranzito màng mỏng (TFT) được tạo kết cấu để truyền tín hiệu phát hiện

xuất ra từ điôt PIN phản ứng lại tín hiệu cổng. Một phía của điôt PIN có thể được nối với tranzito màng mỏng (TFT), và phía khác của nó có thể được nối với đường nghiêng (BL).

Điện cực cổng của tranzito màng mỏng (TFT) có thể được nối với đường cổng (GL) qua đó tín hiệu quét được truyền, điện cực nguồn có thể được nối với điôt PIN, và điện cực máng có thể được nối với đường dữ liệu (DL) qua đó tín hiệu phát hiện được truyền. Đường nghiêng BL có thể được bố trí song song với đường dữ liệu (DL).

Bộ điều khiển cổng 230 có thể một cách liên tiếp áp dụng nhiều tín hiệu cổng, mỗi trong số đó có mức điện áp cổng ON, qua các đường cổng (GL). Bộ điều khiển cổng 230 còn có thể áp dụng nhiều tín hiệu được thiết lập lại, mỗi trong số đó có mức điện áp cổng ON, qua nhiều đường được thiết lập lại (RL). Trong bản mô tả này, mức điện áp cổng ON có thể đề cập đến mức điện áp ở đó các tranzito màng mỏng của các điểm ảnh cảm quang có thể được bật lên. Các tranzito màng mỏng của các điểm ảnh cảm quang có thể được bật lên phản ứng với tín hiệu cổng hoặc tín hiệu được thiết lập lại.

Bộ điều khiển cổng 230 có thể là mạch tích hợp (IC) sao cho bộ điều khiển cổng 230 được gắn trên tấm nền bên ngoài được nối với mảng TFT 210 hoặc có thể được tạo ra trên mảng TFT 210 qua quy trình cổng trong bảng (Gate In Panel - GIP).

Bộ cấp nghiêng 240 có thể áp dụng điện áp điều khiển qua các đường nghiêng (BL). Bộ cấp nghiêng 240 có thể áp dụng điện áp định trước vào điôt PIN. Trong trường hợp này, bộ cấp nghiêng 240 có thể áp dụng một cách lựa chọn việc nghiêng ngược hoặc nghiêng về phía trước cho điôt PIN.

bộ cấp điện áp nguồn năng lượng 250 có thể cấp điện áp nguồn năng lượng đến các điểm ảnh cảm quang qua các đường điện áp nguồn năng lượng (VL).

Mạch hiển thị 260 có thể hiển thị tín hiệu phát hiện được tạo ra từ tranzito màng mỏng (TFT) mà được bật lên phản ứng lại tín hiệu cổng. Do đó, tín hiệu phát hiện được tạo ra từ điôt PIN có thể được nhập vào mạch hiển thị 260 qua các đường dữ liệu (DL).

Mạch hiển thị 260 có thể bao gồm bộ phát hiện tín hiệu, bộ ghép kênh, v.v. Bộ phát hiện tín hiệu có thể bao gồm nhiều mạch khuếch đại tương ứng với các đường dữ liệu (DL) trên cơ sở một một, và mỗi mạch khuếch đại có thể bao gồm bộ khuếch đại, tụ điện, phân tử được thiết lập lại, v.v..

Để kiểm soát bộ điều khiển cổng 230, bộ điều khiển định thời 270 có thể tạo ra tín hiệu bắt đầu (Start Signal - STV), tín hiệu đồng hồ (Clock Signal - CPV), v.v., và truyền tín hiệu bắt đầu (STV), tín hiệu đồng hồ (CPV), v.v., đến bộ điều khiển cổng 230. Để kiểm soát mạch hiển thị 260, bộ điều khiển định thời 270 có thể tạo ra tín hiệu kiểm soát hiển thị (readout control signal - ROC), tín hiệu đồng hồ hiển thị (Readout Clock Signal - CLK), v.v., và truyền tín hiệu điều khiển hiển thị (ROC), tín hiệu đồng hồ hiển thị (CLK), v.v., đến mạch hiển thị 260.

Fig.3 là hình chiếu bằng thể hiện phản tương ứng với điểm ảnh đơn để sử dụng trong tấm nền dạng mảng cho bộ phát hiện tia X số theo một phương án của sáng chế này. Fig.4 là hình vẽ mặt cắt thể hiện phản tương ứng với điểm ảnh đơn để sử dụng trong tấm nền dạng mảng dùng cho bộ phát hiện tia X số theo một phương án của sáng chế này. Tấm nền dạng mảng dùng cho bộ phát hiện tia X số và bộ phát hiện tia X số bao gồm tấm nền dạng mảng theo các phương án của sáng chế này sẽ được mô tả dưới đây dựa vào Fig.3 và Fig.4.

Tấm nền dạng mảng dùng cho bộ phát hiện tia X số theo một phương án của sáng chế này có thể bao gồm tấm nền cơ sở 110, tranzito màng mỏng 120 được bố trí trên tấm nền cơ sở 110, điôt PIN 130, lớp PIN thứ hai 140 được bố trí trên tranzito màng mỏng 120 trong khi cách một khoảng so với điôt PIN 130, và điện cực thiên áp 151 được nối với điện cực bên trên 139. Trong bản mô tả này, điôt PIN có thể bao gồm điện cực bên dưới 131 được nối với tranzito màng mỏng 120, lớp PIN thứ nhất 138 được bố trí trên điện cực bên dưới 131, và điện cực bên trên 139 được bố trí trên lớp PIN thứ nhất 138.

Vùng điểm ảnh có thể được xác định bởi các vùng giao của các đường cổng 113 được bố trí theo một phương và các đường dữ liệu 115 được bố trí theo phương khác vuông góc với các đường cổng 113, và mỗi trong số các vùng điểm ảnh có thể bao gồm tranzito màng mỏng 120 và điôt PIN 130.

Tranzito màng mỏng 120 có thể được bố trí trên tấm nền cơ sở 110, và lớp đệm 111 có thể được bố trí giữa tấm nền cơ sở 110 và tranzito màng mỏng 120. Lớp đệm 111 có thể có kết cấu đơn lớp hoặc nhiều lớp được tạo thành bằng màng silic oxit (SiO_x) hoặc màng silic nitrit (SiN_x).

Mặc dù phương án đã được bộc lộ là tranzito màng mỏng 120 được tạo thành bằng tranzito màng mỏng (TFT) oxit nhằm thuận tiện cho việc mô tả, phạm vi hoặc ý tưởng của sáng chế này không chỉ hạn chế ở đó, và tranzito màng mỏng 120 có thể được tạo thành bằng silic đa tinh thể nhiệt độ thấp (LTPS) hoặc silic tranzito màng mỏng vô định hình (a-Si TFT) mà không lệch khỏi phạm vi và ý tưởng của sáng chế này. Tranzito màng mỏng 120 theo sáng chế này có thể được tạo ra như sau.

Thứ nhất, tranzito màng mỏng 120 có thể bao gồm lớp chất bán dẫn 121 được tạo thành bằng indi gali kẽm oxit (IGZO). Trong trường hợp này, lớp chất bán dẫn 121 có thể bao gồm vùng kênh 121a qua đó các electron di chuyển, và vùng nguồn 121b và vùng xả 121c, mỗi trong số đó được pha tạp với các tạp chất qua việc pha tạp, có thể một cách lần lượt được tạo ra ở cả hai đầu của vùng kênh 121a. Trong trường hợp này, mỗi trong số vùng nguồn và vùng xả 121b và 121c có thể bao gồm lớp tiếp xúc ôm để làm giảm điện trở tiếp xúc liên quan đến điện cực thứ nhất 126a và điện cực thứ hai 126b. Tuy nhiên, nếu lớp chất bán dẫn 121 được tạo thành bằng indi gali kẽm oxit (IGZO), lớp chất bán dẫn 121 được tạo thành bằng IGZO có các đặc tính tiếp xúc điện tốt, sao cho có thể loại bỏ sự tạo thành của lớp tiếp xúc ôm khi cần.

Điện cực cổng 123 kéo dài từ đường cổng 113 có thể được bố trí trên lớp chất bán dẫn 121 (đặc biệt là, trên vùng kênh 121a của lớp chất bán dẫn 121). Điện cực cổng 123 có thể được tạo thành bằng một vật liệu bất kỳ được lựa chọn từ nhóm gồm có molypden (Mo), nhôm (Al), crôm (Cr), vàng (Au), titan (Ti), niken (Ni), và đồng (Cu), hoặc có thể được tạo thành bằng các hợp kim của chúng. Điện cực cổng 123 có thể được tạo thành dưới dạng kết cấu đơn lớp hoặc nhiều lớp. Vì điện cực cổng 123 được bố trí trên lớp chất bán dẫn 121 được tạo thành bằng kim loại mật độ cao, điện cực cổng 123 có thể còn được sử dụng dưới dạng vật liệu chắn để ngăn chặn lớp chất bán dẫn 121 khỏi bị phá hủy bởi các tia X.

Lớp cách điện cổng 122 có thể được bố trí giữa điện cực cổng 123 và lớp chất bán dẫn 121. Điện cực cổng 122 có thể được tạo thành dưới dạng kết cấu đơn lớp hoặc nhiều lớp được tạo thành bằng màng silic oxit (SiOx) hoặc màng silic nitrit (SiNx). Lớp chất bán dẫn 121 không được bao phủ bởi lớp cách điện cổng 122 có thể tương ứng với các vùng nguồn và xả 121b và 121c.

Lớp cách điện trung gian (còn được gọi là lớp chất điện môi trung gian (Interlayer Dielectric - ILD)) 124 có thể được tạo ra để bao phủ lớp chất bán dẫn 121 và điện cực cổng 123. Lớp cách điện trung gian 124 có thể bao gồm các lỗ tiếp xúc thứ nhất 125a và 125b. Trong trường hợp này, điện cực thứ nhất 126a được nối với vùng nguồn 121b qua lỗ tiếp xúc thứ nhất 125a, và điện cực thứ hai 126b được nối với vùng xả 121c qua lỗ tiếp xúc thứ nhất 125b. Lớp cách điện trung gian 124 có thể được tạo thành dưới dạng kết cấu đơn lớp hoặc nhiều lớp được tạo thành bằng SiOx hoặc SiNx. Trong trường hợp này, các vị trí của vùng nguồn 121b và vùng xả 121c có thể còn được hoán đổi theo điện áp được áp dụng vào đó.

Điện cực thứ nhất 126a và điện cực thứ hai 126b có thể được tạo thành bằng một vật liệu bất kỳ được lựa chọn từ nhóm gồm có molypden (Mo), nhôm (Al), crôm (Cr), vàng (Au), titan (Ti), niken (Ni), và đồng (Cu), hoặc có thể được tạo thành bằng các hợp kim của chúng. Điện cực thứ nhất 126a và điện cực thứ hai 126b có thể được tạo thành dưới dạng kết cấu đơn lớp hoặc nhiều lớp. Trong trường hợp này, điện cực thứ nhất 126a có thể được sử dụng dưới dạng điện cực nguồn, và điện cực thứ hai 126b có thể được sử dụng dưới dạng điện cực máng.

Tranzito màng mỏng 120 được đề cập ở trên có thể được thực hiện không chỉ dưới dạng TFT được tạo kết cấu cổng trên như được thể hiện trong phương án, mà còn dưới dạng TFT được tạo kết cấu cổng dưới, và có thể còn được thực hiện dưới dạng TFT đồng phẳng hoặc được đặt so le mà không lệch khỏi phạm vi và ý tưởng của sáng chế này.

Lớp bảo vệ thứ nhất 127 có thể được bố trí không chỉ trên điện cực thứ nhất 126a được nối với lớp chất bán dẫn 121 qua lỗ tiếp xúc thứ nhất 125a, mà còn qua điện cực thứ hai 126b được nối với lớp chất bán dẫn 121 qua lỗ tiếp xúc thứ nhất 125b.

Điện cực bên dưới 131 của điôt PIN 130 có thể được bố trí trên lớp bảo vệ thứ nhất 127, sao cho điện cực bên dưới 131 có thể được nối với điện cực thứ nhất 126a của tranzito màng mỏng 120 qua lỗ tiếp xúc thứ hai 128 được bố trí trên điện cực thứ nhất 126a. Điện cực bên dưới 131 có thể được sử dụng dưới dạng điện cực điểm ảnh của tranzito màng mỏng 120. Ngoài ra, điện cực điểm ảnh bổ sung được phân tách khỏi điện cực bên dưới 131 của điôt PIN 130 có thể được sử dụng, sao cho điện cực thứ nhất 126a

của tranzito màng mỏng 120 và điện cực bên dưới 131 của điốt PIN 130 có thể còn được nối với điện cực điểm ảnh bổ sung khi cần.

Điện cực bên dưới 131 có thể được tạo thành bằng vật liệu kim loại không trong suốt chẳng hạn như molypden (Mo) hoặc vật liệu oxit trong suốt chẳng hạn như indi thiếc oxit (ITO) theo các đặc tính của điốt PIN 130.

Theo một phương án, điện cực bên dưới 131 không chồng lên điện cực cổng 123 của tranzito màng mỏng 120. Nếu điện cực bên dưới 131 được bố trí để chồng lên điện cực cổng 123, điện dung ký sinh có thể xảy ra giữa điện cực bên dưới 131 và điện cực cổng 123. Để ngăn chặn việc xuất hiện điện dung ký sinh giữa điện cực bên dưới 131 và điện cực cổng 123 mà chồng lên nhau, lớp cách điện trung gian 124 hoặc lớp bảo vệ thứ nhất 127 có thể có độ dày tăng lên.

Lớp PIN thứ nhất 138 trong đó lớp chất bán dẫn kiểu N thứ nhất 133 có các tạp chất kiểu N, lớp chất bán dẫn bên trong thứ nhất 135 không có tạp chất, và lớp chất bán dẫn kiểu P thứ nhất 137 có các tạp chất kiểu P có thể một cách liên tiếp được xếp chồng, và được bố trí trên điện cực bên dưới 131. Điện cực bên trên 139 có thể được bố trí trên lớp PIN thứ nhất 138.

Lớp chất bán dẫn bên trong thứ nhất 135 có thể được tạo ra để có độ dày lớn hơn so với lớp chất bán dẫn kiểu N thứ nhất 133 và chất bán dẫn kiểu P thứ nhất 137. Lớp PIN thứ nhất 138 có thể bao gồm vật liệu có khả năng biến đổi các tia X phát ra từ nguồn năng lượng thành tín hiệu điện. Ví dụ, lớp PIN thứ nhất 138 có thể bao gồm selen vô định hình (a-Se), thủy ngân iodua (HgI_2), catmi telurit (CdTe), chì oxit (PbO), chì iodua (PbI_2), bitmut triiodua (BiI_3), gali asenua (GaAs), gecmani (Ge), và hợp chất tương tự.

Tốt hơn là, điện cực bên trên 139 có thể được tạo thành bằng vật liệu dẫn điện trong suốt, chẳng hạn như indi thiếc oxit (ITO) hoặc indi kẽm oxit (IZO) để làm tăng hiệu quả truyền sáng của phần nhấp nháy 160 mà tiếp nhận các tia X và thực hiện việc biến đổi về bước sóng của các tia X.

Điốt PIN 130 có thể biến đổi ánh sáng thấy được thành tín hiệu điện tử, và truyền tín hiệu điện tử đến tranzito màng mỏng 120 qua điện cực thứ nhất 126a hoạt động dưới dạng điện cực nguồn được nối điện. Tín hiệu điện tử có thể được hiển thị dưới dạng tín

hiệu hình ảnh sau khi đi qua đường dữ liệu 115 được nối với điện cực thứ hai 126b hoạt động như điện cực máng của tranzito màng mỏng 120.

Như được mô tả ở trên, điôt PIN 130 có thể bao gồm điện cực bên dưới 131, lớp PIN thứ nhất 138, và điện cực bên trên 139. Tốt hơn là, điôt PIN 130 không chồng lên điện cực cổng 123 của tranzito màng mỏng 120.

Toàn bộ vùng của điôt PIN 130 gồm có điện cực bên dưới 131, lớp PIN thứ nhất 138, và điện cực bên trên 139 có thể tạo ra điện trường. Do đó, khi điôt PIN 130 được bố trí để chồng lên điện cực cổng 123, điện dung ký sinh có thể còn xuất hiện giữa điôt PIN 130 và điện cực cổng 123. Để ngăn chặn việc xuất hiện của điện dung ký sinh như vậy, lớp cách điện trung gian 124 hoặc lớp bảo vệ thứ nhất 127 có thể có độ dày tăng lên.

Các hình vẽ từ Fig.5 đến Fig.7 thể hiện các ví dụ khác nhau của điôt PIN 130 liên quan đến mối liên hệ về sự bố trí giữa lớp PIN thứ nhất 138 và điện cực bên dưới 131, và còn thể hiện các đồ thị đặc tính điện áp-cường độ dòng điện (V-I) liên quan đến dòng điện rò rỉ trong các ví dụ tương ứng của điôt PIN 130.

Trong điôt PIN 130 như được thể hiện trên phần (a) trên Fig.5, giả sử là độ dài của điện cực bên dưới 131 giống với độ dài (d_1) của lớp PIN thứ nhất 138 được bố trí trên điện cực bên dưới 131, mặc dù điện áp âm được áp dụng vào điôt PIN 130 như được thể hiện trên đồ thị ở phần (b) trên Fig.5, có thể được xác nhận là cường độ dòng điện $[A]$ được làm ổn định và được duy trì ở mức định trước bằng hoặc nhỏ hơn 10^{-15} A mà không làm tăng dòng điện rò rỉ.

Trong điôt PIN 130 như được thể hiện trong phần (a) trên Fig.6, vì lớp PIN thứ nhất 138 được định vị ở mặt bên trong của điện cực bên dưới 131, điện cực bên dưới 131 có độ dài dài hơn lớp PIN thứ nhất 138, sao cho độ chênh khoảng cách (d_2) có thể có ở một đầu từ cả hai đầu giữa của điôt PIN 130.

Trong trường hợp này, nếu độ chênh khoảng cách (d_2) được thiết lập đến 2 μm hoặc 4 μm như được thể hiện trong phần (b) trên Fig.6, mặc dù điện áp âm được áp dụng vào điôt PIN 130, có thể xác nhận được là cường độ dòng điện $[A]$ được làm ổn định và được duy trì ở mức định trước bằng hoặc nhỏ hơn 10^{-15} A mà không làm tăng dòng điện rò rỉ.

Ở điôt PIN 130 như được thể hiện trong phần (a) trên Fig.7, lớp PIN thứ nhất 138 được bố trí trên điện cực bên dưới 131, và một số vùng của lớp PIN thứ nhất 138 được định vị bên ngoài điện cực bên dưới 131.

Trong trường hợp này, điện cực bên dưới 131 có độ dài ngắn hơn lớp PIN thứ nhất 138, sao cho độ chênh khoảng cách (d_3) có thể xuất hiện ở một đầu của điôt PIN 130. Trong ví dụ này, nếu độ chênh khoảng cách (d_3) bằng hoặc nhỏ hơn $0,2\ \mu\text{m}$ (ví dụ, $d_3 = 0,1\ \mu\text{m}$ hoặc $d_3 = 0,2\ \mu\text{m}$) như được thể hiện trong phần (a) trên Fig.7, mặc dù điện áp âm được áp dụng vào điôt PIN 130, có thể xác nhận được là cường độ dòng điện $[A]$ được làm ổn định và được duy trì ở mức định trước bằng hoặc nhỏ hơn 10^{-15} A mà không làm tăng dòng điện rò rỉ.

Ngược lại, nếu lớp PIN thứ nhất 138 dài hơn điện cực bên dưới 131 và độ chênh khoảng cách (d_3) ở một đầu của điôt PIN 130 bằng hoặc cao hơn $0,3\ \mu\text{m}$ (ví dụ, $d_3 = 0,3\ \mu\text{m}$ hoặc $d_3 = 3\ \mu\text{m}$), và nếu điện áp âm được áp dụng vào điôt PIN 130, có thể xác nhận được là cường độ dòng điện $[A]$ tăng lên một cách liên tục như được thể hiện trong phần (b) trên Fig.7B.

Nghĩa là, để duy trì sự ổn định của dòng điện rò rỉ, độ dài của lớp PIN thứ nhất 138 giống với độ dài của điện cực bên dưới 131 hoặc lớp PIN thứ nhất 138 được bố trí ở mặt bên trong của điện cực bên dưới 131, theo một phương án. Ngoài ra, nếu một số vùng của lớp PIN thứ nhất 138 được định vị bên ngoài điện cực bên dưới 131, độ chênh khoảng cách (d_3) giữa lớp PIN thứ nhất 138 và điện cực bên dưới 131 ở một đầu của điôt PIN 130 có thể được thiết lập bằng hoặc nhỏ hơn $0,2\ \mu\text{m}$, dẫn đến sự ổn định của dòng điện rò rỉ, theo một phương án. Nói cách khác, nếu điện cực bên dưới được làm quá ngắn hơn so với lớp PIN thứ nhất 138, thì dòng điện rò rỉ không ổn định có thể xuất hiện. Do đó, theo một phương án, độ chênh khoảng cách (d_3) được thiết lập bằng hoặc nhỏ hơn $0,2\ \mu\text{m}$, để làm ổn định dòng điện rò rỉ.

Đề cập trở lại Fig.3 và Fig.4, lớp PIN thứ hai 140 có thể cách một khoảng so với điôt PIN 130 bao gồm lớp PIN thứ nhất 138, và có thể được bố trí trên tranzito màng mỏng 120. Lớp chất bán dẫn kiểu N thứ hai 143, lớp chất bán dẫn bên trong thứ hai 145, và lớp chất bán dẫn kiểu P thứ hai 147 có thể được xếp chồng một cách liên tiếp trên lớp PIN thứ hai 140. Nếu lớp PIN thứ hai 140 được tạo ra bởi quy trình giống như

lớp PIN thứ nhất 138, lớp PIN thứ hai 140 có thể có cùng kết cấu lớp được tạo thành bằng vật liệu giống như vật liệu của lớp PIN thứ nhất 138.

Để ngăn chặn tranzito màng mỏng 120 khỏi bị phá hủy bởi các tia X trong suốt quá trình phát ra tia X về phía bộ phát hiện tia X số, lớp PIN thứ hai 140 có thể được bố trí trên tranzito màng mỏng 120. Đặc biệt là, nếu tranzito màng mỏng 120 bao gồm lớp chất bán dẫn oxit được tạo thành bằng IGZO, tranzito màng mỏng 120 tạo ra có thể dễ bị tổn hại hơn với các tia X.

Theo giải pháp kỹ thuật thông thường, các hiệu quả chắn và hấp thụ tia X chủ yếu bị hạn chế trong lớp bảo vệ (ví dụ, lớp bảo vệ thứ hai 148 hoặc lớp bảo vệ thứ ba 153), và do đó được xem là không thỏa mãn. Để chỉ ra vấn đề này, lớp PIN thứ hai 140 có hiệu quả chắn và hấp thụ tia X tốt có thể còn được bố trí trên tranzito màng mỏng 120, sao cho sự phá hủy tia X với tranzito màng mỏng 120 có thể được giảm thiểu.

Trong trường hợp này, vì lớp chất bán dẫn 121 từ các bộ phận cấu thành giữa của tranzito màng mỏng 120 có khả năng cao nhất bị tia X phá hủy, lớp PIN thứ hai 140 có thể còn được tạo ra để bao phủ lớp chất bán dẫn 121 khi cần.

Vì phương án của sáng chế này bộc lộ điện cực cổng 123 được bố trí trên lớp chất bán dẫn 121 nhằm thuận tiện cho việc mô tả, lớp PIN thứ hai 140 có thể còn được bố trí trên điện cực cổng 123 khi cần. Đặc biệt là, vì điện cực cổng 123 được bố trí để tương ứng với vùng kênh 121a của lớp chất bán dẫn 121, điện cực cổng 123 có thể bảo vệ vùng kênh 121a của lớp chất bán dẫn 121 có khả năng cao bị tia X phá hủy.

Tuy nhiên, phạm vi hoặc ý tưởng của kiểu bố trí của lớp chất bán dẫn 121, điện cực cổng 123, điện cực thứ nhất 126a, và điện cực thứ hai 126b được chứa trong tranzito màng mỏng 120 không bị hạn chế ở sáng chế này, và cần phải lưu ý là một phần cần phải được bao phủ bởi lớp PIN thứ hai 140 có thể được thay đổi thành phần khác theo kiểu bố trí như vậy. Tuy nhiên, như được mô tả ở trên, sự phá hủy của tia X với lớp chất bán dẫn 121 ở mức phá hủy cao nhất, sao cho, theo một phương án, lớp PIN thứ hai 140 được bố trí để ít nhất bao phủ lớp chất bán dẫn 121, đặc biệt là, vùng kênh 121a của lớp chất bán dẫn 121 (ví dụ, vì các vùng này của 121 dễ bị tổn hại nhất với sự phá hủy của tia X).

Lớp PIN thứ hai 140 có thể được bố trí dưới dạng kết cấu tách biệt trong khi cách một khoảng so với điốt PIN 130 bao gồm lớp PIN thứ nhất 138. Lớp PIN thứ nhất 138

có thể tiếp xúc với điện cực bên dưới 131 và điện cực bên trên 139 của điốt PIN 130, sao cho điện trường có thể xuất hiện trong toàn bộ điốt PIN 130 bao gồm lớp PIN thứ nhất 138 khi điện áp được áp dụng vào lớp PIN thứ nhất 138.

Do đó, khi điốt PIN 130 được nối với lớp PIN thứ hai 140 mà không có khe hở ở giữa, điện trường có thể còn xuất hiện trong lớp PIN thứ hai 140 khi điện trường xuất hiện ở điốt PIN 130. Do đó, điện dung ký sinh có thể xuất hiện giữa tranzito màng mỏng 120 và lớp PIN thứ hai 140 được tạo ra để bao phủ tranzito màng mỏng 120.

Theo phương án của sáng chế này, lớp PIN thứ hai 140 có thể được tạo ra dưới dạng kết cấu tách biệt cách một khoảng so với điốt PIN 130, và có thể ngăn chặn điện trường khỏi được cấp đến lớp PIN thứ hai 140, sao cho việc xuất hiện điện dung ký sinh được ngăn chặn và sự phá hủy đối với tranzito màng mỏng 120 có thể được giảm thiểu.

Ngoài ra, giả sử là lớp PIN được tạo ra để có độ dài dài hơn điện cực bên dưới 131 để nối liền lớp PIN thứ nhất 138 và lớp PIN thứ hai 140, lượng dòng điện rò rỉ có thể làm tăng một cách dần dần tỷ lệ với độ dài của lớp PIN như được thể hiện trên Fig.7. Để giải quyết vấn đề này, lớp PIN thứ hai 140 có thể cách một khoảng so với điốt PIN 130 mà không ghép với điốt PIN 130.

Do đó, lớp PIN thứ hai 140 được bố trí trên tranzito màng mỏng 120 (ví dụ, đặc biệt là, trên lớp chất bán dẫn 121), và điện cực bên dưới 131 được bố trí trên lớp bảo vệ thứ nhất 127 trong khi được nối với điện cực thứ nhất 126a của tranzito màng mỏng 120 qua lỗ tiếp xúc thứ hai 128 có thể cách một khoảng so với nhau trong khi được tạo ra như cùng lớp trên lớp bảo vệ thứ nhất 127.

Lớp bảo vệ thứ hai 148 có thể được tạo ra để bao phủ điốt PIN 130 và lớp PIN thứ hai 140. Trong trường hợp này, lỗ tiếp xúc thứ ba 149 có thể được bố trí ở vùng tương ứng với điện cực bên trên 139 của điốt PIN 130, sao cho điện cực bên trên 139 có thể được nối với điện cực thiên áp 151 qua lỗ tiếp xúc thứ ba 149.

Điện cực thiên áp 151 có thể được nối với điện cực bên trên 139 của điốt PIN 130 sao cho điện áp nghiêng có thể điều khiển các electron hoặc các lỗ trống của điốt PIN 130 được áp dụng vào điện cực bên trên 139. Điện cực thiên áp 151 có thể được tạo thành bằng vật liệu kim loại không trong suốt, chẳng hạn như molypden (Mo) hoặc nhôm neodim (AlNd).

Lớp bảo vệ thứ ba 153 có thể được bố trí trên điện cực thiên áp 151, và phần nhấp nháy 160 có thể được bố trí trên lớp bảo vệ thứ ba 153, sao cho bộ phát hiện tia X số được tạo nên. Trong trường hợp này, lớp cách điện hữu cơ 154 có thể được tạo ra trên lớp bảo vệ thứ ba 153 sao cho phần nhấp nháy 160 có thể được bố trí trên lớp cách điện hữu cơ. Theo một phương án, phần nhấp nháy 160 có thể còn được tạo ra dưới dạng màng và sau đó được gắn với lớp cách điện hữu cơ. Qua quy trình phát triển tách biệt, phần nhấp nháy 160 có thể còn được tạo ra trên lớp bảo vệ thứ ba 153. Phần nhấp nháy 160 có thể được tạo hành bằng xesi ioduua.

bộ phát hiện tia X số 100 được đề cập ở trên có thể vận hành như sau.

Các tia X phát ra đến bộ phát hiện tia X số 100 có thể được biến đổi thành ánh sáng thấy được bởi phần nhấp nháy 160. Ánh sáng thấy được có thể được biến đổi thành tín hiệu điện tử bởi lớp PIN thứ nhất 138 của điốt PIN 130. Chi tiết hơn, khi ánh sáng thấy được được phát ra đến lớp PIN thứ nhất 138, lớp chất bán dẫn bên trong thứ nhất 135 được loại bỏ bởi lớp chất bán dẫn kiểu P thứ nhất 137 và lớp chất bán dẫn kiểu N thứ nhất 133, và do đó tạo ra điện trường trong đó. Các điện tử và các lỗ trống được tạo ra bởi ánh sáng có thể bị cuốn đi bởi điện trường, và sau đó được thu gom trong lớp chất bán dẫn kiểu P thứ nhất 137 và trong lớp chất bán dẫn kiểu N thứ nhất 133, một cách lần lượt.

Phương pháp sản xuất tấm nền dạng màng dùng cho bộ phát hiện tia X số theo một phương án của sáng chế này sẽ được mô tả dưới đây có dựa vào Fig.8.

Đề cập đến Fig.8, phương pháp sản xuất tấm nền dạng màng dùng cho bộ phát hiện tia X số theo phương án của sáng chế này có thể bao gồm các bước tạo ra tấm nền cơ sở 110, tạo ra tranzito màng mỏng 120 trên tấm nền cơ sở 110, tạo ra lớp bảo vệ thứ nhất 127 để bao phủ tranzito màng mỏng 120, tạo ra điện cực bên dưới 131 được nối với lớp bảo vệ thứ nhất 127 qua các lỗ tiếp xúc thứ nhất (125a, 125b) bằng cách tạo ra các lỗ tiếp xúc thứ nhất (125a, 125b) trong lớp bảo vệ thứ nhất 127, tạo ra màng PIN 136 để bao phủ lớp bảo vệ thứ nhất 127 và điện cực bên dưới 131, tạo ra điện cực bên trên 139 trên màng PIN 136 tương ứng với điện cực bên dưới, và tạo ra lớp PIN thứ hai tương ứng với tranzito màng mỏng 120 và lớp PIN thứ nhất 138 tương ứng với điện cực bên dưới 131 bằng cách khắc màng PIN 136 sao cho lớp PIN thứ hai 140 và lớp PIN thứ nhất 138 cách một khoảng với nhau.

Đề cập đến phần (a) trên Fig.8, tấm nền cơ sở 110 có thể được bố trí và lớp đệm 111 có thể được tạo ra trên tấm nền cơ sở 111. Trong trường hợp này, lớp đệm 111 sẽ được loại bỏ trong bản mô tả này nhằm thuận tiện cho việc mô tả.

Đề cập đến các phần (b), (c) và (d) trên Fig.8, tranzito màng mỏng 120 có thể được tạo ra trên tấm nền cơ sở 110. Chi tiết hơn, lớp chất bán dẫn 121, lớp cách điện cổng 122, và điện cực cổng 123 có thể được tạo ra trên lớp đệm 111 bởi việc kết tủa và quy trình tạo mẫu.

Để khiến cho vùng nguồn 121b và vùng xả 121c một cách lần lượt được nối với điện cực thứ nhất 126a và điện cực thứ hai 126b ở cả hai phía của lớp chất bán dẫn 121, lớp pha tạp có thể được tạo ra ở cả hai phía của lớp chất bán dẫn 121. Trong trường hợp này, điện cực cổng 123 có thể được tạo ra để tương ứng với phần bên trên của vùng kênh 121a của lớp chất bán dẫn 121.

Sau đó, lớp cách điện trung gian (còn được gọi là lớp điện môi trung gian (ILD) 124 có thể được tạo ra để bao phủ điện cực cổng 123 và lớp chất bán dẫn 121. Trong trường hợp này, lỗ tiếp xúc thứ nhất 125a có thể được tạo ra trên vùng nguồn 121b của lớp chất bán dẫn 121, và lỗ tiếp xúc thứ nhất 125b có thể được tạo ra trên vùng xả 121c của lớp chất bán dẫn 121, sao cho một số vùng của lớp chất bán dẫn 121 có thể được lộ ra.

Điện cực thứ nhất 126a và điện cực thứ hai 126b có thể được tạo ra trên lớp cách điện trung gian 124 bởi việc kết tủa và quy trình tạo mẫu, sao cho điện cực thứ nhất 126a được nối điện với lớp chất bán dẫn 121 qua lỗ tiếp xúc thứ nhất 125a và điện cực thứ hai 126b được nối điện với lớp chất bán dẫn 121 qua lỗ tiếp xúc thứ nhất 125b bởi việc kết tủa và quy trình tạo mẫu.

Sau đó, lớp bảo vệ thứ nhất 127 có thể được tạo ra để bao phủ tranzito màng mỏng 120 như được thể hiện trong phần (e) trên Fig.8. Trong lớp bảo vệ thứ nhất 127, lỗ tiếp xúc thứ hai 128 có thể được tạo ra trên một phần tương ứng với điện cực thứ nhất 126a, sao cho một phần của điện cực thứ nhất 126a có thể được lộ ra.

Đề cập đến phần (f) trên Fig.8, điện cực bên dưới 131 được nối với điện cực thứ nhất được lộ ra một phần 126a có thể được tạo ra trên lớp bảo vệ thứ nhất 127 bởi việc kết tủa và quy trình tạo mẫu.

Đề cập đến phần (g) trên Fig.8, màng PIN 136 có thể được tạo ra để bao phủ lớp bảo vệ thứ nhất 127 và điện cực bên dưới 131, và điện cực bên trên 139 có thể được tạo ra trên màng PIN 136 tương ứng với điện cực bên dưới 131 bởi việc kết tủa và quy trình tạo mẫu.

Đề cập đến phần (h) trên Fig.8, quy trình tạo mẫu và khắc có thể được thực hiện trên chót màng 136, sao cho lớp PIN thứ hai 140 tương ứng với tranzito màng mỏng 120 và lớp PIN thứ nhất 138 tương ứng với điện cực bên dưới 131 có thể được tạo ra một cách đồng thời. Trong trường hợp này, lớp PIN thứ hai 140 được tạo ra để cách một khoảng so với lớp PIN thứ nhất 138, sao cho lớp PIN thứ hai 140 được tạo ra ở dạng tách biệt cách một khoảng so với lớp PIN thứ nhất 138 và điện cực bên dưới 131.

Như được mô tả ở trên, lớp PIN thứ hai 140 theo phương án không được tạo ra bởi quy trình xử lý bổ sung, và có thể được tạo ra bằng cách thay đổi chỉ mẫu cần cho việc tạo mẫu, mà đã được sử dụng theo quy trình thông thường để tạo ra lớp PIN thứ nhất 138 (ví dụ, đặc biệt là, điôt PIN 130), đến mẫu khác, sao cho việc xử lý bổ sung cho việc sử dụng theo giải pháp kỹ thuật đã biết không được yêu cầu để tạo ra lớp PIN thứ hai 140 nữa. Kết quả là, kết cấu có khả năng giảm thiểu sự phá hủy của tranzito màng mỏng (TFT) được tạo ra bởi các tia X có thể được tạo ra bằng cách tối đa hóa hiệu quả chế tạo.

Đề cập đến các phần từ (i) đến (k) trên Fig.8, lớp bảo vệ thứ hai 148 có thể được tạo ra để bao phủ lớp PIN thứ nhất 138 và lớp PIN thứ hai 140, và lỗ tiếp xúc thứ ba 149 có thể được tạo ra trên lớp bảo vệ thứ hai 148 để lộ ra một phần điện cực bên trên 139. Điện cực thiên áp 151 có thể được tạo ra trên lớp bảo vệ thứ hai 148, sao cho điện cực thiên áp 151 có thể được nối với điện cực bên trên 139 qua lỗ tiếp xúc thứ ba 149 được tạo ra trong lớp bảo vệ thứ hai 148. Lớp bảo vệ thứ ba 153 có thể được tạo ra để bao phủ điện cực thiên áp 151.

Fig.9 thể hiện các đồ thị đặc tính điện áp-cường độ dòng điện (V-I) của tranzito màng mỏng (TFT) theo các phương án của sáng chế này. Chi tiết hơn, đồ thị đặc tính điện áp-cường độ dòng điện (V-I) trong phần (a) trên Fig.9 đề cập đến kết cấu trong đó lớp PIN phân tách không được tạo ra trên tranzito màng mỏng, và đồ thị đặc tính điện áp-cường độ dòng điện (V-I) trong phần (b) trên Fig.9 đề cập đến kết cấu trong đó lớp

PIN phân tách, chẳng hạn như lớp PIN thứ hai được tạo ra để bao phủ tranzito màng mỏng.

Ví dụ so sánh được thể hiện trong phần (a) trên Fig.9 đề cập đến kết cấu trong đó lớp PIN phân tách không được tạo ra trên tranzito màng mỏng (TFT). Theo kết cấu được thể hiện trong phần (a) Fig.9, lớp cách điện cổng, điện cực cổng, lớp cách điện trung gian, lớp bảo vệ thứ nhất, lớp bảo vệ thứ hai, và lớp bảo vệ thứ ba có thể được xếp chồng một cách liên tiếp trên lớp chất bán dẫn. Tia X có thể được phát ra đến bộ phát hiện tia X số có kết cấu được đề cập ở trên. Trong bản mô tả này, các tia X được phát ra đến bộ phát hiện tia X số có thể có lượng phát xạ bằng 1000Gy ở điều kiện 100 kV và 10 mA ở khoảng cách 50 cm từ vị trí của bộ phát hiện tia X số.

Phương án được thể hiện trong phần (b) của Fig.9 đề cập đến kết cấu trong đó lớp PIN thứ hai phân tách cách một khoảng so với lớp PIN thứ nhất của điốt PIN được tạo ra trên tranzito màng mỏng. Theo kết cấu được thể hiện trong phần (b) trên Fig.9, lớp cách điện cổng, điện cực cổng, lớp cách điện trung gian, lớp bảo vệ thứ nhất, lớp PIN thứ hai, lớp bảo vệ thứ hai, và lớp bảo vệ thứ ba có thể được xếp chồng một cách liên tiếp trên lớp chất bán dẫn. Khác với ví dụ so sánh trong phần (a) trên Fig.9, phương án của phần (b) trên Fig.9 có thể còn bao gồm lớp PIN thứ hai, và các phần còn lại khác lớp PIN thứ hai trong phần (b) trên Fig.9 có thể có các điều kiện giống như các điều kiện trong phần (a) trên Fig.9.

Theo ví dụ so sánh trong phần (a) trên Fig.9, khác với tình huống sử dụng phần tử thông thường (trong đó $V_{th} = 0,10$) trước khi phát ra tia X, hiện tượng thay đổi âm có thể xuất hiện ở mức khoảng " $V_{th} = -7,90$ " sau khi phát ra tia X, sao cho sự phân tán tia X có thể cũng tăng lên.

Nói cách khác, theo ví dụ so sánh trong phần (a) trên Fig.9, đồ thị đặc tính điện áp-cường độ dòng điện (V-I) có thể được thay đổi thành điện áp âm, sao cho có thể xác nhận được là điện áp ngưỡng (V_{th}) của tranzito màng mỏng oxit được thay đổi thành điện áp âm. Do các đặc tính điều khiển của tranzito màng mỏng, điện áp ngưỡng của nó được thay đổi thành điện áp âm, việc giảm độ tin cậy chẳng hạn như sự làm tăng dòng điện hờ có thể xuất hiện không thể tránh được.

Ngược lại, như được thể hiện trong phần (b) trên Fig.9, khác với tình huống sử dụng phần tử thông thường (trong đó $V_{th} = 0,10$) trước khi phát ra tia X, hiện tượng

thay đổi âm có thể xuất hiện ở mức khoảng chỉ “ $V_{th} = -3,93$ ” sau sự phát ra tia X, sao cho có thể xác nhận được là phương án có hiện tượng âm thấp hơn ví dụ so sánh. Ngoài ra, có thể còn xác nhận được là sự phân tán tia X bị giảm mạnh khi so với ví dụ so sánh.

Nghĩa là, theo một phương án, độ thay đổi điện áp ngưỡng của TFT oxit đến điện áp âm được làm giảm và được giảm thiểu, sao cho phương án có độ tin cậy tranzito màng mỏng (TFT) tốt khi so với ví dụ so sánh.

Như rõ ràng từ phần mô tả ở trên, các phương án của sáng chế này có thể giảm thiểu số lượng các sự cố của bộ phát hiện tia X số bằng cách giảm thiểu sự phá hủy tranzito màng mỏng (TFT) được gây ra bởi các tia X.

Các phương án của sáng chế này có thể giảm thiểu sự phá hủy tranzito màng mỏng (TFT) được gây ra bởi tia X mà không làm tăng độ dày của bộ phát hiện tia X số.

Các phương án của sáng chế này có thể giảm thiểu điện dung ký sinh được gây ra bởi điốt PIN.

Các phương án theo sáng chế này có thể tạo ra lớp PIN phân tách có thể chắn và hấp thụ các tia X mà không cần việc chế tạo bổ sung so với giải pháp kỹ thuật đã biết, sao cho hiệu quả chế tạo có thể được tối đa hóa.

Sáng chế này được mô tả ở trên có thể được thay thế, thay đổi, và được biến đổi một cách đa dạng bởi người có hiểu biết trung bình trong lĩnh vực kỹ thuật mà sáng chế đến cấp đến mà không lệch khỏi phạm vi của sáng chế này. Do đó, sáng chế này không bị hạn chế ở các phương án để làm ví dụ được đề cập ở trên và các hình vẽ kèm theo.

YÊU CẦU BẢO HỘ

1. Tấm nền dạng màng dùng cho bộ phát hiện tia X số, tấm nền dạng màng này bao gồm:

tấm nền cơ sở;

tranzito màng mỏng được bố trí trên tấm nền cơ sở;

điôt PIN bao gồm điện cực bên dưới được nối điện với tranzito màng mỏng, lớp PIN thứ nhất được bố trí trên điện cực bên dưới, và điện cực bên trên được bố trí trên lớp PIN thứ nhất;

lớp PIN thứ hai được bố trí cách một khoảng so với điôt PIN, lớp PIN thứ hai được bố trí trên tranzito màng mỏng;

điện cực thiên áp được nối điện với điện cực bên trên; và

lớp bảo vệ thứ nhất được bố trí giữa tranzito màng mỏng và lớp PIN thứ hai,

trong đó tranzito màng mỏng bao gồm lớp chất bán dẫn, điện cực cổng, và điện cực thứ nhất và điện cực thứ hai được nối với lớp chất bán dẫn,

trong đó điện cực thứ nhất được nối điện với điện cực bên dưới,

trong đó điện cực bên dưới được bố trí cách một khoảng so với điện cực cổng không chồng lên điện cực cổng, và

trong đó lớp PIN thứ hai có hình dạng đảo và được cách điện so với điôt PIN.

2. Tấm nền dạng màng theo điểm 1, trong đó lớp PIN thứ hai chồng lên lớp chất bán dẫn.

3. Tấm nền dạng màng theo điểm 1, trong đó lớp PIN thứ hai chồng lên điện cực cổng.

4. Tấm nền dạng màng theo điểm 1, trong đó điôt PIN được bố trí cách một khoảng so với điện cực cổng mà không chồng lên điện cực cổng.

5. Tấm nền dạng màng theo điểm 4, trong đó lớp PIN thứ nhất được bố trí ở mặt bên trong của điện cực bên dưới.

6. Tấm nền dạng màng theo điểm 1, trong đó điện cực bên dưới và lớp PIN thứ hai được bố trí trên cùng lớp.

7. Tấm nền dạng màng theo điểm 1, tấm nền này còn bao gồm:

lớp bảo vệ thứ hai được bố trí trên lớp bảo vệ thứ nhất; và

lớp bảo vệ thứ ba được bố trí trên lớp bảo vệ thứ hai,
trong đó lớp bảo vệ thứ hai giữa lớp bảo vệ thứ nhất và lớp bảo vệ thứ ba.

8. Tấm nền dạng mỏng theo điểm 7, trong đó cả lớp PIN thứ nhất và lớp PIN thứ hai được gắn vào trong lớp bảo vệ thứ hai, và trong đó cả lớp PIN thứ nhất và lớp PIN thứ hai được bố trí giữa lớp bảo vệ thứ nhất và lớp bảo vệ thứ ba.

9. Tấm nền dạng mỏng theo điểm 7, trong đó một phần của lớp bảo vệ thứ hai phân tách lớp PIN thứ nhất so với lớp PIN thứ hai, và trong đó cả lớp PIN thứ nhất và lớp PIN thứ hai được bố trí giữa lớp bảo vệ thứ nhất và lớp bảo vệ thứ ba.

10. Tấm nền dạng mỏng theo điểm 1, trong đó điện cực bên dưới rộng hơn lớp PIN thứ nhất.

11. Tấm nền dạng mỏng theo điểm 1, trong đó độ rộng của điện cực bên dưới xấp xỉ bằng độ rộng của lớp PIN thứ nhất.

12. Tấm nền dạng mỏng theo điểm 1, trong đó độ rộng của điện cực bên dưới nhỏ hơn độ rộng của lớp PIN thứ nhất.

13. Tấm nền dạng mỏng theo điểm 12, trong đó độ chênh khoảng cách giữa mép ngoài cùng của điện cực bên dưới và mép ngoài cùng của lớp PIN thứ nhất nhỏ hơn hoặc bằng xấp xỉ $0,2\ \mu\text{m}$.

14. Tấm nền dạng mỏng theo điểm 1, trong đó lớp PIN thứ nhất bao gồm:

lớp chất bán dẫn kiểu N thứ nhất,

lớp thuần thứ nhất, và

lớp chất bán dẫn kiểu P thứ nhất,

trong đó lớp PIN thứ hai bao gồm:

lớp chất bán dẫn kiểu N thứ hai,

lớp thuần thứ hai, và

lớp chất bán dẫn kiểu P thứ hai, và

trong đó lớp chất bán dẫn kiểu N thứ nhất và lớp chất bán dẫn kiểu N thứ hai bao gồm cùng vật liệu, lớp thuần thứ nhất và lớp thuần thứ hai bao gồm cùng vật liệu, và lớp chất bán dẫn kiểu P thứ nhất và lớp chất bán dẫn kiểu P thứ hai bao gồm cùng vật liệu.

15. Tấm nền dạng màng theo điểm 1, trong đó độ rộng của lớp PIN thứ hai xấp xỉ bằng độ rộng của điện cực cổng của tranzito màng mỏng hoặc kênh của tranzito màng mỏng.

16. Bộ phát hiện tia X số bao gồm:

tấm nền dạng màng theo điểm 1; và
phần nhấp nháy được bố trí trên tấm nền dạng màng.

17. Tấm nền dạng màng dùng cho bộ phát hiện tia X số, tấm nền dạng màng này bao gồm:

tấm nền cơ sở;
tranzito màng mỏng được bố trí trên tấm nền cơ sở;

điôt PIN bao gồm điện cực bên dưới được nối điện với tranzito màng mỏng, lớp PIN thứ nhất được bố trí trên điện cực bên dưới, và điện cực bên trên được bố trí trên lớp PIN thứ nhất;

lớp PIN thứ hai được bố trí cách một khoảng so với điôt PIN, lớp PIN thứ hai được bố trí trên tranzito màng mỏng;

điện cực thiên áp được nối điện với điện cực bên trên; và

lớp bảo vệ thứ nhất được bố trí giữa tranzito màng mỏng và lớp PIN thứ hai,

trong đó tranzito màng mỏng bao gồm lớp chất bán dẫn, điện cực cổng, và điện cực thứ nhất và điện cực thứ hai được nối với lớp chất bán dẫn,

trong đó điện cực thứ nhất được nối điện với điện cực bên dưới,

trong đó điôt PIN được bố trí cách một khoảng so với điện cực cổng không chồng lên điện cực cổng, và

trong đó lớp PIN thứ hai có hình dạng đảo và được cách điện so với điôt PIN.

18. Tấm nền dạng màng dùng cho bộ phát hiện tia X số, tấm nền dạng màng này bao gồm:

tấm nền cơ sở;

tranzito màng mỏng được bố trí trên tấm nền cơ sở;

điôt PIN bao gồm điện cực bên dưới được nối điện với tranzito màng mỏng, lớp PIN thứ nhất được bố trí trên điện cực bên dưới, và điện cực bên trên được bố trí trên lớp PIN thứ nhất;

lớp PIN thứ hai được bố trí cách một khoảng so với điôt PIN, lớp PIN thứ hai được bố trí trên tranzito màng mỏng;

điện cực thiên áp được nối điện với điện cực bên trên; và

lớp bảo vệ thứ nhất được bố trí giữa tranzito màng mỏng và lớp PIN thứ hai,

trong đó lớp PIN thứ hai có hình dạng đảo và được cách điện so với điôt PIN.

19. Tấm nền dạng mỏng theo điểm 1, trong đó tâm của lớp PIN thứ hai được đồng chỉnh với tâm của điện cực cổng.

20. Tấm nền dạng mỏng theo điểm 1, trong đó bề mặt bên trên của lớp PIN thứ hai thấp hơn bề mặt bên trên của lớp PIN thứ nhất.

FIG. 2




FIG. 3




FIG. 4




FIG. 5





FIG. 6







FIG. 7



(a)




(b)


FIG. 8




(a)



(b)




(c)




(d)


FIG. 8



(e)




(f)




(g)

FIG. 8



(h)



(i)

FIG. 8





FIG. 9

