



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0029155

(51)⁷ H03M 13/27; H04L 1/00; H03M 13/11 (13) B

(21) 1-2016-04947

(22) 21/05/2015

(86) PCT/KR2015/005099 21/05/2015

(87) WO 2015/178694 26/11/2015

(30) 62/001,155 21/05/2014 US; 10-2015-0000697 05/01/2015 KR

(45) 25/08/2021 401

(43) 27/02/2017 347A

(73) SAMSUNG ELECTRONICS CO., LTD. (KR)


129, Samsung-ro, Yeongtong-gu, Suwon-si, Gyeonggi-do 16677, Republic of Korea

(72) KIM, Kyung-joong (KR); MYUNG, Se-ho (KR); JEONG, Hong-Sil (KR); LOBETE, Ansoerregui Daniel (ES); MOUHOUCHE, Belkacem (FR).

(74) Công ty TNHH Sở hữu trí tuệ WINCO (WINCO CO., LTD.)

(54) PHƯƠNG PHÁP TRUYỀN TÍN HIỆU TRONG THIẾT BỊ TRUYỀN TÍN HIỆU VÀ PHƯƠNG PHÁP THU TÍN HIỆU

(57) Sáng chế đề cập đến phương pháp truyền tín hiệu trong thiết bị truyền tín hiệu và phương pháp thu tín hiệu. Thiết bị truyền tín hiệu bao gồm: bộ mã hoá được tạo cấu hình để tạo ra từ mã kiểm tra chẵn lẻ mật độ thấp (Low Density Parity Check, LDPC) gồm có các bit từ thông tin và các bit chẵn lẻ bằng cách mã hoá LDPC trên các bit đầu vào sử dụng ma trận kiểm tra chẵn lẻ, từ mã LDPC gồm nhiều nhóm bit, mỗi nhóm bit có nhiều bit; bộ đan xen được tạo cấu hình để đan xen từ mã LDPC; và bộ điều biến được tạo cấu hình để ánh xạ từ mã LDPC đã đan xen lên ký hiệu điều biến, trong đó bộ đan xen còn được tạo cấu hình để đan xen từ mã LDPC sao cho một bit ở trong một nhóm bit định trước trong số các nhóm bit tạo nên từ mã LDPC được ánh xạ lên một bit định trước trong ký hiệu điều biến.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến thiết bị truyền tín hiệu và phương pháp đan xen trong thiết bị này, và cụ thể hơn, sáng chế đề cập đến thiết bị truyền tín hiệu để xử lý và truyền dữ liệu, và phương pháp đan xen trong thiết bị này.

Tình trạng kỹ thuật của sáng chế

Trong xã hội công nghệ thông tin ở thế kỷ 21 này, các dịch vụ truyền thông phát rộng chuyển sang kỷ nguyên số hoá, cung cấp các dịch vụ truyền thông chất lượng cao được phân phối qua nhiều kênh và thiết lập dải tần số rộng. Cụ thể, khi mà máy thu tín hiệu truyền hình kỹ thuật số chất lượng cao, thiết bị cầm tay phát lại nội dung đa phương tiện và thiết bị phát rộng cầm tay được sử dụng ngày càng nhiều trong những năm gần đây, thì lại càng cần phải có các phương pháp để hỗ trợ cho việc thu nhận các dịch vụ phát rộng kỹ thuật số.

Để đáp ứng yêu cầu này, các nhóm tiêu chuẩn hoá đang thiết lập nhiều tiêu chuẩn khác nhau và đang cung cấp nhiều loại dịch vụ nhằm thoả mãn nhu cầu của người dùng. Vì vậy, cần phải có phương pháp cung cấp cho người dùng những dịch vụ tốt hơn với hiệu suất cao khi giải mã và thu tín hiệu.

Bản chất kỹ thuật của sáng chế

Các phương án làm ví dụ thực hiện sáng chế có thể khắc phục các nhược điểm được nêu ở trên và các nhược điểm khác không được nêu ở trên. Tuy nhiên, cần phải hiểu rằng, phương án làm ví dụ thực hiện sáng chế không nhất thiết phải khắc phục các nhược điểm nêu trên, và có thể không giải quyết vấn đề nào trong số các vấn đề nêu trên.

Theo các phương án làm ví dụ, sáng chế tạo ra thiết bị truyền tín hiệu có thể ánh xạ một bit ở trong một nhóm định trước trong số các nhóm tạo nên từ mã kiểm tra chẵn lẻ mật độ thấp (Low Density Parity Check, LDPC) lên một bit định trước trong ký hiệu điều biến, và truyền bit đó, và phương pháp đan xen trong thiết bị này.

Theo khía cạnh của phương án làm ví dụ, sáng chế đề xuất thiết bị truyền tín hiệu có thể bao gồm: bộ mã hoá được tạo cấu hình để tạo ra từ mã LDPC gồm có các bit từ

thông tin và các bit chẵn lẻ bằng cách mã hoá LDPC trên các bit đầu vào sử dụng ma trận kiểm tra chẵn lẻ, từ mã LDPC gồm nhiều nhóm bit, mỗi nhóm bit có nhiều bit; bộ đan xen được tạo cấu hình để đan xen từ mã LDPC; và bộ điều biến được tạo cấu hình để ánh xạ từ mã LDPC đã đan xen lên ký hiệu điều biến, trong đó bộ đan xen còn được tạo cấu hình để đan xen từ mã LDPC sao cho một bit ở trong một nhóm bit định trước trong số các nhóm bit tạo nên từ mã LDPC được ánh xạ lên một bit định trước trong ký hiệu điều biến.

Ma trận kiểm tra chẵn lẻ có thể gồm có ma trận con từ thông tin và ma trận con chẵn lẻ. Mỗi nhóm bit trong số các nhóm bit tạo nên từ mã LDPC có thể có M bit. M có thể là ước số chung của N_{ldpc} và K_{ldpc} , và có thể được xác định sao cho thỏa mãn hệ thức $Q_{ldpc} = (N_{ldpc} - K_{ldpc})/M$. Trong trường hợp này, Q_{ldpc} có thể là giá trị thông số khoảng cách dịch chuyển tuần hoàn đối với các cột trong một nhóm cột của ma trận con từ thông tin trong ma trận kiểm tra chẵn lẻ, N_{ldpc} có thể là độ dài của từ mã LDPC, và K_{ldpc} có thể là độ dài của các bit từ thông tin tạo nên từ mã LDPC.

Ngoài ra, bộ đan xen có thể bao gồm: bộ đan xen nhóm được tạo cấu hình để phân chia từ mã LDPC ra thành nhiều nhóm bit và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit; và bộ đan xen khối được tạo cấu hình để đan xen các nhóm bit đã được sắp xếp lại thứ tự.

Thiết bị truyền tín hiệu có thể còn bao gồm bộ đan xen bit chẵn lẻ được tạo cấu hình để đan xen các bit chẵn lẻ tạo nên từ mã LDPC. Sau đó, bộ đan xen nhóm có thể được tạo cấu hình để phân chia từ mã LDPC, đã được đan xen các bit chẵn lẻ, ra thành nhiều nhóm bit và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit.

Bộ đan xen nhóm có thể được tạo cấu hình để sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách sử dụng biểu thức 21.

Trong đó, trong biểu thức 21, giá trị $\pi(j)$ có thể được xác định dựa vào ít nhất một thông số trong số độ dài của từ mã LDPC, phương pháp điều biến và tỷ lệ mã.

Giá trị $\pi(j)$ có thể được xác định bằng phương pháp khai triển mật độ và ít nhất một thông số trong số tỷ lệ lỗi bit (Bit Error Rate, BER) và tỷ lệ lỗi khung (Frame Error Rate, FER) của các nhóm bit. Trong phương pháp khai triển mật độ, trước tiên hàm mật độ xác

suất (Probability Density Function, PDF) cho giá trị tỷ số hợp lý dạng loga (Log-Likelihood Ratio, LLR) của nhóm bit có giá trị tập nhiều thấp nhất trong số các nhóm bit có thể được chọn trong số nhiều hàm PDF, và sau đó, hàm PDF kế tiếp cho giá trị LLR của một nhóm bit khác có thể được chọn cho đến khi tất cả các hàm PDF được chọn cho các giá trị LLR của các nhóm bit.

Trong biểu thức 21, giá trị $\pi(j)$ có thể được xác định trong bảng 25, nếu độ dài của từ mã LDPC bằng 16200, phương pháp điều biến là 64-QAM, và tỷ lệ mã bằng 5/15.

Bộ đan xen khối có thể được tạo cấu hình để đan xen bằng cách ghi các bit ở trong các nhóm bit theo đơn vị nhóm bit vào các cột theo hướng cột, và đọc các cột đã ghi các bit ở trong các nhóm bit theo đơn vị nhóm bit theo hướng hàng.

Trong trường hợp này, bộ đan xen khối có thể được tạo cấu hình để ghi theo thứ tự lần lượt, vào các cột, các bit ở trong ít nhất một số nhóm bit có thể ghi được theo đơn vị nhóm bit vào các cột trong số các nhóm bit, và phân chia các bit ở trong các nhóm bit còn lại trừ ít nhất một số nhóm bit nêu trên vào phần ở trong các cột khác với phần đã ghi các bit ở trong ít nhất một số nhóm bit nêu trên theo đơn vị nhóm bit.

Bộ đan xen khối có thể được tạo cấu hình để phân chia các cột, mỗi cột có nhiều hàng, ra thành phần thứ nhất và phần thứ hai. Trong đó, bộ đan xen khối có thể còn được tạo cấu hình để ghi các bit ở trong ít nhất một số nhóm bit vào phần thứ nhất sao cho các bit ở trong cùng một nhóm bit được ghi vào cùng một cột trong phần thứ nhất, và ghi các bit ở trong ít nhất một nhóm bit còn lại trừ ít nhất một số nhóm bit nêu trên vào phần thứ hai sao cho các bit ở trong cùng một nhóm bit được ghi vào các cột khác nhau trong phần thứ hai.

Theo khía cạnh của phương án làm ví dụ khác, sáng chế đề xuất phương pháp đan xen trong thiết bị truyền tín hiệu. Phương pháp này có thể bao gồm các bước: tạo ra từ mã LDPC gồm có các bit từ thông tin và các bit chẵn lẻ bằng cách mã hoá LDPC trên các bit đầu vào sử dụng ma trận kiểm tra chẵn lẻ, từ mã LDPC gồm nhiều nhóm bit, mỗi nhóm bit có nhiều bit; đan xen từ mã LDPC; và ánh xạ từ mã LDPC đã đan xen lên ký hiệu điều biến, trong đó bước đan xen được thực hiện sao cho một bit ở trong một nhóm bit định trước trong số các nhóm bit tạo nên từ mã LDPC được ánh xạ lên một bit định trước trong ký hiệu điều biến.

Ma trận kiểm tra chẵn lẻ có thể gồm có ma trận con từ thông tin và ma trận con chẵn lẻ. Mỗi nhóm bit trong số các nhóm bit tạo nên từ mã LDPC có thể có M bit, và M có thể là ước số chung của N_{ldpc} và K_{ldpc} , và có thể được xác định sao cho thỏa mãn hệ thức $Q_{ldpc} = (N_{ldpc} - K_{ldpc})/M$. Trong trường hợp này, Q_{ldpc} có thể là giá trị thông số khoảng cách dịch chuyển tuần hoàn đối với các cột trong một nhóm cột của ma trận con từ thông tin trong ma trận kiểm tra chẵn lẻ, N_{ldpc} có thể là độ dài của từ mã LDPC, và K_{ldpc} có thể là độ dài của các bit từ thông tin tạo nên từ mã LDPC.

Bước đan xen có thể bao gồm các bước: phân chia từ mã LDPC ra thành nhiều nhóm bit và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit; và đan xen các nhóm bit đã được sắp xếp lại thứ tự.

Phương pháp nêu trên có thể bao gồm bước đan xen các bit chẵn lẻ tạo nên từ mã LDPC. Trong trường hợp này, từ mã LDPC, đã được đan xen các bit chẵn lẻ, được phân chia ra thành nhiều nhóm bit để sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit.

Bước sắp xếp lại thứ tự có thể là sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách sử dụng biểu thức 21.

Trong biểu thức 21, giá trị $\pi(j)$ có thể được xác định dựa vào ít nhất một thông số trong số độ dài của từ mã LDPC, phương pháp điều biến và tỷ lệ mã.

Giá trị $\pi(j)$ có thể được xác định bằng phương pháp khai triển mật độ và ít nhất một thông số trong số tỷ lệ lỗi bit (BER) và tỷ lệ lỗi khung (FER) của các nhóm bit. Trong phương pháp khai triển mật độ, trước tiên hàm mật độ xác suất (PDF) cho giá trị tỷ số hợp lý dạng loga (LLR) của nhóm bit có giá trị tập nhiều thấp nhất trong số các nhóm bit có thể được chọn trong số nhiều hàm PDF, và sau đó, hàm PDF kế tiếp cho giá trị LLR của một nhóm bit khác có thể được chọn cho đến khi tất cả các hàm PDF được chọn cho các giá trị LLR của các nhóm bit.

Trong biểu thức 21, nếu từ mã LDPC có độ dài bằng 16200, phương pháp điều biến là 64-QAM, và tỷ lệ mã bằng 5/15, thì giá trị $\pi(j)$ có thể được xác định trong bảng 25 dưới đây.

Bước đan xen các nhóm bit có thể là đan xen bằng cách ghi các bit ở trong các nhóm bit theo đơn vị nhóm bit vào các cột theo hướng cột, và đọc các cột đã ghi các bit ở

trong các nhóm bit theo đơn vị nhóm bit theo hướng hàng.

Trong trường hợp này, bước đan xen các nhóm bit có thể bao gồm các bước: ghi theo thứ tự lần lượt, vào các cột, các bit ở trong ít nhất một số nhóm bit có thể ghi được theo đơn vị nhóm bit vào các cột trong số các nhóm bit, và phân chia các bit ở trong các nhóm bit còn lại trừ ít nhất một số nhóm bit nêu trên vào phần ở trong các cột khác với phần đã ghi các bit ở trong ít nhất một số nhóm bit nêu trên theo đơn vị nhóm bit.

Bước đan xen các nhóm bit có thể bao gồm các bước: phân chia các cột, mỗi cột có nhiều hàng, ra thành phần thứ nhất và phần thứ hai; ghi các bit ở trong ít nhất một số nhóm bit vào phần thứ nhất sao cho các bit ở trong cùng một nhóm bit được ghi vào cùng một cột trong phần thứ nhất; và ghi các bit ở trong ít nhất một nhóm bit còn lại trừ ít nhất một số nhóm bit nêu trên vào phần thứ hai sao cho các bit ở trong cùng một nhóm bit được ghi vào các cột khác nhau trong phần thứ hai.

Theo các phương án làm ví dụ thực hiện sáng chế, có thể đạt được hiệu suất cao hơn khi giải mã và thu tín hiệu.

Mô tả vắn tắt các hình vẽ

Các khía cạnh nêu trên và/hoặc các khía cạnh khác của sáng chế sẽ trở nên dễ hiểu hơn sau khi xem phần mô tả chi tiết sáng chế dưới đây, kết hợp với các hình vẽ kèm theo, trong đó:

Fig.1 đến Fig.12 là các hình vẽ thể hiện thiết bị truyền tín hiệu theo các phương án làm ví dụ thực hiện sáng chế;

Fig.13 đến Fig.18 là các hình vẽ thể hiện thiết bị thu tín hiệu theo các phương án làm ví dụ thực hiện sáng chế;

Fig.19 là sơ đồ khối thể hiện cấu hình của thiết bị truyền tín hiệu theo phương án làm ví dụ thực hiện sáng chế;

Fig.20 đến Fig.22 là các hình vẽ thể hiện cấu trúc của ma trận kiểm tra chẵn lẻ theo các phương án làm ví dụ thực hiện sáng chế;

Fig.23 là sơ đồ khối thể hiện cấu hình của bộ đan xen theo phương án làm ví dụ thực hiện sáng chế;

Fig.24 đến Fig.26 là các hình vẽ thể hiện phương pháp đan xen theo các phương án làm ví dụ thực hiện sáng chế;

Fig.27 đến Fig.32 là các hình vẽ thể hiện phương pháp đan xen của bộ đan xen khối theo các phương án làm ví dụ thực hiện sáng chế;

Fig.33 là hình vẽ thể hiện hoạt động của bộ phân kênh theo phương án làm ví dụ thực hiện sáng chế;

Fig.34 là sơ đồ khối thể hiện cấu hình của thiết bị thu tín hiệu theo phương án làm ví dụ thực hiện sáng chế;

Fig.35 là sơ đồ khối thể hiện cấu hình của bộ giải đan xen theo phương án làm ví dụ thực hiện sáng chế;

Fig.36 là hình vẽ thể hiện phương pháp giải đan xen của bộ giải đan xen khối theo phương án làm ví dụ thực hiện sáng chế;

Fig.37 là lưu đồ thể hiện phương pháp đan xen theo phương án làm ví dụ thực hiện sáng chế;

Fig.38 là sơ đồ khối thể hiện cấu hình của thiết bị thu tín hiệu theo phương án làm ví dụ thực hiện sáng chế;

Fig.39 là sơ đồ khối thể hiện bộ giải điều biến theo phương án làm ví dụ thực hiện sáng chế; và

Fig.40 là lưu đồ thể hiện hoạt động của thiết bị thu tín hiệu từ thời điểm người dùng chọn dịch vụ cho tới thời điểm dịch vụ đã chọn được thực hiện theo phương án làm ví dụ thực hiện sáng chế.

Mô tả chi tiết sáng chế

Các phương án làm ví dụ thực hiện sáng chế sẽ được mô tả chi tiết dưới đây dựa vào các hình vẽ kèm theo.

Trong phần mô tả sáng chế dưới đây, các số chỉ dẫn giống nhau được dùng để thể hiện các bộ phận giống nhau trên các hình vẽ khác nhau. Những thông tin chi tiết được nêu trong phần mô tả sáng chế, như cấu trúc và các bộ phận chi tiết, được dùng để giúp cho người có hiểu biết trung bình về lĩnh vực kỹ thuật tương ứng hiểu rõ về các phương

án làm ví dụ thực hiện sáng chế. Vì vậy, rõ ràng là, các phương án làm ví dụ có thể được thực hiện mà không cần dùng đến những thông tin chi tiết cụ thể đó. Ngoài ra, trong sáng chế sẽ không mô tả chi tiết các chức năng hoặc bộ phận đã biết trong lĩnh vực kỹ thuật liên quan để tránh làm mờ nhạt các phương án làm ví dụ thực hiện sáng chế vì những chi tiết không cần thiết.

Fig.1A là hình vẽ thể hiện thiết bị truyền tín hiệu theo phương án làm ví dụ thực hiện sáng chế.

Dựa vào Fig.1A, thiết bị truyền tín hiệu 10000 theo phương án làm ví dụ thực hiện sáng chế có thể bao gồm khối (hoặc bộ phận) định dạng tín hiệu đầu vào 11000, 11000-1, khối điều biến mã hoá đan xen bit (Bit Interleaved and Coded Modulation, BICM) 12000, 12000-1, khối tạo khung/đan xen 13000, 13000-1 và khối tạo ra dạng sóng 14000, 14000-1.

Thiết bị truyền tín hiệu 10000 theo phương án làm ví dụ thực hiện sáng chế được thể hiện trên Fig.1A bao gồm các khối chuẩn được thể hiện bằng đường nét liền và các khối thông tin được thể hiện bằng đường nét đứt. Trong đó, các khối được thể hiện bằng đường nét liền là các khối chuẩn, còn các khối được thể hiện bằng đường nét đứt là các khối có thể được dùng khi sử dụng hệ thống xử lý nhiều đầu vào nhiều đầu ra (Multiple Input Multiple Output, MIMO).

Khối định dạng tín hiệu đầu vào 11000, 11000-1 tạo ra khung dải gốc (BaseBand FRAME, BBFRAME) từ dòng dữ liệu đầu vào để cung cấp dịch vụ. Trong đó, dòng dữ liệu đầu vào có thể là dòng vận chuyển (Transport Stream, TS), dòng giao thức internet (Internet Protocol, IP), dòng chung (Generic Stream, GS), dòng gói chung (Generic Stream Encapsulation, GSE), v.v..

Khối BICM 12000, 12000-1 xác định tỷ lệ mã hoá sửa lỗi trước (Forward Error Correction, FEC) và bậc chòm điểm tùy thuộc vào phương tiện truyền dữ liệu để cung cấp dịch vụ (ví dụ khung vật lý (PHYsical, PHY) cố định hoặc khung PHY di động), và sau đó, thực hiện bước mã hoá. Thông tin báo hiệu về dữ liệu để cung cấp dịch vụ có thể được mã hoá bằng bộ mã hoá BICM riêng biệt (không được thể hiện trên hình vẽ) hoặc được mã hoá bằng bộ mã hoá BICM dùng chung 12000, 12000-1 cùng với dữ liệu để cung cấp dịch vụ, tùy thuộc vào hệ thống được sử dụng.

Khối tạo khung/đan xen 13000, 13000-1 kết hợp dữ liệu đã được đan xen theo thời gian với thông tin báo hiệu để tạo ra khung truyền.

Khối tạo ra dạng sóng 14000, 14000-1 tạo ra tín hiệu dồn kênh phân tần trực giao (Orthogonal Frequency Division Multiplexing, OFDM) ở miền thời gian trên khung truyền đã tạo ra, điều biến tín hiệu OFDM đã tạo ra thành tín hiệu tần số vô tuyến (Radio Frequency, RF) và truyền tín hiệu RF đã điều biến đến thiết bị thu tín hiệu.

Fig.1B và Fig.1C thể hiện các phương pháp dồn kênh theo phương án làm ví dụ thực hiện sáng chế.

Fig.1B là sơ đồ khối để thực hiện phương pháp dồn kênh phân thời theo phương án làm ví dụ thực hiện sáng chế.

Trong cấu trúc của hệ thống dồn kênh phân thời (Time Division Multiplexing, TDM), có bốn khối (hoặc bộ phận) chính: khối định dạng tín hiệu đầu vào 11000, khối BICM 12000, khối tạo khung/đan xen 13000 và khối tạo ra dạng sóng 14000.

Dữ liệu được nhập vào và định dạng trong khối định dạng tín hiệu đầu vào, được áp dụng thuật toán sửa lỗi trước và được ánh xạ lên các chòm điểm trong khối BICM 12000. Dữ liệu thu được được đan xen, ở cả hai miền thời gian và tần số, và tạo khung trong khối tạo khung/đan xen 13000. Sau đó, dạng sóng đầu ra được tạo ra ở khối tạo ra dạng sóng 14000.

Fig.1C là sơ đồ khối để thực hiện phương pháp dồn kênh phân chia theo lớp (Layered Division Multiplexing, LDM) theo phương án làm ví dụ khác.

Trong cấu trúc của hệ thống LDM, có một số khối khác với cấu trúc của hệ thống TDM. Cụ thể, có hai khối định dạng tín hiệu đầu vào 11000, 11000-1 và hai khối BICM 12000, 12000-1 riêng biệt, mỗi khối cho một lớp trong hệ thống LDM. Các lớp này được kết hợp lại ở trong khối tiêm nhập LDM trước khi chuyển đến khối tạo khung/đan xen 13000. Khối tạo ra dạng sóng 14000 giống như ở trong hệ thống TDM.

Fig.2 là sơ đồ khối thể hiện cấu trúc chi tiết của khối định dạng tín hiệu đầu vào được thể hiện trên Fig.1A.

Như được thể hiện trên Fig.2, khối định dạng tín hiệu đầu vào 11000 gồm có ba khối để điều khiển các gói được phân phối vào các kênh truyền tầng vật lý (Physical

Layer Pipe, PLP). Cụ thể, khối định dạng tín hiệu đầu vào 11000 bao gồm khối đóng gói và nén 11100, khối lập lịch biểu 11200 và khối tạo khung dải gốc 11300.

Các gói dữ liệu đầu vào được nhập vào khối định dạng tín hiệu đầu vào 11000 có thể có nhiều loại gói khác nhau, nhưng nhờ thao tác đóng gói, các loại gói khác nhau này sẽ trở thành các gói chung để tạo thành các khung dải gốc. Trong đó, định dạng của các gói chung có thể thay đổi. Có thể dễ dàng tách ra độ dài của gói chung từ chính gói đó mà không cần có thêm thông tin. Độ dài tối đa của gói chung là 64 kB. Độ dài tối đa của gói chung, kể cả phần đầu, là bốn byte. Các gói chung phải có độ dài là một số nguyên byte.

Khối lập lịch biểu 11200 thu dòng dữ liệu đầu vào chứa các gói chung đã được đóng gói và phân phối các gói đó cho các kênh truyền tầng vật lý (PLP), ở dạng các khung dải gốc. Trong hệ thống TDM nêu trên, có thể chỉ có một kênh truyền PLP, gọi là kênh truyền PLP đơn hay gọi tắt là S-PLP (Single PLP), hoặc có thể có nhiều kênh truyền PLP, gọi tắt là M-PLP (Multiple PLP). Một dịch vụ không thể sử dụng nhiều hơn bốn kênh truyền PLP. Đối với hệ thống LDM có hai lớp, hai kênh truyền PLP được sử dụng, mỗi kênh được sử dụng cho một lớp.

Khối lập lịch biểu 11200 thu các dòng dữ liệu đầu vào chứa các gói đã được đóng gói và hướng dẫn cách thức để các gói này được phân định cho các tài nguyên tầng vật lý. Cụ thể, khối lập lịch biểu 11200 hướng dẫn cách thức để khối tạo khung dải gốc sẽ xuất ra các khung dải gốc.

Các tài sản chức năng của khối lập lịch biểu 11200 được xác định dựa vào (các) kích thước dữ liệu và (các) lần phân phối. Tầng vật lý có thể phân phối các phần dữ liệu ở những lần phân phối khác nhau. Khối lập lịch biểu 11200 sử dụng dữ liệu đầu vào và thông tin ở trong các gói dữ liệu đã được đóng gói, siêu dữ liệu về chất lượng dịch vụ dành cho các gói dữ liệu đã được đóng gói, mô hình bộ nhớ đệm hệ thống, các điều kiện ràng buộc và cấu hình để quản lý hệ thống, và đưa ra lời giải phù hợp xét về mặt cấu hình cho các thông số tầng vật lý. Lời giải tương ứng tùy thuộc vào cấu hình và sẽ điều chỉnh các thông số và phổ chung khả dụng.

Trong khi đó, hoạt động của khối lập lịch biểu 11200 bị chi phối bởi sự kết hợp giữa các cấu hình động, tựa tĩnh và tĩnh. Việc xác định các điều kiện chi phối này tùy

thuộc vào từng phương án thực hiện.

Ngoài ra, nhiều nhất là bốn kênh truyền PLP sẽ được sử dụng cho mỗi dịch vụ. Nhiều dịch vụ có nhiều khối đan xen theo thời gian có thể được thiết kế, với tổng số tối đa là 64 kênh truyền PLP cho các dải thông 6 MHz, 7 MHz hoặc 8 MHz. Khối tạo khung dải gốc 11300, như được thể hiện trên Fig.3A, gồm có ba khối, khối thiết kế khung dải gốc 3100, 3100-1, ..., 3100-n, khối thiết kế phần đầu của khung dải gốc 3200, 3200-1, ..., 3200-n, và khối xáo trộn khung dải gốc 3300, 3300-1, ..., 3300-n. Ở chế độ hoạt động M-PLP, khối tạo khung dải gốc tạo ra nhiều khung PLP, nếu cần.

Khung dải gốc 3500, như được thể hiện trên Fig.3B, gồm có phần đầu của khung dải gốc 3500-1 và phần dữ liệu hữu ích 3500-2 chứa các gói chung. Các khung dải gốc có độ dài cố định K_{payload} . Các gói chung 3610-3650 sẽ được ánh xạ lên các khung dải gốc 3500 theo thứ tự. Nếu các gói chung 3610-3650 không vừa khít trong khung dải gốc, thì các gói đó sẽ được tách ra cho khung dải gốc hiện thời và khung dải gốc kế tiếp. Gói chỉ được phép phân tách theo đơn vị byte.

Khối thiết kế phần đầu của khung dải gốc 3200, 3200-1, ..., 3200-n tạo cấu hình cho phần đầu của khung dải gốc. Phần đầu của khung dải gốc 3500-1, như được thể hiện trên Fig.3B, gồm có ba phần, đó là phần đầu cơ bản 3710, phần đầu tùy chọn (hay trường tùy chọn 3720) và trường mở rộng 3730. Trong đó, phần đầu cơ bản 3710 có mặt trong mọi khung dải gốc, còn phần đầu tùy chọn 3720 và trường mở rộng 3730 có thể không thường xuyên có mặt.

Đặc trưng chính của phần đầu cơ bản 3710 là để tạo ra con trỏ chứa giá trị độ lệch tính theo byte so với điểm đầu của gói chung kế tiếp trong khung dải gốc. Khi gói chung bắt đầu ở điểm đầu khung dải gốc, thì giá trị con trỏ bằng không. Nếu không có gói chung bắt đầu ở điểm đầu trong khung dải gốc, thì giá trị con trỏ bằng 8191, và phần đầu cơ bản dài 2-byte có thể được sử dụng.

Trường mở rộng (hay phần đầu mở rộng) 3730 sau đó có thể được sử dụng, ví dụ, cho số đếm gói trong khung dải gốc, dấu thời gian trong khung dải gốc, và thông tin báo hiệu khác, v.v..

Khối xáo trộn khung dải gốc 3300, 3300-1, ..., 3300-n xáo trộn khung dải gốc.

Để đảm bảo rằng phần dữ liệu hữu ích khi được ánh xạ lên các chòm điểm không thường hay ánh xạ lên cùng một điểm, như khi phần dữ liệu hữu ích được ánh xạ lên các chòm điểm có dãy lặp, thì phần dữ liệu hữu ích sẽ luôn luôn được xáo trộn trước khi mã hoá sửa lỗi trước.

Các dãy xáo trộn sẽ được tạo ra bằng thanh ghi dịch chuyển 16-bit có 9 đầu ra hồi tiếp. Tám trong số các đầu ra của thanh ghi dịch chuyển được chọn để làm thành một byte ngẫu nhiên hoá cố định, trong đó mỗi bit từ byte này được sử dụng riêng biệt cho phép toán XOR với dữ liệu đầu vào tương ứng. Các bit dữ liệu được thực hiện phép toán XOR giữa bit có giá trị cao nhất (Most Significant Bit, MSB) với bit MSB và cứ tiếp tục như vậy cho tới bit có giá trị thấp nhất (Least Significant Bit, LSB) với bit LSB. Đa thức sinh là $G(x) = 1 + X + X^3 + X^6 + X^7 + X^{11} + X^{12} + X^{13} + X^{16}$.

Fig.4 thể hiện thanh ghi dịch chuyển của bộ mã hoá dãy nhị phân giả ngẫu nhiên (Pseudo Random Binary Sequence, PRBS) để xáo trộn khung dài gốc theo phương án làm ví dụ thực hiện sáng chế, trong đó việc nạp dãy nhị phân này vào thanh ghi PRBS, như được thể hiện trên Fig.4, sẽ bắt đầu ở điểm đầu của mỗi khung dài gốc.

Fig.5 là sơ đồ khối thể hiện cấu hình chi tiết của khối BICM được thể hiện trên Fig.1A.

Như được thể hiện trên Fig.5, khối BICM bao gồm khối FEC 12100, 12100-1, ..., 12100-n, khối đan xen bit 12200, 12200-1, ..., 12200-n và khối ánh xạ 12300, 12300-1, ..., 12300-n.

Dữ liệu nhập vào khối FEC 12100, 12100-1, ..., 12100-n là khung dài gốc, có độ dài K_{payload} , và dữ liệu đầu ra từ khối FEC là khung FEC. Khối FEC 12100, 12100-1, ..., 12100-n được thực hiện bằng cách ghép mã ngoài và mã trong với phần thông tin. Khung FEC có độ dài N_{inner} . Có hai độ dài khác nhau được xác định cho mã LDPC: $N_{\text{inner}} = 64800$ bit và $N_{\text{inner}} = 16200$ bit.

Mã ngoài được thực hiện dưới dạng một trong số các mã ngoài Bose, Ray-Chaudhuri và Hocquenghem (BCH), mã kiểm dư chẵn lẻ (Cyclic Redundancy Check, CRC) hoặc mã khác. Mã trong được thực hiện dưới dạng mã kiểm tra chẵn lẻ mật độ thấp (LDPC). Hai mã FEC là BCH và LDPC là các mã có hệ thống trong đó phần

thông tin I được đưa vào trong từ mã. Do đó, từ mã thu được là kết quả của việc ghép thông tin hoặc phần dữ liệu hữu ích, phần chẵn lẻ của mã BCH hoặc CRC và phần chẵn lẻ của mã LDPC, như được thể hiện trên Fig.6A.

Việc sử dụng mã LDPC mang tính chất bắt buộc và được dùng để tạo ra dữ liệu dư cần thiết để phát hiện lỗi. Có hai cấu trúc LDPC khác nhau được xác định, hai cấu trúc này được gọi là loại A và loại B. Loại A có cấu trúc mã cho hiệu suất cao hơn ở các tỷ lệ mã thấp, còn loại B có cấu trúc mã cho hiệu suất cao hơn ở các tỷ lệ mã cao. Thông thường, các mã có độ dài $N_{\text{inner}} = 64800$ bit được dự tính sử dụng. Tuy nhiên, đối với các ứng dụng trong đó chú trọng đến độ trễ, hoặc ưu tiên sử dụng bộ mã hoá/giải mã có cấu trúc đơn giản hơn, thì các mã có độ dài $N_{\text{inner}} = 16200$ bit cũng có thể được sử dụng.

Mã ngoài BCH và CRC có M_{outer} bit bổ sung vào khung dải gốc đầu vào. Mã ngoài BCH được sử dụng để hạ thấp sàn lỗi LDPC cố hữu bằng cách hiệu chỉnh số lượng lỗi bit quy định trước. Khi sử dụng các mã BCH, độ dài M_{outer} bằng 192 bit (cho các mã có độ dài $N_{\text{inner}} = 64800$ bit) và bằng 168 bit (cho các mã có độ dài $N_{\text{inner}} = 16200$ bit). Khi sử dụng mã CRC, độ dài M_{outer} bằng 32 bit. Khi không sử dụng mã BCH hoặc mã CRC, độ dài M_{outer} bằng không. Mã ngoài có thể được loại bỏ nếu thấy rằng khả năng sửa lỗi của mã trong phù hợp với ứng dụng. Khi không có mã ngoài, cấu trúc của khung FEC giống như được thể hiện trên Fig.6B.

Fig.7 là sơ đồ khối thể hiện cấu hình chi tiết của khối đan xen bit được thể hiện trên Fig.6.

Từ mã LDPC của bộ mã hoá LDPC, tức là khung FEC, sẽ được đan xen bit bằng khối đan xen bit 14200. Khối đan xen bit 14200 bao gồm bộ đan xen bit chẵn lẻ 14210, bộ đan xen nhóm bit 14220 và bộ đan xen khối 14230. Trong đó, bộ đan xen bit chẵn lẻ không được sử dụng cho các mã loại A và chỉ được sử dụng cho các mã loại B.

Bộ đan xen bit chẵn lẻ 14210 biến đổi cấu trúc dạng bậc thang của phần chẵn lẻ trong ma trận kiểm tra chẵn lẻ LDPC thành cấu trúc tựa tuần hoàn giống như phần thông tin trong ma trận này.

Trong khi đó, các bit mã hoá LDPC đã được đan xen bit chẵn lẻ được phân tách ra thành $N_{\text{group}} = N_{\text{inner}}/360$ nhóm bit, và bộ đan xen nhóm bit 14220 sắp xếp lại thứ tự của

các nhóm bit.

Bộ đan xen khối 14230 đan xen khối cho từ mã LDPC đã được đan xen theo đơn vị nhóm bit.

Cụ thể, bộ đan xen khối 14230 phân chia các cột ra thành phần 1 và phần 2 dựa vào số lượng cột của bộ đan xen khối 14230 và số lượng bit tạo nên nhóm bit. Ngoài ra, bộ đan xen khối 14230 ghi các bit vào phần 1 của mỗi cột theo hướng cột, và ghi theo thứ tự lần lượt các bit vào phần 2 của mỗi cột theo hướng cột, và sau đó đọc các bit đã ghi trong mỗi cột theo hướng hàng.

Trong trường hợp này, các bit tạo nên các nhóm bit trong phần 1 có thể được ghi vào cùng một cột, còn các bit tạo nên các nhóm bit trong phần 2 có thể được ghi vào ít nhất hai cột.

Quay lại Fig.5, khối ánh xạ 12300, 12300-1, ..., 12300-n ánh xạ các bit đã được mã hoá FEC và đan xen bit lên các điểm trong chòm điểm điều biến biên độ vuông góc (Quadrature Amplitude Modulation, QAM) có giá trị phức. Với mức độ mạnh nhất, sơ đồ điều biến dịch pha vuông góc (Quaternary Phase Shift Keying, QPSK) được sử dụng. Với các chòm điểm bậc cao hơn (từ 16-QAM đến 4096-QAM), các chòm điểm điều biến không đồng đều được quy định và các chòm điểm này được tùy biến phù hợp với mỗi tỷ lệ mã.

Mỗi khung FEC sẽ được ánh xạ lên một khối FEC bằng cách trước tiên phân kênh các bit đầu vào thành các từ ô dữ liệu song song và sau đó ánh xạ các từ ô này lên các giá trị trong chòm điểm.

Fig.8 là sơ đồ khối thể hiện cấu hình chi tiết của khối tạo khung/dan xen được thể hiện trên Fig.1A.

Như được thể hiện trên Fig.8, khối tạo khung/dan xen 14300 bao gồm khối đan xen theo thời gian 14310, khối tạo khung 14320 và khối đan xen theo tần số 14330.

Dữ liệu nhập vào khối đan xen theo thời gian 14310 và khối tạo khung 14320 có thể là các kênh M-PLP, nhưng dữ liệu đầu ra của khối tạo khung 14320 là các ký hiệu OFDM, các ký hiệu này được sắp xếp thành các khung. Bộ đan xen theo tần số nằm ở trong khối đan xen theo tần số 14330 xử lý các ký hiệu OFDM.

Cấu hình của bộ đan xen theo thời gian (Time Interleaver, TI) nằm ở trong khối đan xen theo thời gian 14310 phụ thuộc vào số lượng kênh truyền PLP được sử dụng. Khi chỉ có một kênh truyền PLP hoặc khi sử dụng hệ thống LDM, thì chỉ có bộ đan xen chập được sử dụng, còn khi có nhiều kênh truyền PLP thì bộ đan xen lai gồm có bộ đan xen ô, bộ đan xen khối và bộ đan xen chập được sử dụng. Dữ liệu nhập vào khối đan xen theo thời gian 14310 là dòng dữ liệu gồm các ô được xuất ra từ khối ánh xạ (Fig.5, 14300, 14300-1, ..., 14300-n), và dữ liệu đầu ra của khối đan xen theo thời gian 14310 cũng là dòng dữ liệu gồm các ô được đan xen theo thời gian.

Fig.9A thể hiện khối đan xen theo thời gian cho kênh truyền PLP đơn (S-PLP), và khối đan xen này chỉ có bộ đan xen chập.

Fig.9B thể hiện khối đan xen theo thời gian cho nhiều kênh truyền PLP (M-PLP), và khối đan xen này có thể được phân chia thành vài khối con như được thể hiện trên hình vẽ.

Khối tạo khung 14320 ánh xạ các khung đã đan xen lên ít nhất một khung truyền. Cụ thể, khối tạo khung 14320 thu dữ liệu đầu vào (ví dụ ô dữ liệu) từ ít nhất một kênh truyền tầng vật lý và xuất ra các ký hiệu.

Ngoài ra, khối tạo khung 14320 tạo ra ít nhất một ký hiệu đặc biệt được gọi là ký hiệu mở đầu. Các ký hiệu này được xử lý giống nhau trong khối tạo ra dạng sóng được mô tả dưới đây.

Fig.10 là hình vẽ thể hiện ví dụ về khung truyền theo phương án làm ví dụ thực hiện sáng chế.

Như được thể hiện trên Fig.10, khung truyền gồm có ba phần, phần khởi động, phần mở đầu và phần dữ liệu hữu ích. Mỗi phần trong số ba phần này chứa ít nhất một ký hiệu.

Trong khi đó, mục đích của khối đan xen theo tần số 14330 là nhằm đảm bảo rằng nhiễu kéo dài trong một phần phổ sẽ không làm suy giảm hiệu suất của một kênh truyền PLP cụ thể mất cân đối so với các kênh truyền PLP khác. Bộ đan xen theo tần số 14330, hoạt động trên tất cả các ô dữ liệu của một ký hiệu OFDM, ánh xạ các ô dữ liệu từ khối tạo khung 14320 lên N sóng mang dữ liệu.

Fig.11 là sơ đồ khối thể hiện cấu hình chi tiết của khối tạo ra dạng sóng được thể

hiện trên Fig.1A.

Như được thể hiện trên Fig.11, khối tạo ra dạng sóng 14000 bao gồm khối chèn sóng chủ 14100, khối xử lý nhiều đầu vào một đầu ra (Multiple Input Single Output, MISO) 14200, khối biến đổi Fourier nhanh ngược (Inverse Fast Fourier Transform, IFFT) 14300, khối giảm tỷ lệ công suất đỉnh trên công suất trung bình (Peak to Average Power Ratio, PAPR) 14400, khối chèn khoảng bảo vệ (Guard Interval, GI) 14500 và khối khởi động 14600.

Khối chèn sóng chủ 14100 chèn sóng chủ vào các ô trong khung OFDM.

Các ô trong khung OFDM được điều biến theo thông tin chuẩn có giá trị được truyền là đã biết đối với thiết bị thu tín hiệu.

Các ô chứa thông tin chuẩn được truyền ở mức công suất tăng. Các ô này được gọi là các ô sóng chủ phân tán, liên tục, ngoài rìa, đầu và cuối khung. Giá trị của thông tin sóng chủ được tìm ra từ dãy chuẩn, là một dãy gồm các giá trị, mỗi giá trị cho một sóng mang được truyền trên một ký hiệu cho trước bất kỳ.

Các sóng chủ có thể được sử dụng để đồng bộ hoá khung, đồng bộ hoá tần số, đồng bộ hoá thời gian, đánh giá kênh, nhận dạng chế độ truyền, và cũng có thể được sử dụng để theo dõi nhiễu pha.

Các sóng chủ được điều biến theo thông tin chuẩn, và dãy chuẩn được áp dụng cho tất cả các sóng chủ (ví dụ các sóng chủ phân tán, liên tục, ngoài rìa, đầu và cuối khung) trong mọi ký hiệu của khung kể cả ký hiệu đầu và cuối khung.

Thông tin chuẩn, thu được từ dãy chuẩn, được truyền trong các ô sóng chủ phân tán trong mọi ký hiệu của khung ngoại trừ ký hiệu đầu và cuối khung.

Ngoài các sóng chủ phân tán nêu trên, nhiều sóng chủ liên tục được chèn vào trong mọi ký hiệu của khung ngoại trừ ký hiệu đầu và cuối khung. Số lượng và vị trí của các sóng chủ liên tục phụ thuộc vào bậc biến đổi Fourier nhanh (Fast Fourier Transform, FFT) và mẫu sóng chủ phân tán đang sử dụng.

Khối MISO 14200 áp dụng kỹ thuật xử lý MISO.

Phương pháp sử dụng tập hợp bộ lọc mã phân tập truyền (Transmit Diversity Code

Filter Set) là phương pháp làm biến dạng trước MISO để khử tương quan giả tạo cho các tín hiệu từ nhiều thiết bị truyền tín hiệu trong mạng đơn tần nhằm cực tiểu hoá sự giao thoa giảm tiềm ẩn. Các bộ lọc vùng tần số tuyến tính được sử dụng sao cho có thể bù đắp trong thiết bị thu tín hiệu như là một phần của quy trình cân bằng. Thiết kế bộ lọc được xác định dựa trên cơ sở tạo ra các bộ lọc toàn thông với sự tương quan chéo đã được cực tiểu hoá trên tất cả các cặp bộ lọc với điều kiện ràng buộc là số lượng thiết bị truyền tín hiệu $M \in \{2,3,4\}$ và khoảng giá trị ở miền thời gian của các bộ lọc $N \in \{64,256\}$. Các bộ lọc có khoảng giá trị ở miền thời gian dài hơn sẽ nâng cao khả năng khử tương quan, nhưng khoảng giá trị ở miền thời gian của các bộ lọc như vậy lại làm giảm độ dài khoảng bảo vệ hữu hiệu, và cần phải tính đến điều này khi chọn tập hợp bộ lọc cho một cấu trúc mạng cụ thể.

Khối IFFT 14300 xác định cấu trúc OFDM để sử dụng cho mỗi chế độ truyền. Tín hiệu truyền được sắp xếp thành các khung. Mỗi khung có độ dài T_F , và chứa L_F ký hiệu OFDM. N khung tạo thành một siêu khung. Mỗi ký hiệu được tạo bởi một tập hợp gồm K_{total} sóng mang được truyền với thời khoảng T_S . Mỗi ký hiệu bao gồm phần sử dụng được có thời khoảng T_U và khoảng bảo vệ có thời khoảng Δ . Khoảng bảo vệ chứa một dãy tuần hoàn của phần sử dụng được, T_U , và được chèn vào trước dãy đó.

Khối PAPR 14400 áp dụng kỹ thuật giảm tỷ lệ công suất đỉnh trên công suất trung bình.

Khối chèn GI 14500 chèn khoảng bảo vệ vào trong mỗi khung.

Khối khởi động 14600 tạo tiền tố cho tín hiệu khởi động ở trước mỗi khung.

Fig.12 là sơ đồ khối thể hiện cấu trúc của thông tin báo hiệu theo phương án làm ví dụ thực hiện sáng chế.

Khối xử lý tín hiệu đầu vào 11000 có khối lập lịch biểu 11200. Khối BICM 15000 có khối tạo ra thông tin báo hiệu tầng L1 15100, khối mã hoá FEC 15200-1 và 15200-2, khối đan xen bit 15300-2, khối phân kênh 15400-2, khối ánh xạ lên chòm điểm 15500-1 và 15500-2. Khối tạo ra thông tin báo hiệu tầng L1 15100 có thể nằm ở trong khối xử lý tín hiệu đầu vào 11000 theo phương án làm ví dụ thực hiện sáng chế.

n dữ liệu dịch vụ lần lượt được ánh xạ lên các kênh truyền tầng vật lý từ PLP0 đến PLPn. Khối lập lịch biểu 11200 xác định vị trí, phương pháp điều biến và tỷ lệ mã cho mỗi kênh truyền PLP để ánh xạ nhiều kênh truyền PLP lên một tầng vật lý T2. Nói cách khác, khối lập lịch biểu 11200 tạo ra thông tin báo hiệu tầng L1. Khối lập lịch biểu 11200 có thể xuất ra thông tin về trường động trong thông tin báo hiệu tầng L1-sau của khung hiện thời, sử dụng khối tạo khung/đan xen 13000 (Fig.1), khối này có thể được gọi là khối tạo khung. Ngoài ra, khối lập lịch biểu 11200 có thể truyền thông tin báo hiệu tầng L1 đến khối BICM 15000. Thông tin báo hiệu tầng L1 bao gồm thông tin báo hiệu tầng L1-trước và thông tin báo hiệu tầng L1-sau.

Khối tạo ra thông tin báo hiệu tầng L1 15100 có thể phân biệt thông tin báo hiệu tầng L1-trước với thông tin báo hiệu tầng L1-sau để xuất ra các thông tin này. Các khối mã hoá FEC 15200-1 và 15200-2 thực hiện các bước mã hoá tương ứng trong đó có thao tác rút gọn và đục lỗ cho thông tin báo hiệu tầng L1-trước và thông tin báo hiệu tầng L1-sau. Khối đan xen bit 15300-2 thực hiện quy trình đan xen theo đơn vị bit cho thông tin báo hiệu tầng L1-sau đã được mã hoá. Khối phân kênh 15400-2 điều chỉnh hiệu suất của các bit bằng cách thay đổi thứ tự của các bit tạo nên các ô và xuất ra các ô gồm nhiều bit. Hai khối ánh xạ lên chòm điểm 15500-1 và 15500-2 lần lượt ánh xạ thông tin báo hiệu tầng L1-trước và thông tin báo hiệu tầng L1-sau lên các chòm điểm. Thông tin báo hiệu tầng L1-trước và thông tin báo hiệu tầng L1-sau được xử lý bằng các quy trình nêu trên sẽ được xuất ra ở trong mỗi khung bởi khối tạo khung/đan xen 13000 (Fig.1).

Fig.13 thể hiện cấu trúc của thiết bị thu tín hiệu theo phương án thực hiện sáng chế.

Thiết bị thu tín hiệu phát rộng 20000 theo phương án thực hiện sáng chế có thể tương ứng với thiết bị truyền tín hiệu phát rộng 10000, đã được mô tả dựa vào Fig.1. Thiết bị thu tín hiệu phát rộng 20000 theo phương án thực hiện sáng chế có thể bao gồm môđun đồng bộ hoá và giải điều biến 21000, môđun phân tích cú pháp khung 22000, môđun khử ánh xạ và giải mã 23000, môđun xử lý đầu ra 24000 và môđun giải mã thông tin báo hiệu 25000. Hoạt động của mỗi môđun trong thiết bị thu tín hiệu phát rộng 20000 sẽ được mô tả dưới đây.

Môđun đồng bộ hoá và giải điều biến 21000 có thể thu các tín hiệu đầu vào thông qua m anten thu, thực hiện bước dò tìm và đồng bộ hoá tín hiệu từ hệ thống tương ứng

với thiết bị thu tín hiệu phát rộng 20000 và thực hiện bước giải điều biến tương ứng với quy trình đảo ngược của quy trình đã được thực hiện ở thiết bị truyền tín hiệu phát rộng 10000.

Môđun phân tích cú pháp khung 22000 có thể phân tích cú pháp cho các khung tín hiệu đầu vào và tách ra dữ liệu mà dịch vụ do người dùng chọn được truyền qua đó. Nếu thiết bị truyền tín hiệu phát rộng 10000 thực hiện quy trình đan xen, thì môđun phân tích cú pháp khung 22000 có thể thực hiện bước giải đan xen tương ứng với quy trình đảo ngược của quy trình đan xen. Trong trường hợp này, vị trí của tín hiệu và dữ liệu cần tách ra có thể thu được bằng cách giải mã dữ liệu xuất ra từ môđun giải mã thông tin báo hiệu 25200 để khôi phục thông tin lập lịch biểu được tạo ra bằng thiết bị truyền tín hiệu phát rộng 10000.

Môđun khử ánh xạ và giải mã 23000 có thể biến đổi các tín hiệu đầu vào thành dữ liệu ở miền bit và sau đó giải đan xen cho dữ liệu này nếu cần. Môđun khử ánh xạ và giải mã 23000 có thể thực hiện bước khử ánh xạ cho ánh xạ được áp dụng nhằm nâng cao hiệu suất truyền và sửa lỗi được tạo ra trên kênh truyền trong quá trình giải mã. Trong trường hợp này, môđun khử ánh xạ và giải mã 23000 có thể thu được các thông số truyền cần thiết để khử ánh xạ và giải mã bằng cách giải mã dữ liệu xuất ra từ môđun giải mã thông tin báo hiệu 25000.

Môđun xử lý đầu ra 24000 có thể thực hiện các quy trình đảo ngược của các quy trình nén/xử lý tín hiệu đã được áp dụng ở thiết bị truyền tín hiệu phát rộng 10000 nhằm nâng cao hiệu suất truyền. Trong trường hợp này, môđun xử lý đầu ra 24000 có thể thu được thông tin điều khiển cần thiết từ dữ liệu xuất ra từ môđun giải mã thông tin báo hiệu 25000. Tín hiệu đầu ra của môđun xử lý đầu ra 24000 tương ứng với tín hiệu đầu vào của thiết bị truyền tín hiệu phát rộng 10000, và có thể là dòng TS theo tiêu chuẩn MPEG, dòng IP (v4 hoặc v6) và dòng chung.

Môđun giải mã thông tin báo hiệu 25000 có thể thu được thông tin báo hiệu tầng vật lý (Physical Layer Signaling, PLS) từ tín hiệu đã được giải điều biến bằng môđun đồng bộ hoá và giải điều biến 21000. Như đã nêu trên, môđun phân tích cú pháp khung 22000, môđun khử ánh xạ và giải mã 23000 và môđun xử lý đầu ra 24000 có thể thực hiện các chức năng của chúng bằng cách sử dụng dữ liệu xuất ra từ môđun giải mã thông tin báo

hiệu 25000.

Fig.14 thể hiện môđun đồng bộ hoá và giải điều biến theo phương án thực hiện sáng chế.

Như được thể hiện trên Fig.14, môđun đồng bộ hoá và giải điều biến 21000 theo phương án thực hiện sáng chế tương ứng với môđun đồng bộ hoá và giải điều biến của thiết bị thu tín hiệu phát rộng 20000 sử dụng m anten thu và có thể có m khối xử lý để giải điều biến cho các tín hiệu tương ứng được nhập vào qua m đường tín hiệu. m khối xử lý có thể thực hiện quy trình xử lý giống nhau. Hoạt động của khối xử lý thứ nhất 21000 trong số m khối xử lý được mô tả dưới đây.

Khối xử lý thứ nhất 21000 có thể bao gồm khối điều hướng 21100, khối biến đổi tín hiệu dạng tương tự thành dạng số (Analog-to-Digital Converter, ADC) 21200, khối dò tìm phần mở đầu 21300, khối dò tìm dây bảo vệ 21400, khối biến đổi dạng sóng 21500, khối đồng bộ hoá thời gian/tần số 21600, khối dò tìm tín hiệu chuẩn 21700, khối cân bằng kênh 21800 và khối biến đổi ngược dạng sóng 21900.

Khối điều hướng 21100 có thể chọn một dải tín hiệu theo yêu cầu, bù cho biên độ của tín hiệu thu được và cung cấp tín hiệu đã được bù cho khối biến đổi ADC 21200.

Khối biến đổi ADC 21200 có thể biến đổi tín hiệu xuất ra từ khối điều hướng 21100 thành tín hiệu dạng số.

Khối dò tìm phần mở đầu 21300 có thể dò tìm phần mở đầu (hay tín hiệu mở đầu hoặc ký hiệu mở đầu) để kiểm tra xem tín hiệu dạng số có phải là tín hiệu từ hệ thống tương ứng với thiết bị thu tín hiệu phát rộng 20000 hay không. Trong trường hợp này, khối dò tìm phần mở đầu 21300 có thể giải mã các thông số truyền cơ bản thu được thông qua phần mở đầu.

Khối dò tìm dây bảo vệ 21400 có thể dò tìm dây bảo vệ trong tín hiệu dạng số. Khối đồng bộ hoá thời gian/tần số 21600 có thể thực hiện chức năng đồng bộ hoá thời gian/tần số bằng cách sử dụng dây bảo vệ tìm được và khối cân bằng kênh 21800 có thể đánh giá kênh dựa vào dây được thu/khôi phục bằng cách sử dụng dây bảo vệ tìm được.

Khối biến đổi dạng sóng 21500 có thể thực hiện phép biến đổi đảo ngược của phép biến đổi ngược dạng sóng đã được thực hiện ở thiết bị truyền tín hiệu phát rộng 10000.

Khi hệ thống truyền/thu tín hiệu phát rộng theo một phương án thực hiện sáng chế là hệ thống nhiều sóng mang, thì khối biến đổi dạng sóng 21500 có thể thực hiện phép biến đổi FFT. Ngoài ra, khi hệ thống truyền/thu tín hiệu phát rộng theo phương án thực hiện sáng chế là hệ thống một sóng mang, thì khối biến đổi dạng sóng 21500 có thể không được sử dụng nếu tín hiệu thu được ở miền thời gian được xử lý ở miền tần số hoặc được xử lý ở miền thời gian.

Khối đồng bộ hoá thời gian/tần số 21600 có thể thu dữ liệu đầu ra của khối dò tìm phần mở đầu 21300, khối dò tìm dây bảo vệ 21400 và khối dò tìm tín hiệu chuẩn 21700 và thực hiện chức năng đồng bộ hoá thời gian và đồng bộ hoá tần số sóng mang trong đó có dò tìm dây bảo vệ và xác định vị trí cửa sổ khối trên tín hiệu tìm được. Trong đó, khối đồng bộ hoá thời gian/tần số 21600 có thể hồi tiếp tín hiệu đầu ra của khối biến đổi dạng sóng 21500 để đồng bộ hoá tần số.

Khối dò tìm tín hiệu chuẩn 21700 có thể dò tìm tín hiệu chuẩn thu được. Do đó, thiết bị thu tín hiệu phát rộng 20000 theo phương án thực hiện sáng chế có thể thực hiện chức năng đồng bộ hoá và đánh giá kênh.

Khối cân bằng kênh 21800 có thể đánh giá kênh truyền từ mỗi anten truyền đến mỗi anten thu dựa vào dây bảo vệ hoặc tín hiệu chuẩn và thực hiện bước cân bằng kênh trên dữ liệu thu được sử dụng kênh đã được đánh giá.

Khối biến đổi ngược dạng sóng 21900 có thể khôi phục miền ban đầu cho dữ liệu thu được khi khối biến đổi dạng sóng 21500 thực hiện bước biến đổi dạng sóng để đồng bộ hoá và đánh giá/cân bằng kênh một cách có hiệu quả. Nếu hệ thống truyền/thu tín hiệu phát rộng theo phương án thực hiện sáng chế là hệ thống một sóng mang, thì khối biến đổi dạng sóng 21500 có thể thực hiện phép biến đổi FFT để thực hiện chức năng đồng bộ hoá/đánh giá/cân bằng kênh ở miền tần số và khối biến đổi ngược dạng sóng 21900 có thể thực hiện phép biến đổi IFFT trên tín hiệu đã được cân bằng kênh để khôi phục các ký hiệu dữ liệu được truyền. Nếu hệ thống truyền/thu tín hiệu phát rộng theo phương án thực hiện sáng chế là hệ thống nhiều sóng mang, thì khối biến đổi ngược dạng sóng 21900 có thể không được sử dụng.

Các khối nêu trên có thể được loại bỏ hoặc thay thế bằng các khối có chức năng giống hoặc tương tự tùy theo thiết kế.

Fig.15 thể hiện môđun phân tích cú pháp khung theo phương án thực hiện sáng chế.

Như được thể hiện trên Fig.15, môđun phân tích cú pháp khung 22000 theo phương án thực hiện sáng chế có thể bao gồm ít nhất một bộ giải đan xen khối 22100 và ít nhất một bộ khử ánh xạ ô 22200.

Bộ giải đan xen khối 22100 có thể giải đan xen cho dữ liệu nhập vào qua các đường dữ liệu của m anten thu và đã được xử lý bằng môđun đồng bộ hoá và giải điều biến 21000 trên cơ sở khối dữ liệu. Trong trường hợp này, nếu thiết bị truyền tín hiệu phát rộng 10000 thực hiện quy trình đan xen theo cặp, thì bộ giải đan xen khối 22100 có thể xử lý hai dữ liệu liên tiếp dưới dạng là một cặp dữ liệu cho mỗi đường tín hiệu đầu vào. Do đó, bộ giải đan xen khối 22100 có thể xuất ra hai dữ liệu liên tiếp ngay khi bước giải đan xen đã được thực hiện. Ngoài ra, bộ giải đan xen khối 22100 có thể thực hiện quy trình đảo ngược của quy trình đan xen đã được thực hiện ở thiết bị truyền tín hiệu phát rộng 10000 để xuất ra dữ liệu theo thứ tự ban đầu.

Bộ khử ánh xạ ô 22200 có thể tách ra các ô tương ứng với dữ liệu chung, các ô tương ứng với các kênh dữ liệu và các ô tương ứng với thông tin PLS từ các khung dữ liệu thu được. Bộ khử ánh xạ ô 22200 có thể trộn dữ liệu được phân phối và truyền, sau đó xuất ra dữ liệu này dưới dạng dòng dữ liệu khi cần. Nếu hai ô dữ liệu đầu vào liên tiếp được xử lý theo cặp và được ánh xạ ở thiết bị truyền tín hiệu phát rộng 10000, thì bộ khử ánh xạ ô 22200 có thể thực hiện bước khử ánh xạ ô theo cặp để xử lý hai ô dữ liệu đầu vào liên tiếp dưới dạng là một đơn vị giống như quy trình đảo ngược của quy trình ánh xạ ở thiết bị truyền tín hiệu phát rộng 10000.

Ngoài ra, bộ khử ánh xạ ô 22200 có thể tách ra thông tin báo hiệu PLS thu được từ khung hiện thời thành thông tin PLS-trước và thông tin PLS-sau, và xuất ra thông tin PLS-trước và thông tin PLS-sau.

Các khối nêu trên có thể được loại bỏ hoặc thay thế bằng các khối có chức năng giống hoặc tương tự tùy theo thiết kế.

Fig.16 thể hiện môđun khử ánh xạ và giải mã theo phương án thực hiện sáng chế.

Môđun khử ánh xạ và giải mã 23000 được thể hiện trên Fig.16 có thể thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở môđun điều biến mã hoá đan xen bit

được thể hiện trên Fig.1.

Môđun điều biến mã hoá đan xen bit của thiết bị truyền tín hiệu phát rộng 10000 theo phương án thực hiện sáng chế có thể xử lý các kênh dữ liệu đầu vào bằng cách áp dụng độc lập phương pháp xử lý một đầu vào một đầu ra (Single Input Single Output, SISO), phương pháp xử lý nhiều đầu vào một đầu ra (MISO) và phương pháp xử lý nhiều đầu vào nhiều đầu ra (MIMO) cho các kênh dữ liệu và đặt các kênh dữ liệu đó vào các đường tín hiệu tương ứng, như đã nêu trên. Vì vậy, môđun khử ánh xạ và giải mã 23000 được thể hiện trên Fig.16 có thể bao gồm các khối để xử lý dữ liệu xuất ra từ môđun phân tích cú pháp khung theo phương pháp SISO, MISO và MIMO tương ứng với thiết bị truyền tín hiệu phát rộng 10000.

Như được thể hiện trên Fig.16, môđun khử ánh xạ và giải mã 23000 theo phương án thực hiện sáng chế có thể bao gồm khối thứ nhất 23100 để xử lý theo phương pháp SISO, khối thứ hai 23200 để xử lý theo phương pháp MISO, khối thứ ba 23300 để xử lý theo phương pháp MIMO và khối thứ tư 23400 để xử lý thông tin PLS-trước/PLS-sau. Môđun khử ánh xạ và giải mã 23000 được thể hiện trên Fig.16 là một phương án làm ví dụ, và môđun này có thể chỉ có khối thứ nhất 23100 và khối thứ tư 23400, chỉ có khối thứ hai 23200 và khối thứ tư 23400 hoặc chỉ có khối thứ ba 23300 và khối thứ tư 23400 tùy theo thiết kế. Nghĩa là, môđun khử ánh xạ và giải mã 23000 có thể có các khối để xử lý các kênh dữ liệu theo các phương pháp giống nhau hoặc khác nhau tùy theo thiết kế.

Các khối trong môđun khử ánh xạ và giải mã 23000 sẽ được mô tả dưới đây.

Khối thứ nhất 23100 xử lý kênh dữ liệu đầu vào theo phương pháp SISO và có thể bao gồm khối giải đan xen theo thời gian 23110, khối giải đan xen ô 23120, khối khử ánh xạ chòm điểm 23130, khối dồn kênh dữ liệu ô thành dòng bit 23140, khối giải đan xen bit 23150 và khối giải mã FEC 23160.

Khối giải đan xen theo thời gian 23110 có thể thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở khối đan xen theo thời gian 14310 được thể hiện trên Fig.8. Nghĩa là, khối giải đan xen theo thời gian 23110 có thể giải đan xen cho các ký hiệu đầu vào đã được đan xen ở miền thời gian về lại vị trí ban đầu của chúng.

Khối giải đan xen ô 23120 có thể thực hiện quy trình đảo ngược của quy trình đã

được thực hiện ở khối đan xen ô được thể hiện trên Fig.9A. Nghĩa là, khối giải đan xen ô 23120 có thể giải đan xen vị trí cho các ô đã được trải ra trong một khối FEC về lại vị trí ban đầu của chúng. Khối giải đan xen ô 23120 có thể được loại bỏ.

Khối khử ánh xạ chòm điểm 23130 có thể thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở khối ánh xạ 12300 được thể hiện trên Fig.5. Nghĩa là, khối khử ánh xạ chòm điểm 23130 có thể khử ánh xạ cho ký hiệu đầu vào ở miền ký hiệu thành dữ liệu ở miền bit. Ngoài ra, khối khử ánh xạ chòm điểm 23130 có thể thực hiện bước tạo ra giá trị quyết định cứng và xuất ra dữ liệu bit có giá trị quyết định. Ngoài ra, khối khử ánh xạ chòm điểm 23130 có thể xuất ra giá trị tỷ số hợp lý dạng loga (Log-Likelihood Ratio, LLR) của mỗi bit, giá trị này tương ứng với giá trị quyết định mềm hoặc giá trị xác suất. Nếu thiết bị truyền tín hiệu phát rộng 10000 sử dụng một chòm điểm xoay để thu được hệ số phân tập bổ sung, thì khối khử ánh xạ chòm điểm 23130 có thể thực hiện bước khử ánh xạ LLR hai chiều tương ứng với chòm điểm xoay. Trong đó, khối khử ánh xạ chòm điểm 23130 có thể tính giá trị LLR sao cho có thể bù cho độ trễ của thành phần I hoặc Q đã được tạo ra ở thiết bị truyền tín hiệu phát rộng 10000.

Khối dồn kênh dữ liệu ô thành dòng bit 23140 có thể thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở khối ánh xạ 12300 được thể hiện trên Fig.5. Nghĩa là, khối dồn kênh dữ liệu ô thành dòng bit 23140 có thể khôi phục dữ liệu bit đã được ánh xạ trở về các dòng bit ban đầu.

Khối giải đan xen bit 23150 có thể thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở khối đan xen bit 12200 được thể hiện trên Fig.5. Nghĩa là, khối giải đan xen bit 23150 có thể giải đan xen các dòng bit xuất ra từ khối dồn kênh dữ liệu ô thành dòng bit 23140 theo thứ tự ban đầu.

Khối giải mã FEC 23460 có thể thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở khối mã hoá FEC 12100 được thể hiện trên Fig.5. Nghĩa là, khối giải mã FEC 23460 có thể sửa lỗi được tạo ra trên kênh truyền bằng cách thực hiện bước giải mã LDPC và giải mã BCH.

Khối thứ hai 23200 xử lý kênh dữ liệu đầu vào theo phương pháp MISO và có thể bao gồm khối giải đan xen theo thời gian, khối giải đan xen ô, khối khử ánh xạ chòm điểm, khối dồn kênh dữ liệu ô thành dòng bit, khối giải đan xen bit và khối giải mã FEC

giống như ở trong khối thứ nhất 23100, như được thể hiện trên Fig.16. Tuy nhiên, khối thứ hai 23200 khác với khối thứ nhất 23100 ở chỗ khối thứ hai 23200 còn bao gồm khối giải mã MISO 23210. Khối thứ hai 23200 thực hiện quy trình từ bước giải đan xen theo thời gian đến bước xuất ra dữ liệu giống như khối thứ nhất 23100 và do đó các khối tương ứng sẽ không được mô tả nữa.

Khối giải mã MISO 11110 có thể thực hiện quy trình đảo ngược của quy trình xử lý MISO ở thiết bị truyền tín hiệu phát rộng 10000. Nếu hệ thống truyền/thu tín hiệu phát rộng theo phương án thực hiện sáng chế sử dụng phương pháp mã hoá khối theo không gian-thời gian (Space-Time Block Coding, STBC), thì khối giải mã MISO 11110 có thể thực hiện phương pháp giải mã Alamouti.

Khối thứ ba 23300 xử lý kênh dữ liệu đầu vào theo phương pháp MIMO và có thể bao gồm khối giải đan xen theo thời gian, khối giải đan xen ô, khối khử ánh xạ chòm điểm, khối dồn kênh dữ liệu ô thành dòng bit, khối giải đan xen bit và khối giải mã FEC giống như ở trong khối thứ hai 23200, như được thể hiện trên Fig.16. Tuy nhiên, khối thứ ba 23300 khác với khối thứ hai 23200 ở chỗ khối thứ ba 23300 còn bao gồm khối giải mã MIMO 23310. Vai trò chính của khối giải đan xen theo thời gian, khối giải đan xen ô, khối khử ánh xạ chòm điểm, khối dồn kênh dữ liệu ô thành dòng bit và khối giải đan xen bit ở trong khối thứ ba 23300 giống như vai trò chính của các khối tương ứng ở trong khối thứ nhất 23100 và khối thứ hai 23200, tuy nhiên hoạt động của chúng có thể khác với khối thứ nhất 23100 và khối thứ hai 23200.

Khối giải mã MIMO 23310 có thể thu dữ liệu đầu ra của khối giải đan xen ô dùng làm tín hiệu đầu vào của m anten thu và thực hiện bước giải mã MIMO theo quy trình đảo ngược của quy trình xử lý MIMO ở thiết bị truyền tín hiệu phát rộng 10000. Khối giải mã MIMO 23310 có thể thực hiện phương pháp giải mã giá trị hợp lý tối đa để đạt được hiệu suất giải mã tối ưu hoặc thực hiện phương pháp giải mã cầu để giảm bớt độ phức tạp. Mặt khác, khối giải mã MIMO 23310 có thể đạt được hiệu suất giải mã cao hơn bằng cách thực hiện phương pháp tìm sai số bình phương trung bình tối thiểu (Minimum Mean Square Error, MMSE) hoặc thực hiện bước giải mã lặp theo phương pháp tìm MMSE.

Khối thứ tư 23400 xử lý thông tin PLS-trước/PLS-sau và có thể thực hiện phương

pháp giải mã SISO hoặc MISO.

Vai trò chính của khối giải đan xen theo thời gian, khối giải đan xen ô, khối khử ánh xạ chòm điểm, khối dồn kênh dữ liệu ô thành dòng bit và khối giải đan xen bit ở trong khối thứ tư 23400 giống như vai trò chính của các khối tương ứng ở trong khối thứ nhất 23100, khối thứ hai 23200 và khối thứ ba 23300, tuy nhiên hoạt động của chúng có thể khác với khối thứ nhất 23100, khối thứ hai 23200 và khối thứ ba 23300.

Khối giải mã FEC rút gọn/đọc lỗ 23410 có thể thực hiện bước khử rút gọn và khử đọc lỗ trên dữ liệu đã được rút gọn/đọc lỗ theo độ dài của thông tin PLS và sau đó thực hiện bước giải mã FEC trên dữ liệu đó. Trong trường hợp này, khối giải mã FEC dùng cho các kênh dữ liệu cũng có thể được dùng cho thông tin PLS. Do đó, không cần có thêm phần cứng giải mã FEC chỉ dùng riêng cho thông tin PLS và vì vậy thiết kế hệ thống sẽ đơn giản hơn và có thể đạt được hiệu suất mã hoá.

Các khối nêu trên có thể được loại bỏ hoặc thay thế bằng các khối có chức năng giống hoặc tương tự tùy theo thiết kế.

Môđun khử ánh xạ và giải mã theo phương án thực hiện sáng chế có thể xuất ra các kênh dữ liệu và thông tin PLS đã được xử lý cho các đường tín hiệu tương ứng để cung cấp cho môđun xử lý đầu ra, như được thể hiện trên Fig.16.

Fig.17 và Fig.18 thể hiện các môđun xử lý đầu ra theo các phương án thực hiện sáng chế.

Fig.17 thể hiện môđun xử lý đầu ra 24000 theo phương án thực hiện sáng chế. Môđun xử lý đầu ra 24000 được thể hiện trên Fig.17 thu một kênh dữ liệu xuất ra từ môđun khử ánh xạ, giải mã và xuất ra một dòng dữ liệu đầu ra.

Môđun xử lý đầu ra 24000 được thể hiện trên Fig.17 có thể bao gồm khối giải xáo trộn khung dải gốc 24100, khối xoá các bit đệm 24200, khối giải mã CRC-8 24300 và khối xử lý khung dải gốc 24400.

Khối giải xáo trộn khung dải gốc 24100 có thể giải xáo trộn dòng bit đầu vào bằng cách tạo ra dãy PRBS giống như dãy đã được sử dụng ở thiết bị truyền tín hiệu phát rộng cho dòng bit đầu vào và thực hiện phép toán XOR trên dãy PRBS và dòng bit này.

Khối xoá các bit đệm 24200 có thể xoá các bit đệm đã được chèn vào ở thiết bị

truyền tín hiệu phát rộng khi cần.

Khối giải mã CRC-8 24300 có thể kiểm tra lỗi khối bằng cách thực hiện bước giải mã CRC trên dòng bit thu được từ khối xoá các bit đệm 24200.

Khối xử lý khung dải gốc 24400 có thể giải mã thông tin được truyền thông qua phần đầu của khung dải gốc và khôi phục các dòng TS theo tiêu chuẩn MPEG, các dòng IP (v4 hoặc v6) hoặc các dòng chung sử dụng thông tin đã được giải mã.

Các khối nêu trên có thể được loại bỏ hoặc thay thế bằng các khối có chức năng giống hoặc tương tự tùy theo thiết kế.

Fig.18 thể hiện môđun xử lý đầu ra theo phương án khác của sáng chế. Môđun xử lý đầu ra 24000 được thể hiện trên Fig.18 thu nhiều kênh dữ liệu xuất ra từ môđun khử ánh xạ và giải mã. Quy trình giải mã nhiều kênh dữ liệu có thể là quy trình trộn dữ liệu chung thường áp dụng cho các kênh dữ liệu với các kênh dữ liệu có liên quan, và giải mã cho dữ liệu này, hoặc là quy trình đồng thời giải mã nhiều dịch vụ hoặc thành phần dịch vụ (kể cả dịch vụ dữ liệu video có khả năng mở rộng cấp độ) bằng thiết bị thu tín hiệu phát rộng.

Môđun xử lý đầu ra 24000 được thể hiện trên Fig.18 có thể bao gồm khối giải xáo trộn khung dải gốc, khối xoá các bit đệm, khối giải mã CRC-8 và khối xử lý khung dải gốc giống như ở trong môđun xử lý đầu ra được thể hiện trên Fig.17. Vai trò chính của các khối này tương ứng với vai trò chính của các khối đã được mô tả dựa vào Fig.17, tuy nhiên hoạt động của chúng có thể khác với các khối được thể hiện trên Fig.17.

Khối bộ nhớ đệm khử méo 24500 ở trong môđun xử lý đầu ra được thể hiện trên Fig.18 có thể bù cho độ trễ, đã được tạo ra ở thiết bị truyền tín hiệu phát rộng để đồng bộ hoá cho các kênh dữ liệu, theo thông số thời gian xuất ra (Time To Output, TTO) đã được khôi phục.

Khối chèn gói rỗng 24600 có thể khôi phục gói rỗng đã bị xoá ra khỏi dòng dữ liệu dựa vào thông số gói rỗng đã xoá (Deleted Null Packet, DNP) khôi phục được và xuất ra dữ liệu chung.

Khối tái tạo tín hiệu nhịp đồng bộ hoá thời gian (Time Synchronization, TS) 24700 có thể khôi phục sự đồng bộ hoá thời gian của các gói dữ liệu đầu ra dựa vào thông tin chuẩn thời gian của dòng dữ liệu đầu vào (Input Stream Time Reference, ISCR).

Khởi tái kết hợp theo tín hiệu TS 24800 có thể tái kết hợp dữ liệu chung với các kênh dữ liệu có liên quan, được xuất ra từ khối chèn gói rỗng 24600, để khôi phục các dòng dữ liệu TS theo tiêu chuẩn MPEG, các dòng IP (v4 hoặc v6) hoặc các dòng chung ban đầu. Thông tin TTO, DNT và ISCR có thể thu được thông qua phần đầu của khung dải gốc.

Khởi giải mã thông tin báo hiệu trong dải 24900 có thể giải mã và xuất ra thông tin báo hiệu tầng vật lý trong dải được truyền thông qua trường bit đệm trong mỗi khung FEC của kênh dữ liệu.

Môđun xử lý đầu ra được thể hiện trên Fig.18 có thể giải xáo trộn khung dải gốc cho thông tin PLS-trước và thông tin PLS-sau được nhập vào qua đường thông tin PLS-trước và đường thông tin PLS-sau tương ứng, và giải mã dữ liệu đã được giải xáo trộn để khôi phục thông tin PLS ban đầu. Thông tin PLS đã khôi phục được cung cấp cho bộ điều khiển hệ thống nằm ở trong thiết bị thu tín hiệu phát rộng. Bộ điều khiển hệ thống có thể cung cấp các thông số cần thiết cho môđun đồng bộ hoá và giải điều biến, môđun phân tích cú pháp khung, môđun khử ánh xạ và giải mã và môđun xử lý đầu ra của thiết bị thu tín hiệu phát rộng.

Các khối nêu trên có thể được loại bỏ hoặc thay thế bằng các khối có chức năng giống hoặc tương tự tùy theo thiết kế.

Fig.19 là sơ đồ khối thể hiện cấu hình của thiết bị truyền tín hiệu theo phương án làm ví dụ thực hiện sáng chế. Dựa vào Fig.19, thiết bị truyền tín hiệu 100 bao gồm bộ mã hoá 110, bộ đan xen 120 và bộ điều biến 130 (hoặc bộ ánh xạ lên chòm điểm).

Bộ mã hoá 110 tạo ra từ mã kiểm tra chẵn lẻ mật độ thấp (LDPC) bằng cách thực hiện bước mã hoá LDPC dựa trên ma trận kiểm tra chẵn lẻ. Bộ mã hoá 110 có thể bao gồm bộ mã hoá LDPC (không được thể hiện trên hình vẽ) để thực hiện bước mã hoá LDPC.

Bộ mã hoá 110 mã hoá LDPC cho các bit từ thông tin (hoặc thông tin) để tạo ra từ mã LDPC gồm có các bit từ thông tin và các bit chẵn lẻ (tức là các bit chẵn lẻ LDPC). Theo phương án này, các bit nhập vào bộ mã hoá 110 có thể được dùng làm các bit từ thông tin. Ngoài ra, vì mã LDPC là mã có hệ thống, nên các bit từ thông tin có thể được

đưa vào trong từ mã LDPC theo nguyên dạng của chúng.

Từ mã LDPC gồm có các bit từ thông tin và các bit chẵn lẻ. Ví dụ, từ mã LDPC có N_{ldpc} bit, và bao gồm K_{ldpc} bit từ thông tin và $N_{parity} = N_{ldpc} - K_{ldpc}$ bit chẵn lẻ.

Trong trường hợp này, bộ mã hoá 110 có thể tạo ra từ mã LDPC bằng cách thực hiện bước mã hoá LDPC dựa trên ma trận kiểm tra chẵn lẻ. Nghĩa là, vì phương pháp mã hoá LDPC là phương pháp để tạo ra từ mã LDPC thoả mãn hệ thức $H \cdot C^T = 0$, cho nên bộ mã hoá 110 có thể sử dụng ma trận kiểm tra chẵn lẻ khi thực hiện bước mã hoá LDPC. Trong đó, H là ma trận kiểm tra chẵn lẻ và C là từ mã LDPC.

Để mã hoá LDPC, thiết bị truyền tín hiệu 100 có thể có bộ nhớ và có thể lưu trữ trước các ma trận kiểm tra chẵn lẻ với các cấu trúc khác nhau.

Ví dụ, thiết bị truyền tín hiệu 100 có thể lưu trữ trước các ma trận kiểm tra chẵn lẻ được xác định theo tiêu chuẩn hệ thống truyền hình cáp kỹ thuật số thế hệ thứ hai (Digital Video Broadcasting-Cable version 2, DVB-C2), tiêu chuẩn hệ thống truyền hình vệ tinh kỹ thuật số thế hệ thứ hai (Digital Video Broadcasting-Satellite-Second Generation, DVB-S2), tiêu chuẩn hệ thống truyền hình mặt đất kỹ thuật số thế hệ thứ hai (Digital Video Broadcasting-Second Generation Terrestrial, DVB-T2), v.v., hoặc có thể lưu trữ trước các ma trận kiểm tra chẵn lẻ được xác định theo các tiêu chuẩn Advanced Television System Committee (ATSC) 3.0 cho hệ thống tiêu chuẩn phát rộng kỹ thuật số ở Bắc Mỹ, các tiêu chuẩn này hiện đang được thiết lập. Tuy nhiên, đó chỉ là ví dụ minh hoạ và thiết bị truyền tín hiệu 100 có thể lưu trữ trước các ma trận kiểm tra chẵn lẻ với các cấu trúc khác, ngoài các ma trận kiểm tra chẵn lẻ nêu trên.

Ma trận kiểm tra chẵn lẻ theo các phương án làm ví dụ thực hiện sáng chế sẽ được mô tả dưới đây dựa vào các hình vẽ. Trong ma trận kiểm tra chẵn lẻ, các phần tử còn lại không phải là phần tử 1 đều có giá trị bằng 0.

Ví dụ, ma trận kiểm tra chẵn lẻ theo phương án làm ví dụ thực hiện sáng chế có thể có cấu trúc được thể hiện trên Fig.20.

Dựa vào Fig.20, ma trận kiểm tra chẵn lẻ 200 gồm có ma trận con từ thông tin (hoặc ma trận con thông tin) 210 tương ứng với các bit từ thông tin, và ma trận con chẵn lẻ 220 tương ứng với các bit chẵn lẻ.

Ma trận con từ thông tin 210 có K_{ldpc} cột và ma trận con chẵn lẻ 220 có $N_{parity} = N_{ldpc} - K_{ldpc}$ cột. Số lượng hàng của ma trận kiểm tra chẵn lẻ 200 bằng số lượng cột của ma trận con chẵn lẻ 220, $N_{parity} = N_{ldpc} - K_{ldpc}$.

Ngoài ra, trong ma trận kiểm tra chẵn lẻ 200, N_{ldpc} là độ dài của từ mã LDPC, K_{ldpc} là độ dài của các bit từ thông tin, và $N_{parity} = N_{ldpc} - K_{ldpc}$ là độ dài của các bit chẵn lẻ. Độ dài của từ mã LDPC, các bit từ thông tin và các bit chẵn lẻ được hiểu là số lượng bit có trong mỗi từ mã LDPC, các bit thông tin và các bit chẵn lẻ.

Cấu trúc của ma trận con từ thông tin 210 và ma trận con chẵn lẻ 220 sẽ được mô tả dưới đây.

Ma trận con từ thông tin 210 có K_{ldpc} cột (tức là từ cột thứ 0 đến cột thứ $(K_{ldpc}-1)$), và tuân thủ các quy tắc sau đây:

Thứ nhất, M cột được chọn trong số K_{ldpc} cột của ma trận con từ thông tin 210 thuộc cùng một nhóm, và K_{ldpc} cột được phân chia ra thành K_{ldpc}/M nhóm cột. Trong mỗi nhóm cột, một cột được dịch chuyển tuần hoàn so với cột liền trước với khoảng cách dịch chuyển là Q_{ldpc} . Nghĩa là, Q_{ldpc} có thể là giá trị thông số khoảng cách dịch chuyển tuần hoàn đối với các cột trong một nhóm cột của ma trận con từ thông tin 210 trong ma trận kiểm tra chẵn lẻ 200.

Trong đó, M là khoảng lặp lại của một mẫu nhóm cột, gồm nhiều cột, trong ma trận con từ thông tin 210 (ví dụ $M = 360$), và Q_{ldpc} là khoảng cách dịch chuyển tuần hoàn của một cột so với cột liền trước trong cùng một nhóm cột của ma trận con từ thông tin 210. Ngoài ra, M là ước số chung của N_{ldpc} và K_{ldpc} , và được xác định sao cho thỏa mãn hệ thức $Q_{ldpc} = (N_{ldpc} - K_{ldpc})/M$. Trong đó, M và Q_{ldpc} là các số nguyên và K_{ldpc}/M cũng là số nguyên. M và Q_{ldpc} có thể có các giá trị khác nhau tùy theo độ dài của từ mã LDPC và tỷ lệ mã hoặc tỷ lệ mã hoá (Code Rate, CR).

Ví dụ, khi $M = 360$ và độ dài của từ mã LDPC, N_{ldpc} , bằng 64800, thì Q_{ldpc} có thể được xác định như được thể hiện trong bảng 1 dưới đây, còn khi $M = 360$ và độ dài N_{ldpc} của từ mã LDPC bằng 16200, thì Q_{ldpc} có thể được xác định như được thể hiện trong bảng 2 dưới đây:

Bảng 1

Tỷ lệ mã	N_{ldpc}	M	Q_{ldpc}
5/15	64800	360	120
6/15	64800	360	108
7/15	64800	360	96
8/15	64800	360	84
9/15	64800	360	72
10/15	64800	360	60
11/15	64800	360	48
12/15	64800	360	36
13/15	64800	360	24

Bảng 2

Tỷ lệ mã	N_{ldpc}	M	Q_{ldpc}
5/15	16200	360	30
6/15	16200	360	27
7/15	16200	360	24
8/15	16200	360	21
9/15	16200	360	18
10/15	16200	360	15
11/15	16200	360	12
12/15	16200	360	9
13/15	16200	360	6

Thứ hai, khi bậc của cột thứ 0 của nhóm cột thứ i ($i = 0, 1, \dots, K_{ldpc}/M-1$) bằng D_i (trong đó, bậc là số lượng giá trị 1 có mặt trong mỗi cột và tất cả các cột thuộc cùng một nhóm cột có cùng một bậc), và vị trí (hoặc chỉ số) của mỗi hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i là $R_{i,0}^{(0)}, R_{i,0}^{(1)}, \dots, R_{i,0}^{(D_i-1)}$, thì chỉ số $R_{i,j}^{(k)}$ của hàng có chứa giá trị 1 thứ k trong cột thứ j của nhóm cột thứ i được xác định theo biểu thức 1 sau đây:

$$R_{i,j}^{(k)} = R_{i,(j-1)}^{(k)} + Q_{ldpc} \bmod (N_{ldpc} - K_{ldpc}) \quad (1)$$

trong đó $k = 0, 1, 2, \dots, D_i-1$; $i = 0, 1, \dots, K_{ldpc}/M-1$; và $j = 1, 2, \dots, M-1$.

Biểu thức 1 có thể được biểu diễn dưới dạng biểu thức 2 sau đây:

$$R_{i,j}^{(k)} = \{R_{i,0}^{(k)} + (j \bmod M) \times Q_{ldpc}\} \bmod (N_{ldpc} - K_{ldpc}) \quad (2)$$

trong đó $k = 0, 1, 2, \dots, D_i-1$; $i = 0, 1, \dots, K_{ldpc}/M-1$; và $j = 1, 2, \dots, M-1$. Vì $j = 1, 2, \dots, M-1$, nên $(j \bmod M)$ trong biểu thức 2 có thể được coi là bằng j .

Trong các biểu thức nêu trên, $R_{i,j}^{(k)}$ là chỉ số của hàng có chứa giá trị 1 thứ k trong cột thứ j của nhóm cột thứ i , N_{ldpc} là độ dài của từ mã LDPC, K_{ldpc} là độ dài của các bit từ thông tin, D_i là bậc của các cột thuộc nhóm cột thứ i , M là số lượng cột thuộc một nhóm cột, và Q_{ldpc} là khoảng cách dịch chuyển tuần hoàn của mỗi cột trong nhóm cột.

Kết quả là, dựa vào các biểu thức này, nếu chỉ biết $R_{i,0}^{(k)}$, thì có thể tìm được chỉ số $R_{i,j}^{(k)}$ của hàng có chứa giá trị 1 thứ k trong cột thứ j của nhóm cột thứ i . Vì vậy, khi đã lưu trữ giá trị chỉ số của hàng có chứa giá trị 1 thứ k trong cột thứ 0 của mỗi nhóm cột, thì có thể biết được vị trí của cột và hàng có chứa giá trị 1 trong ma trận kiểm tra chẵn lẻ 200 với cấu trúc được thể hiện trên Fig.20 (tức là trong ma trận con từ thông tin 210 của ma trận kiểm tra chẵn lẻ 200).

Theo các quy tắc nêu trên, tất cả các cột thuộc nhóm cột thứ i có cùng một bậc D_i . Do đó, từ mã LDPC để lưu trữ thông tin về ma trận kiểm tra chẵn lẻ theo các quy tắc nêu trên có thể được biểu diễn ngắn gọn như sau.

Ví dụ, khi N_{ldpc} bằng 30, K_{ldpc} bằng 15, và Q_{ldpc} bằng 3, thì thông tin vị trí của hàng có chứa giá trị 1 trong cột thứ 0 của các nhóm có ba cột có thể được biểu diễn bằng dãy biểu thức 3 và có thể được gọi là “dãy vị trí của giá trị 1”.

$$\begin{aligned} R_{1,0}^{(1)} &= 1, R_{1,0}^{(2)} = 2, R_{1,0}^{(3)} = 8, R_{1,0}^{(4)} = 10, \\ R_{2,0}^{(1)} &= 0, R_{2,0}^{(2)} = 9, R_{2,0}^{(3)} = 13, \\ R_{3,0}^{(1)} &= 0, R_{3,0}^{(2)} = 14. \end{aligned} \tag{3}$$

trong đó $R_{i,j}^{(k)}$ là chỉ số của hàng có chứa giá trị 1 thứ k trong cột thứ j của nhóm cột thứ i .

Dãy vị trí của giá trị 1 theo biểu thức 3 thể hiện chỉ số của hàng có chứa giá trị 1 trong cột thứ 0 của mỗi nhóm cột có thể được thể hiện ngắn gọn trong bảng 3 dưới đây:

Bảng 3

1 2 8 10
0 9 13
0 14

Bảng 3 thể hiện vị trí của các phần tử có giá trị 1 trong ma trận kiểm tra chẵn lẻ, và dãy vị trí của giá trị 1 thứ i được biểu diễn bằng chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i .

Ma trận con từ thông tin 210 của ma trận kiểm tra chẵn lẻ theo phương án làm ví dụ thực hiện sáng chế có thể được xác định như được thể hiện trong các bảng từ bảng 4 đến bảng 12 dưới đây, dựa vào phần mô tả sáng chế nêu trên.

Các bảng từ bảng 4 đến bảng 12 thể hiện chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210. Nghĩa là, ma trận con từ thông tin 210 có nhiều nhóm cột, mỗi nhóm cột có M cột, và vị trí của các giá trị 1 ở cột thứ 0 của mỗi nhóm cột trong số các nhóm cột này có thể được xác định như được thể hiện trong các bảng từ bảng 4 đến bảng 12.

Trong đó, chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i được hiểu là “địa chỉ của các vùng chứa bit chẵn lẻ”. “Địa chỉ của các vùng chứa bit chẵn lẻ” có ý nghĩa như được quy định trong các tiêu chuẩn DVB-C2/S2/T2 hoặc các tiêu chuẩn ATSC 3.0, các tiêu chuẩn này hiện đang được thiết lập, và do đó trong sáng chế sẽ không mô tả chi tiết nữa.

Ví dụ, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200, tỷ lệ mã bằng 5/15, và M bằng 360, thì chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210 được thể hiện trong bảng 4 dưới đây:

Bảng 4

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	245 449 491 980 1064 1194 1277 1671 2026 3186 4399 4900 5283 5413 5558 6570 7492 7768 7837 7984 8306 8483 8685 9357 9642 10045 10179 10261 10338 10412
1	1318 1584 1682 1860 1954 2000 2062 3387 3441 3879 3931 4240 4302 4446 4603 5117 5588 5675 5793 5955 6097 6221 6449 6616 7218 7394 9535 9896 10009 10763
2	105 472 785 911 1168 1450 2550 2851 3277 3624 4128 4460 4572 4669 4783 5102 5133 5199 5905 6647 7028 7086 7703 8121 8217 9149 9304 9476 9736 9884
3	1217 5338 5737 8334
4	855 994 2979 9443
5	7506 7811 9212 9982
6	848 3313 3380 3990
7	2095 4113 4620 9946
8	1488 2396 6130 7483
9	1002 2241 7067 10418
10	2008 3199 7215 7502
11	1161 7705 8194 8534
12	2316 4803 8649 9359
13	125 1880 3177
14	1141 8033 9072

Ví dụ khác, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200, tỷ lệ mã bằng 7/15, và M bằng 360, thì chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210 được thể hiện trong bảng 5 hoặc bảng 6 dưới đây:

Bảng 5

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	553 742 901 1327 1544 2179 2519 3131 3280 3603 3789 3792 4253 5340 5934 5962 6004 6698 7793 8001 8058 8126 8276 8559
1	503 590 598 1185 1266 1336 1806 2473 3021 3356 3490 3680 3936 4501 4659 5891 6132 6340 6602 7447 8007 8045 8059 8249
2	795 831 947 1330 1502 2041 2328 2513 2814 2829 4048 4802 6044 6109 6461 6777 6800 7099 7126 8095 8428 8519 8556 8610
3	601 787 899 1757 2259 2518 2783 2816 2823 2949 3396 4330 4494 4684 4700 4837 4881 4975 5130 5464 6554 6912 7094 8297
4	4229 5628 7917 7992
5	1506 3374 4174 5547
6	4275 5650 8208 8533
7	1504 1747 3433 6345
8	3659 6955 7575 7852
9	607 3002 4913 6453
10	3533 6860 7895 8048

11	4094 6366 8314
12	2206 4513 5411
13	32 3882 5149
14	389 3121 4626
15	1308 4419 6520
16	2092 2373 6849
17	1815 3679 7152
18	3582 3979 6948
19	1049 2135 3754
20	2276 4442 6591

Bảng 6

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	432 655 893 942 1285 1427 1738 2199 2441 2565 2932 3201 4144 4419 4678 4963 5423 5922 6433 6564 6656 7478 7514 7892
1	220 453 690 826 1116 1425 1488 1901 3119 3182 3568 3800 3953 4071 4782 5038 5555 6836 6871 7131 7609 7850 8317 8443
2	300 454 497 930 1757 2145 2314 2372 2467 2819 3191 3256 3699 3984 4538 4965 5461 5742 5912 6135 6649 7636 8078 8455
3	24 65 565 609 990 1319 1394 1465 1918 1976 2463 2987 3330 3677 4195 4240 4947 5372 6453 6950 7066 8412 8500 8599
4	1373 4668 5324 7777
5	189 3930 5766 6877
6	3 2961 4207 5747
7	1108 4768 6743 7106
8	1282 2274 2750 6204
9	2279 2587 2737 6344
10	2889 3164 7275 8040
11	133 2734 5081 8386
12	437 3203 7121
13	4280 7128 8490
14	619 4563 6206
15	2799 6814 6991
16	244 4212 5925
17	1719 7657 8554
18	53 1895 6685
19	584 5420 6856
20	2958 5834 8103

Ví dụ khác, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200, tỷ lệ mã bằng 9/15, và M bằng 360, thì chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210 được thể hiện trong bảng 7 hoặc bảng 8 dưới đây:

Bảng 7

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	212 255 540 967 1033 1517 1538 3124 3408 3800 4373 4864 4905 5163 5177 6186
1	275 660 1351 2211 2876 3063 3433 4088 4273 4544 4618 4632 5548 6101 6111 6136
2	279 335 494 865 1662 1681 3414 3775 4252 4595 5272 5471 5796 5907 5986 6008
3	345 352 3094 3188 4297 4338 4490 4865 5303 6477
4	222 681 1218 3169 3850 4878 4954 5666 6001 6237
5	172 512 1536 1559 2179 2227 3334 4049 6464
6	716 934 1694 2890 3276 3608 4332 4468 5945
7	1133 1593 1825 2571 3017 4251 5221 5639 5845
8	1076 1222 6465
9	159 5064 6078
10	374 4073 5357
11	2833 5526 5845
12	1594 3639 5419
13	1028 1392 4239
14	115 622 2175
15	300 1748 6245
16	2724 3276 5349
17	1433 6117 6448
18	485 663 4955
19	711 1132 4315
20	177 3266 4339
21	1171 4841 4982
22	33 1584 3692
23	2820 3485 4249
24	1716 2428 3125
25	250 2275 6338
26	108 1719 4961

Bảng 8

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	350 462 1291 1383 1821 2235 2493 3328 3353 3772 3872 3923 4259 4426 4542 4972 5347 6217 6246 6332 6386
1	177 869 1214 1253 1398 1482 1737 2014 2161 2331 3108 3297 3438 4388 4430 4456 4522 4783 5273 6037 6395
2	347 501 658 966 1622 1659 1934 2117 2527 3168 3231 3379 3427 3739 4218 4497 4894 5000 5167 5728 5975
3	319 398 599 1143 1796 3198 3521 3886 4139 4453 4556 4636 4688 4753 4986 5199 5224 5496 5698 5724 6123
4	162 257 304 524 945 1695 1855 2527 2780 2902 2958 3439 3484 4224 4769 4928 5156 5303 5971 6358 6477
5	807 1695 2941 4276

6	2652 2857 4660 6358
7	329 2100 2412 3632
8	1151 1231 3872 4869
9	1561 3565 5138 5303
10	407 794 1455
11	3438 5683 5749
12	1504 1985 3563
13	440 5021 6321
14	194 3645 5923
15	1217 1462 6422
16	1212 4715 5973
17	4098 5100 5642
18	5512 5857 6226
19	2583 5506 5933
20	784 1801 4890
21	4734 4779 4875
22	938 5081 5377
23	127 4125 4704
24	1244 2178 3352
25	3659 6350 6465
26	1686 3464 4336

Ví dụ khác, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200, tỷ lệ mã bằng 11/15, và M bằng 360, thì chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210 được thể hiện trong bảng 9 hoặc bảng 10 dưới đây:

Bảng 9

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	49 719 784 794 968 2382 2685 2873 2974 2995 3540 4179
1	272 281 374 1279 2034 2067 2112 3429 3613 3815 3838 4216
2	206 714 820 1800 1925 2147 2168 2769 2806 3253 3415 4311
3	62 159 166 605 1496 1711 2652 3016 3347 3517 3654 4113
4	363 733 1118 2062 2613 2736 3143 3427 3664 4100 4157 4314
5	57 142 436 983 1364 2105 2113 3074 3639 3835 4164 4242
6	870 921 950 1212 1861 2128 2707 2993 3730 3968 3983 4227
7	185 2684 3263
8	2035 2123 2913
9	883 2221 3521
10	1344 1773 4132
11	438 3178 3650
12	543 756 1639
13	1057 2337 2898
14	171 3298 3929

15	1626 2960 3503
16	484 3050 3323
17	2283 2336 4189
18	2732 4132 4318
19	225 2335 3497
20	600 2246 2658
21	1240 2790 3020
22	301 1097 3539
23	1222 1267 2594
24	1364 2004 3603
25	1142 1185 2147
26	564 1505 2086
27	697 991 2908
28	1467 2073 3462
29	2574 2818 3637
30	748 2577 2772
31	1151 1419 4129
32	164 1238 3401

Bảng 10

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	108 297 703 742 1345 1443 1495 1628 1812 2341 2559 2669 2810 2877 3442 3690 3755 3904 4264
1	180 211 477 788 824 1090 1272 1578 1685 1948 2050 2195 2233 2546 2757 2946 3147 3299 3544
2	627 741 1135 1157 1226 1333 1378 1427 1454 1696 1757 1772 2099 2208 2592 3354 3580 4066 4242
3	9 795 959 989 1006 1032 1135 1209 1382 1484 1703 1855 1985 2043 2629 2845 3136 3450 3742
4	230 413 801 829 1108 1170 1291 1759 1793 1827 1976 2000 2423 2466 2917 3010 3600 3782 4143
5	56 142 236 381 1050 1141 1372 1627 1985 2247 2340 3023 3434 3519 3957 4013 4142 4164 4279
6	298 1211 2548 3643
7	73 1070 1614 1748
8	1439 2141 3614
9	284 1564 2629
10	607 660 855
11	1195 2037 2753
12	49 1198 2562
13	296 1145 3540
14	1516 2315 2382
15	154 722 4016
16	759 2375 3825
17	162 194 1749
18	2335 2422 2632
19	6 1172 2583
20	726 1325 1428
21	985 2708 2769

22	255 2801 3181
23	2979 3720 4090
24	208 1428 4094
25	199 3743 3757
26	1229 2059 4282
27	458 1100 1387
28	1199 2481 3284
29	1161 1467 4060
30	959 3014 4144
31	2666 3960 4125
32	2809 3834 4318

Ví dụ khác, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200, tỷ lệ mã bằng 13/15, và M bằng 360, thì chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210 được thể hiện trong bảng 11 hoặc bảng 12 dưới đây:

Bảng 11

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	71 334 645 779 786 1124 1131 1267 1379 1554 1766 1798 1939
1	6 183 364 506 512 922 972 981 1039 1121 1537 1840 2111
2	6 71 153 204 253 268 781 799 873 1118 1194 1661 2036
3	6 247 353 581 921 940 1108 1146 1208 1265 1511 1527 1671
4	6 37 466 548 747 1142 1203 1271 1512 1516 1837 1904 2125
5	6 171 863 953 1025 1244 1378 1396 1723 1783 1816 1914 2121
6	1268 1360 1647 1769
7	6 458 1231 1414
8	183 535 1244 1277
9	107 300 498 1456
10	6 2007 2059 2120
11	1480 1523 1670 1927
12	139 573 711 1790
13	6 1541 1889 2023
14	6 374 957 1174
15	287 423 872 1285
16	6 1809 1918
17	65 818 1396
18	590 756 2107
19	192 814 1843
20	775 1163 1256
21	42 735 1415
22	334 1008 2055
23	109 596 1785
24	406 534 1852

25	684 719 1543
26	401 465 1040
27	112 392 621
28	82 897 1950
29	887 1962 2125
30	793 1088 2159
31	723 919 1139
32	610 839 1302
33	218 1080 1816
34	627 1646 1749
35	496 1165 1741
36	916 1055 1662
37	182 722 945
38	5 595 1674

Bảng 12

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	37 144 161 199 220 496 510 589 731 808 834 965 1249 1264 1311 1377 1460 1520 1598 1707 1958 2055 2099 2154
1	20 27 165 462 546 583 742 796 1095 1110 1129 1145 1169 1190 1254 1363 1383 1463 1718 1835 1870 1879 2108 2128
2	288 362 463 505 638 691 745 861 1006 1083 1124 1175 1247 1275 1337 1353 1378 1506 1588 1632 1720 1868 1980 2135
3	405 464 478 511 566 574 641 766 785 802 836 996 1128 1239 1247 1449 1491 1537 1616 1643 1668 1950 1975 2149
4	86 192 245 357 363 374 700 713 852 903 992 1174 1245 1277 1342 1369 1381 1417 1463 1712 1900 1962 2053 2118
5	101 327 378 550
6	186 723 1318 1550
7	118 277 504 1835
8	199 407 1776 1965
9	387 1253 1328 1975
10	62 144 1163 2017
11	100 475 572 2136
12	431 865 1568 2055
13	283 640 981 1172
14	220 1038 1903 2147
15	483 1318 1358 2118
16	92 961 1709 1810
17	112 403 1485 2042
18	431 1110 1130 1365
19	587 1005 1206 1588
20	704 1113 1943
21	375 1487 2100

22	1507 1950 2110
23	962 1613 2038
24	554 1295 1501
25	488 784 1446
26	871 1935 1964
27	54 1475 1504
28	1579 1617 2074
29	1856 1967 2131
30	330 1582 2107
31	40 1056 1809
32	1310 1353 1410
33	232 554 1939
34	168 641 1099
35	333 437 1556
36	153 622 745
37	719 931 1188
38	237 638 1607

Trong các ví dụ nêu trên, độ dài của từ mã LDPC bằng 16200 và tỷ lệ mã bằng 5/15, 7/15, 9/15, 11/15 và 13/15. Tuy nhiên, đó chỉ là ví dụ minh họa, và vị trí của các giá trị 1 trong ma trận con từ thông tin 210 có thể được xác định theo cách khác khi độ dài của từ mã LDPC bằng 64800 hoặc tỷ lệ mã có các giá trị khác.

Theo phương án làm ví dụ thực hiện sáng chế, kể cả khi thứ tự của các chỉ số trong dãy ở cột thứ 0 của mỗi nhóm cột trong ma trận kiểm tra chẵn lẻ 200 như được thể hiện trong các bảng từ bảng 4 đến bảng 12 nêu trên có thay đổi, thì ma trận kiểm tra chẵn lẻ đã thay đổi cũng là một ma trận kiểm tra chẵn lẻ dùng được cho chính mã đó. Vì vậy, sáng chế này cũng áp dụng được cho trường hợp thứ tự của các chỉ số trong dãy ở cột thứ 0 của mỗi nhóm cột được thể hiện trong các bảng từ bảng 4 đến bảng 12 có thay đổi.

Theo phương án làm ví dụ thực hiện sáng chế, kể cả khi thứ tự sắp xếp của các dãy tương ứng với $i+1$ nhóm cột được thể hiện trong các bảng từ bảng 4 đến bảng 12 có thay đổi, thì đặc trưng tuần hoàn trên đồ thị của mã và đặc trưng đại số như sơ đồ phân bố bậc vẫn không thay đổi. Vì vậy, sáng chế này cũng áp dụng được cho trường hợp thứ tự sắp xếp của các dãy được thể hiện trong các bảng từ bảng 4 đến bảng 12 có thay đổi.

Ngoài ra, kể cả khi một bội số của Q_{ldpc} được cộng đồng loạt vào tất cả các chỉ số trong một nhóm cột nào đó (tức là một dãy) trong các bảng từ bảng 4 đến bảng 12, thì đặc trưng tuần hoàn trên đồ thị của mã hoặc đặc trưng đại số như sơ đồ phân bố bậc vẫn

không thay đổi. Vì vậy, sáng chế này cũng áp dụng được cho trường hợp cộng đồng loạt một bội số của Q_{ldpc} vào tất cả các chỉ số được thể hiện trong các bảng từ bảng 4 đến bảng 12. Tuy nhiên, cần lưu ý rằng, nếu giá trị thu được sau khi cộng bội số của Q_{ldpc} vào tất cả các chỉ số trong một dãy cho trước lớn hơn hoặc bằng $(N_{ldpc}-K_{ldpc})$, thì sẽ thay thế giá trị đó bằng kết quả thu được sau khi lấy giá trị đó để thực hiện phép toán môđulô- $(N_{ldpc}-K_{ldpc})$.

Khi xác định được vị trí của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận con từ thông tin 210 như được thể hiện trong các bảng từ bảng 4 đến bảng 12, thì có thể xác định được vị trí của các hàng có chứa giá trị 1 trong các cột còn lại của mỗi nhóm cột vì vị trí của các hàng có chứa giá trị 1 trong cột thứ 0 được dịch chuyển tuần hoàn với khoảng cách là Q_{ldpc} trong cột kế tiếp.

Ví dụ, dựa vào bảng 4, trong cột thứ 0 của nhóm cột thứ 0 trong ma trận con từ thông tin 210, giá trị 1 nằm ở hàng thứ 245, hàng thứ 449, hàng thứ 491, ...

Trong trường hợp này, vì $Q_{ldpc} = (N_{ldpc}-K_{ldpc})/M = (16200-5400)/360 = 30$, nên chỉ số của các hàng có chứa giá trị 1 trong cột thứ 1 của nhóm cột thứ 0 có thể bằng 275 ($= 245+30$), 479 ($= 449+30$), 521 ($= 491+30$), ..., và chỉ số của các hàng có chứa giá trị 1 trong cột thứ 2 của nhóm cột thứ 0 có thể bằng 305 ($= 275+30$), 509 ($= 479+30$), 551 ($= 521+30$), ...

Trong phương pháp nêu trên, chỉ số của các hàng có chứa giá trị 1 trong tất cả các hàng của mỗi nhóm cột có thể được xác định.

Ma trận con chẵn lẻ 220 của ma trận kiểm tra chẵn lẻ 200 được thể hiện trên Fig.20 có thể được xác định như sau:

Ma trận con chẵn lẻ 220 có $N_{ldpc}-K_{ldpc}$ cột (tức là từ cột thứ K_{ldpc} đến cột thứ $(N_{ldpc}-1)$), và có cấu trúc hai đường chéo hoặc cầu thang. Do đó, bậc của các cột trừ cột cuối cùng (tức là cột thứ $(N_{ldpc}-1)$) trong số các cột có trong ma trận con chẵn lẻ 220 đều bằng 2, còn bậc của cột cuối cùng thì bằng 1.

Do đó, ma trận con từ thông tin 210 của ma trận kiểm tra chẵn lẻ 200 có thể được xác định như được thể hiện trong các bảng từ bảng 4 đến bảng 12, và ma trận con chẵn lẻ 220 của ma trận kiểm tra chẵn lẻ 200 có thể có cấu trúc hai đường chéo.

Khi các cột và các hàng của ma trận kiểm tra chẵn lẻ 200 được thể hiện trên Fig.20 được hoán vị dựa vào biểu thức 4 và biểu thức 5 dưới đây, thì ma trận kiểm tra chẵn lẻ được thể hiện trên Fig.20 có thể được biến đổi thành ma trận kiểm tra chẵn lẻ 300 được thể hiện trên Fig.21.

$$Q_{ldpc} \cdot i + j \Rightarrow M \cdot j + i \quad \text{với } (0 \leq i < M, 0 \leq j < Q_{ldpc}) \quad (4)$$

$$K_{ldpc} + Q_{ldpc} \cdot k + l \Rightarrow K_{ldpc} + M \cdot l + k \quad \text{với } (0 \leq k < M, 0 \leq l < Q_{ldpc}) \quad (5)$$

Phương pháp hoán vị dựa vào biểu thức 4 và biểu thức 5 sẽ được mô tả dưới đây. Vì phép hoán vị hàng và phép hoán vị cột áp dụng cùng một nguyên lý, nên dưới đây sẽ chỉ mô tả phép hoán vị hàng để làm ví dụ.

Đối với phép hoán vị hàng, xét hàng thứ X , i và j đáp ứng điều kiện $X = Q_{ldpc} \times i + j$ được tính và hàng thứ X được hoán vị bằng cách thế các giá trị i và j tính được vào biểu thức $M \times j + i$. Ví dụ, trong trường hợp Q_{ldpc} và M lần lượt bằng 2 và 10, xét hàng thứ 7, i bằng 3 và j bằng 1 đáp ứng điều kiện $7 = 2 \times i + j$. Vì vậy, hàng thứ 7 được hoán vị thành hàng thứ 13 ($10 \times 1 + 3 = 13$).

Khi phép hoán vị hàng và phép hoán vị cột được thực hiện theo phương pháp nêu trên, thì ma trận kiểm tra chẵn lẻ trên Fig.20 có thể được biến đổi thành ma trận kiểm tra chẵn lẻ trên Fig.21.

Dựa vào Fig.21, ma trận kiểm tra chẵn lẻ 300 được phân chia ra thành nhiều khối thành phần, và một ma trận tựa tuần hoàn $M \times M$ tương ứng với mỗi khối thành phần.

Do đó, ma trận kiểm tra chẵn lẻ 300 với cấu trúc như được thể hiện trên Fig.21 được tạo nên từ các khối ma trận $M \times M$. Nghĩa là, các ma trận con $M \times M$ được sắp xếp dưới dạng nhiều khối thành phần, các khối thành phần này tạo nên ma trận kiểm tra chẵn lẻ 300.

Vì ma trận kiểm tra chẵn lẻ 300 được tạo nên từ các ma trận tựa tuần hoàn $M \times M$, cho nên M cột có thể được coi là một khối cột và M hàng có thể được coi là một khối hàng. Do đó, ma trận kiểm tra chẵn lẻ 300 với cấu trúc như được thể hiện trên Fig.21 có $N_{qc_column} = N_{ldpc}/M$ khối cột và $N_{qc_row} = N_{parity}/M$ khối hàng.

Ma trận con $M \times M$ sẽ được mô tả dưới đây.

Thứ nhất, khối cột thứ $(N_{qc_column}-1)$ của khối hàng thứ 0 có dạng được thể hiện theo biểu thức 6 sau đây:

$$A = \begin{bmatrix} 0 & 0 & \Lambda & 0 & 0 \\ 1 & 0 & \Lambda & 0 & 0 \\ 0 & 1 & \Lambda & 0 & 0 \\ M & M & M & M & M \\ 0 & 0 & \Lambda & 1 & 0 \end{bmatrix} \quad (6)$$

Như đã nêu trên, ma trận A 330 là ma trận $M \times M$, tất cả các giá trị của hàng thứ 0 và cột thứ $(M-1)$ đều bằng “0”, còn với $0 \leq i \leq (M-2)$, thì hàng thứ $(i+1)$ của cột thứ i bằng “1” và các giá trị còn lại đều bằng “0”.

Thứ hai, với $0 \leq i \leq (N_{ldpc}-K_{ldpc})/M-1$ trong ma trận con chẵn lẻ 320, khối hàng thứ i của khối cột thứ $(K_{ldpc}/M+i)$ được tạo ra dựa trên ma trận đơn vị $I_{M \times M}$ 340. Ngoài ra, với $0 \leq i \leq (N_{ldpc}-K_{ldpc})/M-2$, khối hàng thứ $(i+1)$ của khối cột thứ $(K_{ldpc}/M+i)$ được tạo ra dựa trên ma trận đơn vị $I_{M \times M}$ 340.

Thứ ba, khối 350 tạo nên ma trận con từ thông tin 310 có thể là cấu trúc dịch chuyển tuần hoàn của ma trận tuần hoàn P , $P^{a_{ij}}$, hoặc cấu trúc cộng của ma trận dịch chuyển tuần hoàn $P^{a_{ij}}$ trong ma trận tuần hoàn P (hoặc cấu trúc trùng lặp).

Ví dụ, cấu trúc trong đó ma trận tuần hoàn P được dịch chuyển tuần hoàn sang bên phải 1 cột có thể được biểu diễn bằng biểu thức 7 sau đây:

$$P = \begin{bmatrix} 0 & 1 & 0 & & 0 \\ 0 & 0 & 1 & \Lambda & 0 \\ M & M & M & & M \\ 0 & 0 & 0 & \Lambda & 1 \\ 1 & 0 & 0 & & 0 \end{bmatrix} \quad (7)$$

Ma trận tuần hoàn P là ma trận vuông có kích thước $M \times M$ và là ma trận trong đó giá trị của mỗi hàng trong số M hàng bằng 1 và giá trị của mỗi cột trong số M cột bằng 1. Khi a_{ij} bằng 0, thì ma trận tuần hoàn P , tức là P^0 , là ma trận đơn vị $I_{M \times M}$, còn khi a_{ij} bằng ∞ , thì ma trận P^∞ là ma trận không.

Ma trận con nằm ở giao điểm của khối hàng thứ i và khối cột thứ j trong ma trận

kiểm tra chẵn lẻ 300 trên Fig.21 có thể là P^{aj} . Do đó, i và j là số lượng khối hàng và số lượng khối cột trong các khối thành phần tương ứng với từ thông tin. Do đó, trong ma trận kiểm tra chẵn lẻ 300, tổng số cột bằng $N_{ldpc} = M \times N_{qc_column}$, và tổng số hàng bằng $N_{parity} = M \times N_{qc_row}$. Nghĩa là, ma trận kiểm tra chẵn lẻ 300 có N_{qc_column} khối cột và N_{qc_row} khối hàng.

Quy trình thực hiện bước mã hoá LDPC dựa trên ma trận kiểm tra chẵn lẻ 200 như được thể hiện trên Fig.20 sẽ được mô tả dưới đây. Quy trình thực hiện bước mã hoá LDPC khi ma trận kiểm tra chẵn lẻ 200 được xác định như được thể hiện trong bảng 4 làm ví dụ để cho dễ hiểu sẽ được mô tả dưới đây.

Trước tiên, nếu các bit từ thông tin có độ dài bằng K_{ldpc} là $[i_0, i_1, i_2, \Lambda, i_{K_{ldpc}-1}]$, và các bit chẵn lẻ có độ dài bằng $N_{ldpc} - K_{ldpc}$ là $[p_0, p_1, p_2, \Lambda, p_{N_{ldpc}-K_{ldpc}-1}]$, thì bước mã hoá LDPC có thể được thực hiện theo quy trình như sau.

Bước 1) Thiết lập giá trị ban đầu cho các bit chẵn lẻ bằng '0'. Tức là $p_0 = p_1 = p_2 = \dots = p_{N_{ldpc}-K_{ldpc}-1} = 0$.

Bước 2) Cộng bit từ thông tin thứ 0 i_0 với các bit chẵn lẻ có các chỉ số được xác định ở hàng thứ nhất (tức là hàng có $i = 0$) trong bảng 4 để làm địa chỉ cho các bit chẵn lẻ. Bước cộng này có thể được biểu diễn bằng biểu thức 8 sau đây:

$$\begin{aligned}
 P_{245} &= P_{245} \oplus i_0 & P_{6570} &= P_{6570} \oplus i_0 \\
 P_{449} &= P_{449} \oplus i_0 & P_{7492} &= P_{7492} \oplus i_0 \\
 P_{491} &= P_{491} \oplus i_0 & P_{7768} &= P_{7768} \oplus i_0 \\
 P_{980} &= P_{980} \oplus i_0 & P_{7837} &= P_{7837} \oplus i_0 \\
 P_{1064} &= P_{1064} \oplus i_0 & P_{7984} &= P_{7984} \oplus i_0 \\
 P_{1194} &= P_{1194} \oplus i_0 & P_{8306} &= P_{8306} \oplus i_0 \\
 P_{1277} &= P_{1277} \oplus i_0 & P_{8483} &= P_{8483} \oplus i_0 \\
 P_{1671} &= P_{1671} \oplus i_0 & P_{8685} &= P_{8685} \oplus i_0 \\
 P_{2026} &= P_{2026} \oplus i_0 & P_{9357} &= P_{9357} \oplus i_0 \\
 P_{3186} &= P_{3186} \oplus i_0 & P_{9642} &= P_{9642} \oplus i_0 \\
 P_{4399} &= P_{4399} \oplus i_0 & P_{10045} &= P_{10045} \oplus i_0
 \end{aligned}$$

$$\begin{aligned}
P_{4900} &= P_{4900} \oplus i_0 & P_{10179} &= P_{10179} \oplus i_0 \\
P_{5283} &= P_{5283} \oplus i_0 & P_{10261} &= P_{10261} \oplus i_0 \\
P_{5413} &= P_{5413} \oplus i_0 & P_{10338} &= P_{10338} \oplus i_0 \\
P_{5558} &= P_{5558} \oplus i_0 & P_{10412} &= P_{10412} \oplus i_0
\end{aligned} \tag{8}$$

Trong đó, i_0 là bit từ thông tin thứ 0, p_i là bit chẵn lẻ thứ i , và $\oplus$ là phép toán nhị phân. Trong phép toán nhị phân, $1 \oplus 1$ bằng 0, $1 \oplus 0$ bằng 1, $0 \oplus 1$ bằng 1, và $0 \oplus 0$ bằng 0.

Bước 3) Cộng 359 bit từ thông tin còn lại i_m ($m = 1, 2, \dots, 359$) với các bit chẵn lẻ có địa chỉ được tính dựa vào biểu thức 9 sau đây. Các bit từ thông tin này có thể thuộc cùng một nhóm cột với bit từ thông tin i_0 .

$$(x + (m \bmod 360) \times Q_{ldpc}) \bmod (N_{ldpc} - K_{ldpc}) \tag{9}$$

Trong đó, x là địa chỉ của vùng chứa bit chẵn lẻ tương ứng với bit từ thông tin i_0 , và Q_{ldpc} là khoảng cách dịch chuyển tuần hoàn của mỗi cột trong ma trận con từ thông tin, và có thể bằng 30 với trường hợp được thể hiện trong bảng 4. Ngoài ra, vì $m = 1, 2, \dots, 359$, nên $(m \bmod 360)$ trong biểu thức 9 có thể được coi là bằng m .

Kết quả là, các bit từ thông tin i_m ($m = 1, 2, \dots, 359$) được cộng với các bit chẵn lẻ có địa chỉ được tính dựa vào biểu thức 9. Ví dụ, phép toán như được biểu diễn bằng biểu thức 10 sau đây có thể được thực hiện trên bit từ thông tin i_1 :

$$\begin{aligned}
P_{275} &= P_{275} \oplus i_1 & P_{6600} &= P_{6600} \oplus i_1 \\
P_{479} &= P_{479} \oplus i_1 & P_{7522} &= P_{7522} \oplus i_1 \\
P_{521} &= P_{521} \oplus i_1 & P_{7798} &= P_{7798} \oplus i_1 \\
P_{1010} &= P_{1010} \oplus i_1 & P_{7867} &= P_{7867} \oplus i_1 \\
P_{1094} &= P_{1094} \oplus i_1 & P_{8014} &= P_{8014} \oplus i_1 \\
P_{1224} &= P_{1224} \oplus i_1 & P_{8336} &= P_{8336} \oplus i_1 \\
P_{1307} &= P_{1307} \oplus i_1 & P_{8513} &= P_{8513} \oplus i_1 \\
P_{1701} &= P_{1701} \oplus i_1 & P_{8715} &= P_{8715} \oplus i_1 \\
P_{2056} &= P_{2056} \oplus i_1 & P_{9387} &= P_{9387} \oplus i_1 \\
P_{3216} &= P_{3216} \oplus i_1 & P_{9672} &= P_{9672} \oplus i_1 \\
P_{4429} &= P_{4429} \oplus i_1 & P_{10075} &= P_{10075} \oplus i_1
\end{aligned}$$

$$\begin{aligned}
P_{4930} &= P_{4930} \oplus i_1 & P_{10209} &= P_{10209} \oplus i_1 \\
P_{5313} &= P_{5313} \oplus i_1 & P_{10291} &= P_{10291} \oplus i_1 \\
P_{5443} &= P_{5443} \oplus i_1 & P_{10368} &= P_{10368} \oplus i_1 \\
P_{5588} &= P_{5588} \oplus i_1 & P_{10442} &= P_{10442} \oplus i_1
\end{aligned} \tag{10}$$

Trong đó, i_1 là bit từ thông tin thứ 1, p_i là bit chẵn lẻ thứ i , và $\oplus$ là phép toán nhị phân. Trong phép toán nhị phân, $1 \oplus 1$ bằng 0, $1 \oplus 0$ bằng 1, $0 \oplus 1$ bằng 1, và $0 \oplus 0$ bằng 0.

Bước 4) Cộng bit từ thông tin thứ 360 i_{360} với các bit chẵn lẻ có các chỉ số được xác định ở hàng thứ hai (tức là hàng có $i = 1$) trong bảng 4 để làm địa chỉ cho các bit chẵn lẻ.

Bước 5) Cộng 359 bit từ thông tin còn lại thuộc cùng một nhóm với bit từ thông tin i_{360} với các bit chẵn lẻ. Trong trường hợp này, địa chỉ của bit chẵn lẻ có thể được xác định dựa vào biểu thức 9. Tuy nhiên, trong trường hợp này, x là địa chỉ của vùng chứa bit chẵn lẻ tương ứng với bit từ thông tin i_{360} .

Bước 6) Thực hiện lặp lại bước 4 và bước 5 nêu trên với tất cả các nhóm cột trong bảng 4.

Bước 7) Từ đó tính bit chẵn lẻ p_i dựa vào biểu thức 11 sau đây. Trong trường hợp này, i được thiết lập giá trị ban đầu bằng 1.

$$p_i = p_i \oplus p_{i-1} \quad \text{với } i = 1, 2, \Lambda, N_{\text{ldpc}} - K_{\text{ldpc}} - 1 \tag{11}$$

Trong biểu thức 11, p_i là bit chẵn lẻ thứ i , N_{ldpc} là độ dài của từ mã LDPC, K_{ldpc} là độ dài của từ thông tin trong từ mã LDPC, và $\oplus$ là phép toán nhị phân.

Bộ mã hoá 110 có thể tính được các bit chẵn lẻ theo quy trình nêu trên.

Ma trận kiểm tra chẵn lẻ có thể có cấu trúc như được thể hiện trên Fig.22, theo phương án làm ví dụ khác.

Dựa vào Fig.22, ma trận kiểm tra chẵn lẻ 400 có thể gồm có năm (5) ma trận A, B, C, Z và D. Cấu trúc của mỗi ma trận trong số năm ma trận này để thể hiện cấu trúc của ma trận kiểm tra chẵn lẻ 400 sẽ được mô tả dưới đây.

Trước hết, M_1 , M_2 , Q_1 và Q_2 , là các giá trị thông số liên quan đến ma trận kiểm tra chẵn lẻ 400 như được thể hiện trên Fig.22, có thể được xác định trong bảng 13 dưới đây

theo độ dài và tỷ lệ mã của từ mã LDPC.

Bảng 13

Tỷ lệ mã	Độ dài	Kích thước			
		M_1	M_2	Q_1	Q_2
1/15	16200	2520	12600	7	35
	64800	1080	59400	3	165
2/15	16200	3240	10800	9	30
	64800	1800	54360	5	151
3/15	16200	1080	11880	3	33
	64800	1800	50040	5	139
4/15	16200	1080	10800	3	30
	64800	1800	45720	5	127
5/15	16200	720	10080	2	28
	64800	1440	41760	4	116
6/15	16200	1080	8640	3	24
	64800	1080	37800	3	105

Ma trận A có K cột và g hàng, và ma trận C có K+g cột và N-K-g hàng. Trong đó, K là độ dài của các bit từ thông tin, và N là độ dài của từ mã LDPC.

Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận A và ma trận C có thể được xác định trong bảng 14 theo độ dài và tỷ lệ mã của từ mã LDPC. Trong trường hợp này, khoảng lặp lại của một mẫu nhóm cột trong mỗi ma trận A và ma trận C, tức là số lượng cột có trong một nhóm cột, có thể bằng 360.

Ví dụ, nếu độ dài của từ mã LDPC bằng 16200 và tỷ lệ mã bằng 5/15, thì chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận A và ma trận C được thể hiện trong bảng 14 dưới đây:

Bảng 14

i	Chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i
0	69 244 706 5145 5994 6066 6763 6815 8509
1	257 541 618 3933 6188 7048 7484 8424 9104
2	69 500 536 1494 1669 7075 7553 8202 10305
3	11 189 340 2103 3199 6775 7471 7918 10530
4	333 400 434 1806 3264 5693 8534 9274 10344
5	111 129 260 3562 3675 3680 3809 5169 7308 8280
6	100 303 342 3133 3952 4226 4713 5053 5717 9931
7	83 87 374 828 2460 4943 6311 8657 9272 9571
8	114 166 325 2680 4698 7703 7886 8791 9978 10684

9	281 542 549 1671 3178 3955 7153 7432 9052 10219
10	202 271 608 3860 4173 4203 5169 6871 8113 9757
11	16 359 419 3333 4198 4737 6170 7987 9573 10095
12	235 244 584 4640 5007 5563 6029 6816 7678 9968
13	123 449 646 2460 3845 4161 6610 7245 7686 8651
14	136 231 468 835 2622 3292 5158 5294 6584 9926
15	3085 4683 8191 9027 9922 9928 10550
16	2462 3185 3976 4091 8089 8772 9342

Trong ví dụ nêu trên, độ dài của từ mã LDPC bằng 16200 và tỷ lệ mã 5/15. Tuy nhiên, đó chỉ là ví dụ minh họa và chỉ số của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận A và ma trận C có thể được xác định theo cách khác khi độ dài của từ mã LDPC bằng 64800 hoặc tỷ lệ mã có các giá trị khác.

Vị trí của các hàng có chứa giá trị 1 trong ma trận A và ma trận C dựa vào bảng 14 để làm ví dụ sẽ được mô tả dưới đây.

Vì độ dài N của từ mã LDPC bằng 16200 và tỷ lệ mã bằng 5/15 trong bảng 14, nên dựa vào bảng 13 sẽ tìm được $M_1 = 720$, $M_2 = 10080$, $Q_1 = 2$, và $Q_2 = 28$ cho ma trận kiểm tra chẵn lẻ 400 được xác định trong bảng 14.

Trong đó, Q_1 là khoảng cách dịch chuyển tuần hoàn của các cột trong cùng một nhóm cột trong ma trận A, và Q_2 là khoảng cách dịch chuyển tuần hoàn của các cột trong cùng một nhóm cột trong ma trận C.

Ngoài ra, $Q_1 = M_1/L$, $Q_2 = M_2/L$, $M_1 = g$, và $M_2 = N-K-g$, và L là khoảng lặp lại của một mẫu nhóm cột trong ma trận A và ma trận C, và ví dụ, giá trị này có thể bằng 360.

Chỉ số của các hàng có chứa giá trị 1 trong ma trận A và ma trận C có thể được xác định dựa vào giá trị M_1 .

Ví dụ, vì $M_1 = 720$ ở trường hợp được thể hiện trong bảng 14, nên vị trí của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận A có thể được xác định dựa vào các giá trị nhỏ hơn 720 trong số các giá trị chỉ số được thể hiện trong bảng 14, và vị trí của các hàng có chứa giá trị 1 trong cột thứ 0 của nhóm cột thứ i trong ma trận C có thể được xác định dựa vào các giá trị lớn hơn hoặc bằng 720 trong số các giá trị chỉ số được thể hiện trong bảng 14.

Trong bảng 14, dãy tương ứng với nhóm cột thứ 0 là “69, 244, 706, 5145, 5994, 6066, 6763, 6815, và 8509”. Do đó, đối với cột thứ 0 của nhóm cột thứ 0 trong ma trận A, giá trị 1 có thể nằm ở hàng thứ 69, hàng thứ 244, và hàng thứ 706, còn đối với cột thứ 0 của nhóm cột thứ 0 trong ma trận C, giá trị 1 có thể nằm ở hàng thứ 5145, hàng thứ 5994, hàng thứ 6066, hàng thứ 6763, hàng thứ 6815, và hàng thứ 8509.

Ngay khi vị trí của các hàng có chứa giá trị 1 trong cột thứ 0 của mỗi nhóm cột trong ma trận A được xác định, thì vị trí của các hàng có chứa giá trị 1 trong cột khác của nhóm cột đó có thể được xác định bằng cách dịch chuyển tuần hoàn so với cột liền trước với khoảng cách là Q_1 . Ngay khi vị trí của các hàng có chứa giá trị 1 trong cột thứ 0 của mỗi nhóm cột trong ma trận C được xác định, thì vị trí của các hàng có chứa giá trị 1 trong cột khác của nhóm cột đó có thể được xác định bằng cách dịch chuyển tuần hoàn so với cột trước đó với khoảng cách là Q_2 .

Trong ví dụ nêu trên, đối với cột thứ 0 của nhóm cột thứ 0 trong ma trận A, giá trị 1 nằm ở hàng thứ 69, hàng thứ 244, và hàng thứ 706. Trong trường hợp này, vì $Q_1 = 2$, nên chỉ số của các hàng có chứa giá trị 1 trong cột thứ 1 của nhóm cột thứ 0 là 71 ($= 69+2$), 246 ($= 244+2$), và 708 ($= 706+2$), và chỉ số của các hàng có chứa giá trị 1 trong cột thứ 2 của nhóm cột thứ 0 là 73 ($= 71+2$), 248 ($= 246+2$), và 710 ($= 708+2$).

Đối với cột thứ 0 của nhóm cột thứ 0 trong ma trận C, giá trị 1 nằm ở hàng thứ 5145, hàng thứ 5994, hàng thứ 6066, hàng thứ 6763, hàng thứ 6815, và hàng thứ 8509. Trong trường hợp này, vì $Q_2 = 28$, nên chỉ số của các hàng có chứa giá trị 1 trong cột thứ 1 của nhóm cột thứ 0 là 5173 ($= 5145+28$), 6022 ($= 5994+28$), 6094 ($= 6066+28$), 6791 ($= 6763+28$), 6843 ($= 6815+28$), và 8537 ($= 8509+28$), và chỉ số của các hàng có chứa giá trị 1 trong cột thứ 2 của nhóm cột thứ 0 là 5201 ($= 5173+28$), 6050 ($= 6022+28$), 6122 ($= 6094+28$), 6819 ($= 6791+28$), 6871 ($= 6843+28$), và 8565 ($= 8537+28$).

Theo phương pháp này, có thể xác định được vị trí của các hàng có chứa giá trị 1 trong tất cả các nhóm cột trong ma trận A và ma trận C.

Ma trận B có thể có cấu trúc hai đường chéo, ma trận D có thể có cấu trúc đường chéo (tức là ma trận D là ma trận đơn vị), và ma trận Z có thể là ma trận không.

Do đó, ma trận kiểm tra chẵn lẻ 400 được thể hiện trên Fig.22 có thể được xác định

dựa vào các ma trận A, B, C, D và Z có cấu trúc nêu trên.

Phương pháp thực hiện quy trình mã hoá LDPC sử dụng ma trận kiểm tra chẵn lẻ 400 được thể hiện trên Fig.22 sẽ được mô tả dưới đây. Quy trình mã hoá LDPC với ma trận kiểm tra chẵn lẻ 400 được xác định trong bảng 14 sẽ được mô tả làm ví dụ để cho dễ hiểu.

Ví dụ, khi khối từ thông tin $S = (s_0, s_1, \dots, s_{K-1})$ được mã hoá LDPC, từ mã LDPC $\Lambda = (\lambda_0, \lambda_1, \dots, \lambda_{N-1}) = (s_0, s_1, \dots, s_{K-1}, p_0, p_1, \dots, p_{M_1+M_2-1})$ có bit chẵn lẻ $P = (p_0, p_1, \dots, p_{M_1+M_2-1})$ có thể được tạo ra.

M_1 và M_2 lần lượt là kích thước của ma trận B có cấu trúc hai đường chéo và kích thước của ma trận D có cấu trúc đường chéo, và $M_1 = g$, $M_2 = N-K-g$.

Quy trình tính bit chẵn lẻ như sau. Trong phần mô tả sáng chế dưới đây, ma trận kiểm tra chẵn lẻ 400 được xác định trong bảng 14 làm ví dụ để cho dễ hiểu.

Bước 1) Thiết lập giá trị ban đầu cho λ và p dưới dạng $\lambda_i = s_i$ ($i = 0, 1, \dots, K-1$), $p_j = 0$ ($j = 0, 1, \dots, M_1+M_2-1$).

Bước 2) Cộng bit từ thông tin thứ 0 λ_0 với các bit chẵn lẻ có các chỉ số được xác định ở hàng thứ nhất (tức là hàng có $i = 0$) trong bảng 14 để làm địa chỉ cho các bit chẵn lẻ. Bước cộng này có thể được biểu diễn bằng biểu thức 12 sau đây:

$$\begin{aligned} P_{69} &= P_{69} \oplus \lambda_0 & P_{6066} &= P_{6066} \oplus \lambda_0 \\ P_{244} &= P_{244} \oplus \lambda_0 & P_{6763} &= P_{6763} \oplus \lambda_0 \\ P_{706} &= P_{706} \oplus \lambda_0 & P_{6815} &= P_{6815} \oplus \lambda_0 \\ P_{5145} &= P_{5145} \oplus \lambda_0 & P_{8509} &= P_{8509} \oplus \lambda_0 \\ P_{5994} &= P_{5994} \oplus \lambda_0 \end{aligned} \quad (12)$$

Bước 3) Đối với $L-1$ bit từ thông tin kế tiếp λ_m ($m = 1, 2, \dots, L-1$), cộng λ_m với các bit chẵn lẻ có địa chỉ được tính dựa vào biểu thức 13 sau đây:

$$\begin{aligned} &(\chi + m \times Q_1) \bmod M_1 \quad (\text{nếu } \chi < M_1) \\ &M_1 + \{(\chi - M_1 + m \times Q_2) \bmod M_2\} \quad (\text{nếu } \chi \geq M_1) \end{aligned} \quad (13)$$

Trong đó, χ là địa chỉ của vùng chứa bit chẵn lẻ tương ứng với bit từ thông tin thứ 0

λ_0 .

Ngoài ra, $Q_1 = M_1/L$ và $Q_2 = M_2/L$. Ngoài ra, vì độ dài N của từ mã LDPC bằng 16200 và tỷ lệ mã bằng 5/15 trong bảng 14, nên dựa vào bảng 13 sẽ tìm được $M_1 = 720$, $M_2 = 10080$, $Q_1 = 2$, $Q_2 = 28$, và $L = 360$.

Do đó, phép toán được thể hiện trong biểu thức 14 sau đây có thể được thực hiện với bit từ thông tin thứ 1 λ_1 :

$$\begin{aligned}
 P_{71} &= P_{71} \oplus \lambda_1 & P_{6094} &= P_{6094} \oplus \lambda_1 \\
 P_{246} &= P_{246} \oplus \lambda_1 & P_{6791} &= P_{6791} \oplus \lambda_1 \\
 P_{708} &= P_{708} \oplus \lambda_1 & P_{6843} &= P_{6843} \oplus \lambda_1 \\
 P_{5173} &= P_{5173} \oplus \lambda_1 & P_{8537} &= P_{8537} \oplus \lambda_1 \\
 P_{6022} &= P_{6022} \oplus \lambda_1
 \end{aligned} \tag{14}$$

Bước 4) Vì địa chỉ của các bit chẵn lẻ giống như ở trong hàng thứ hai (tức là hàng có $i = 1$) trong bảng 14 được xác định tương ứng với bit từ thông tin thứ L λ_L , theo phương pháp tương tự như phương pháp nêu trên, nên địa chỉ của các bit chẵn lẻ tương ứng với $L-1$ bit từ thông tin kế tiếp λ_m ($m = L+1, L+2, \dots, 2L-1$) được tính theo biểu thức 13. Trong trường hợp này, χ là địa chỉ của vùng chứa bit chẵn lẻ tương ứng với bit từ thông tin λ_L , và có thể thu được dựa vào hàng thứ hai trong bảng 14.

Bước 5) Thực hiện lặp lại các quy trình nêu trên với L bit từ thông tin mới của mỗi nhóm bit khi xét các hàng mới trong bảng 14 để làm địa chỉ của vùng chứa bit chẵn lẻ.

Bước 6) Sau khi thực hiện lặp lại các quy trình nêu trên với các bit từ λ_0 đến λ_{K-1} của từ mã, tính các giá trị theo biểu thức 15 sau đây theo thứ tự lần lượt từ $i = 1$:

$$P_i = P_i \oplus P_{i-1} \quad \text{với } (i = 1, 2, \dots, M_1 - 1) \tag{15}$$

Bước 7) Tính các bit chẵn lẻ từ λ_K đến λ_{K+M_1-1} tương ứng với ma trận B có cấu trúc hai đường chéo theo biểu thức 16 sau đây:

$$\lambda_{K+L \times t + s} = p_{Q_1 \times s + t} \quad \text{với } (0 \leq s < L, 0 \leq t < Q_1) \tag{16}$$

Bước 8) Tính địa chỉ của vùng chứa bit chẵn lẻ cho L bit từ λ_K đến λ_{K+M_1-1} của từ mã mới trong mỗi nhóm bit dựa vào bảng 14 và biểu thức 13.

Bước 9) Sau khi tính các bit từ λ_K đến λ_{K+M_1-1} của từ mã, tính các bit chẵn lẻ từ λ_{K+M_1} đến $\lambda_{K+M_1+M_2-1}$ tương ứng với ma trận C có cấu trúc đường chéo theo biểu thức 17 sau đây:

$$\lambda_{K+M_1+L \times t+s} = p_{M_1+Q_2 \times S+t} \quad \text{với } (0 \leq s < L, 0 \leq t < Q_2) \quad (17)$$

Bộ mã hoá 110 có thể tính được các bit chẵn lẻ theo quy trình nêu trên.

Quay lại Fig.19, bộ mã hoá 110 có thể thực hiện bước mã hoá LDPC bằng cách sử dụng các tỷ lệ mã khác nhau như 3/15, 4/15, 5/15, 6/15, 7/15, 8/15, 9/15, 10/15, 11/15, 12/15, 13/15, v.v.. Ngoài ra, bộ mã hoá 110 có thể tạo ra từ mã LDPC có các độ dài khác nhau như 16200, 64800, v.v., dựa vào độ dài của các bit từ thông tin và tỷ lệ mã.

Trong trường hợp này, bộ mã hoá 110 có thể thực hiện bước mã hoá LDPC sử dụng ma trận kiểm tra chẵn lẻ, và ma trận kiểm tra chẵn lẻ có cấu trúc như được thể hiện trên các hình vẽ từ Fig.20 đến Fig.22.

Ngoài ra, bộ mã hoá 110 có thể thực hiện bước mã hoá Bose, Chaudhuri, Hocquenghem (BCH) và cả bước mã hoá LDPC. Để làm được điều này, bộ mã hoá 110 có thể còn có bộ mã hoá BCH (không được thể hiện trên hình vẽ) để thực hiện bước mã hoá BCH.

Trong trường hợp này, bộ mã hoá 110 có thể thực hiện bước mã hoá theo thứ tự là mã hoá BCH rồi đến mã hoá LDPC. Bộ mã hoá 110 có thể bổ sung các bit chẵn lẻ BCH vào các bit đầu vào để thực hiện bước mã hoá BCH và mã hoá LDPC cho các bit từ thông tin gồm có các bit đầu vào và các bit chẵn lẻ BCH, từ đó tạo ra từ mã LDPC.

Bộ đan xen 120 đan xen từ mã LDPC. Nghĩa là, bộ đan xen 120 thu từ mã LDPC từ bộ mã hoá 110, và đan xen từ mã LDPC dựa vào các quy tắc đan xen.

Cụ thể, bộ đan xen 120 có thể đan xen từ mã LDPC sao cho một bit ở trong một nhóm bit định trước trong số các nhóm bit tạo nên từ mã LDPC (tức là các nhóm hoặc các khối) được ánh xạ lên một bit định trước của ký hiệu điều biến. Do đó, bộ điều biến 130 có thể ánh xạ một bit ở trong một nhóm định trước trong số các nhóm tạo nên từ mã LDPC lên một bit định trước của ký hiệu điều biến.

Để làm được điều này, như được thể hiện trên Fig.23, bộ đan xen 120 có thể bao

gồm bộ đan xen bit chẵn lẻ 121, bộ đan xen nhóm (hoặc bộ đan xen theo nhóm) 122, bộ đan xen xoay bit trong nhóm 123 và bộ đan xen khối 124.

Bộ đan xen bit chẵn lẻ 121 đan xen các bit chẵn lẻ tạo nên từ mã LDPC.

Khi từ mã LDPC được tạo ra dựa trên ma trận kiểm tra chẵn lẻ 200 với cấu trúc như được thể hiện trên Fig.20, thì bộ đan xen bit chẵn lẻ 121 có thể chỉ đan xen các bit chẵn lẻ của từ mã LDPC dựa vào biểu thức 18 sau đây:

$$u_i = c_i \quad \text{với } 0 \leq i < K_{\text{ldpc}}, \text{ và}$$

$$u_{K_{\text{ldpc}}+M \cdot t+s} = c_{K_{\text{ldpc}}+Q_{\text{ldpc}} \cdot s+t} \quad \text{với } 0 \leq s < M, 0 \leq t < Q_{\text{ldpc}} \quad (18)$$

trong đó M là khoảng lặp lại của một mẫu nhóm cột trong ma trận con từ thông tin 210, tức là số lượng cột có trong một nhóm cột (ví dụ $M = 360$), và Q_{ldpc} là khoảng cách dịch chuyển tuần hoàn của mỗi cột trong ma trận con từ thông tin 210. Nghĩa là, bộ đan xen bit chẵn lẻ 121 thực hiện quy trình đan xen bit chẵn lẻ trên từ mã LDPC $c = (c_0, c_1, \dots, c_{N_{\text{ldpc}}-1})$, và xuất ra $U = (u_0, u_1, \dots, u_{N_{\text{ldpc}}-1})$.

Từ mã LDPC đã đan xen bit chẵn lẻ theo quy trình nêu trên có thể được tạo cấu hình sao cho một số lượng định trước của các bit liên tiếp trong từ mã LDPC này có đặc trưng giải mã giống nhau (đặc trưng tuần hoàn hoặc sự phân bố tuần hoàn, bậc của cột, v.v.).

Ví dụ, từ mã LDPC có thể có đặc trưng giống nhau với mỗi M bit liên tiếp. Trong đó, M là khoảng lặp lại của một mẫu nhóm cột trong ma trận con từ thông tin 210 và, ví dụ, có thể bằng 360.

Tích của các bit từ mã LDPC và ma trận kiểm tra chẵn lẻ phải bằng “0”. Điều này có nghĩa là tổng của các tích của bit thứ i của từ mã LDPC, c_i ($i = 0, 1, \dots, N_{\text{ldpc}}-1$), và cột thứ i của ma trận kiểm tra chẵn lẻ phải là vector “0”. Do đó, bit thứ i của từ mã LDPC có thể được coi là tương ứng với cột thứ i của ma trận kiểm tra chẵn lẻ.

Trong ma trận kiểm tra chẵn lẻ 200 trên Fig.20, M cột trong ma trận con từ thông tin 210 thuộc cùng một nhóm cột và ma trận con từ thông tin 210 có đặc trưng giống nhau với mỗi nhóm cột (ví dụ các cột thuộc cùng một nhóm cột có sự phân bố bậc của cột giống nhau và đặc trưng tuần hoàn giống nhau hoặc sự phân bố tuần hoàn giống

nhau).

Trong trường hợp này, vì M bit liên tiếp trong các bit từ thông tin tương ứng với cùng một nhóm cột trong ma trận con từ thông tin 210, nên các bit từ thông tin có thể gồm có M bit liên tiếp có các đặc trưng từ mã giống nhau. Khi các bit chẵn lẻ của từ mã LDPC được đan xen bằng bộ đan xen bit chẵn lẻ 121, thì các bit chẵn lẻ của từ mã LDPC có thể có M bit liên tiếp có các đặc trưng từ mã giống nhau.

Tuy nhiên, đối với từ mã được mã hoá LDPC dựa trên ma trận kiểm tra chẵn lẻ 300 trên Fig.21 và ma trận kiểm tra chẵn lẻ 400 trên Fig.22, thì bước đan xen bit chẵn lẻ có thể không được thực hiện. Trong trường hợp này, bộ đan xen bit chẵn lẻ 121 có thể được loại bỏ.

Bộ đan xen nhóm 122 có thể phân chia từ mã LDPC đã đan xen bit chẵn lẻ ra thành nhiều nhóm bit (hoặc khối) và sắp xếp lại thứ tự của các nhóm bit theo từng nhóm bit (hoặc theo đơn vị nhóm bit). Nghĩa là, bộ đan xen nhóm 122 đan xen các nhóm bit theo đơn vị nhóm bit.

Khi bộ đan xen bit chẵn lẻ 121 được loại bỏ trong một số trường hợp, thì bộ đan xen nhóm 122 có thể phân chia từ mã LDPC ra thành nhiều nhóm bit và sắp xếp lại thứ tự của các nhóm bit đó theo đơn vị nhóm bit.

Bộ đan xen nhóm 122 phân chia từ mã LDPC đã đan xen bit chẵn lẻ ra thành nhiều nhóm bit dựa vào biểu thức 19 hoặc biểu thức 20 sau đây:

$$X_j = \left\{ u_k \mid j = \left\lfloor \frac{k}{360} \right\rfloor, 0 \leq k < N_{ldpc} \right\} \text{ với } 0 \leq j < N_{group} \quad (19)$$

$$X_j = \{ u_k \mid 360 \times j \leq k < 360 \times (j+1), 0 \leq k < N_{ldpc} \} \text{ với } 0 \leq j < N_{group} \quad (20)$$

trong đó N_{group} là tổng số nhóm bit, X_j là nhóm bit thứ j, và u_k là bit thứ k của từ mã LDPC được nhập vào bộ đan xen nhóm 122. Ngoài ra, $\left\lfloor \frac{k}{360} \right\rfloor$ là số nguyên lớn nhất nhỏ hơn hoặc bằng $k/360$.

Vì giá trị 360 trong các biểu thức này là một ví dụ về khoảng M là khoảng lặp lại của một mẫu nhóm cột trong ma trận con từ thông tin, nên giá trị 360 trong các biểu thức

này có thể được đổi thành M .

Từ mã LDPC được phân chia ra thành nhiều nhóm bit có thể được biểu diễn như được thể hiện trên Fig.24.

Dựa vào Fig.24, từ mã LDPC được phân chia ra thành nhiều nhóm bit và mỗi nhóm bit có M bit liên tiếp. Nếu M bằng 360, thì mỗi nhóm bit có thể có 360 bit. Do đó, các nhóm bit có thể có số bit tương ứng với các nhóm cột trong ma trận kiểm tra chẵn lẻ.

Vì từ mã LDPC được phân chia ra thành các nhóm có M bit liên tiếp, nên K_{ldpc} bit từ thông tin được phân chia ra thành (K_{ldpc}/M) nhóm bit và $N_{ldpc}-K_{ldpc}$ bit chẵn lẻ được phân chia ra thành $(N_{ldpc}-K_{ldpc})/M$ nhóm bit. Do đó, từ mã LDPC có thể được phân chia ra thành tổng số là (N_{ldpc}/M) nhóm bit.

Ví dụ, nếu $M = 360$ và độ dài N_{ldpc} của từ mã LDPC bằng 16200, thì số lượng nhóm bit N_{group} tạo nên từ mã LDPC bằng 45 ($= 16200/360$), còn nếu $M = 360$ và độ dài N_{ldpc} của từ mã LDPC bằng 64800, thì số lượng nhóm bit N_{group} tạo nên từ mã LDPC bằng 180 ($= 64800/360$).

Như đã nêu trên, bộ đan xen nhóm 122 phân chia từ mã LDPC sao cho M bit liên tiếp được gộp vào cùng một nhóm vì từ mã LDPC có đặc trưng từ mã giống nhau với mỗi M bit liên tiếp. Do đó, khi từ mã LDPC được phân chia ra thành các nhóm có M bit liên tiếp, thì các bit có đặc trưng từ mã giống nhau thuộc cùng một nhóm.

Trong ví dụ nêu trên, số lượng bit tạo nên mỗi nhóm bit là M . Tuy nhiên, đó chỉ là ví dụ minh họa và số lượng bit tạo nên mỗi nhóm bit có thể thay đổi.

Ví dụ, số lượng bit tạo nên mỗi nhóm bit có thể là một ước số của M . Nghĩa là, số lượng bit tạo nên mỗi nhóm bit có thể là một ước số của số lượng cột tạo nên một nhóm cột của ma trận con từ thông tin trong ma trận kiểm tra chẵn lẻ. Trong trường hợp này, mỗi nhóm bit có thể có số lượng bit là một ước số của M . Ví dụ, nếu số lượng cột tạo nên một nhóm cột của ma trận con từ thông tin bằng 360, tức là $M = 360$, thì bộ đan xen nhóm 122 có thể phân chia từ mã LDPC ra thành nhiều nhóm bit sao cho số lượng bit tạo nên mỗi nhóm bit sẽ là một ước số của 360.

Trong phần mô tả sáng chế dưới đây sẽ sử dụng trường hợp số lượng bit tạo nên một nhóm bit bằng M làm ví dụ để cho dễ hiểu.

Sau đó, bộ đan xen nhóm 122 đan xen từ mã LDPC theo đơn vị nhóm bit. Bộ đan xen nhóm 122 có thể phân chia từ mã LDPC ra thành nhiều nhóm bit và sắp xếp lại các nhóm bit đó theo đơn vị nhóm bit. Nghĩa là, bộ đan xen nhóm 122 thay đổi vị trí của các nhóm bit tạo nên từ mã LDPC và sắp xếp lại thứ tự của các nhóm bit tạo nên từ mã LDPC theo đơn vị nhóm bit.

Trong đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit sao cho các nhóm bit tương ứng chứa các bit được ánh xạ lên cùng một ký hiệu điều biến được chọn trong số các nhóm bit ở cách nhau một khoảng định trước.

Trong trường hợp này, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit (hoặc khối) theo đơn vị nhóm bit bằng cách xem xét ít nhất một thông số trong số số lượng hàng và số lượng cột tạo nên bộ đan xen khối 124, số lượng nhóm bit của từ mã LDPC, và số lượng bit có trong mỗi nhóm bit, sao cho các nhóm bit tương ứng chứa các bit được ánh xạ lên cùng một ký hiệu điều biến ở cách nhau một khoảng định trước.

Để làm được điều này, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit dựa vào biểu thức 21 sau đây:

$$Y_j = X_{\pi(j)} \quad \text{với } (0 \leq j < N_{\text{group}}) \quad (21)$$

trong đó X_j là nhóm bit thứ j trước khi đan xen nhóm, và Y_j là nhóm bit (hoặc khối) thứ j sau khi đan xen nhóm. Ngoài ra, giá trị $\pi(j)$ là thông số chỉ báo thứ tự đan xen và được xác định dựa vào ít nhất một thông số trong số độ dài của từ mã LDPC, phương pháp điều biến và tỷ lệ mã. Nghĩa là, giá trị $\pi(j)$ thể hiện thứ tự hoán vị để đan xen theo đơn vị nhóm bit.

Do đó, $X_{\pi(j)}$ là nhóm bit (hoặc khối) thứ $\pi(j)$ trước khi đan xen nhóm, và biểu thức 21 có nghĩa là nhóm bit thứ $\pi(j)$ trước khi đan xen nhóm sẽ trở thành nhóm bit thứ j sau khi đan xen nhóm.

Theo phương án làm ví dụ thực hiện sáng chế, ví dụ về giá trị $\pi(j)$ có thể được xác định trong các bảng từ bảng 15 đến bảng 31 dưới đây.

Trong trường hợp này, giá trị $\pi(j)$ được xác định dựa vào độ dài của từ mã LDPC và tỷ lệ mã, và ma trận kiểm tra chẵn lẻ cũng được xác định dựa vào độ dài của từ mã LDPC

và tỷ lệ mã. Do đó, khi bước mã hoá LDPC được thực hiện dựa trên một ma trận kiểm tra chẵn lẻ cụ thể theo độ dài của từ mã LDPC và tỷ lệ mã, thì từ mã LDPC có thể được đan xen theo đơn vị nhóm bit dựa vào giá trị $\pi(j)$ đáp ứng độ dài của từ mã LDPC và tỷ lệ mã đã cho.

Ví dụ, khi bộ mã hoá 110 thực hiện bước mã hoá LDPC ở tỷ lệ mã bằng 5/15 để tạo ra từ mã LDPC có độ dài bằng 16200, thì bộ đan xen nhóm 122 có thể thực hiện quy trình đan xen bằng cách sử dụng giá trị $\pi(j)$ được xác định theo độ dài của từ mã LDPC bằng 16200 và tỷ lệ mã bằng 5/15 trong các bảng từ bảng 15 đến bảng 31 dưới đây.

Ví dụ, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 5/15, và phương pháp điều biến (hoặc định dạng điều biến) là điều biến biên độ vuông góc (Quadrature Amplitude Modulation, QAM) có 64 điểm, thì giá trị $\pi(j)$ có thể được xác định trong bảng 15 dưới đây. Cụ thể, bảng 15 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 14.

Bảng 15

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	8	39	31	11	37	2	44	10	38	4	0	33	1	7	25	28	27	29	13	43	20	34	30
	3	22	17	12	42	9	16	32	14	40	41	36	18	5	19	21	35	6	15	24	23	26	

Ở trường hợp được thể hiện trong bảng 15, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_8$, $Y_1 = X_{\pi(1)} = X_{39}$, $Y_2 = X_{\pi(2)} = X_{31}$, ..., $Y_{43} = X_{\pi(43)} = X_{23}$, $Y_{44} = X_{\pi(44)} = X_{26}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit (hoặc khối) thứ 8 thành nhóm bit thứ 0, nhóm bit thứ 39 thành nhóm bit thứ 1, nhóm bit thứ 31 thành nhóm bit thứ 2, ..., nhóm bit thứ 23 thành nhóm bit thứ 43, và nhóm bit thứ 26 thành nhóm bit thứ 44. Trong đó, việc chuyển nhóm bit thứ A thành nhóm bit thứ B có nghĩa là sắp xếp lại thứ tự của các nhóm bit sao cho nhóm bit thứ A trở thành nhóm bit thứ B.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 7/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 16 dưới đây. Cụ thể, bảng 16 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 5.

Bảng 16

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	6	15	11	9	14	8	18	12	16	0	19	10	17	13	24	33	42	20	2	23	31	4	37
	29	39	3	25	35	44	38	1	5	26	32	7	36	34	28	43	27	30	40	41	21	22	

Ở trường hợp được thể hiện trong bảng 16, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_6$, $Y_1 = X_{\pi(1)} = X_{15}$, $Y_2 = X_{\pi(2)} = X_{11}$, ..., $Y_{43} = X_{\pi(43)} = X_{21}$, $Y_{44} = X_{\pi(44)} = X_{22}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 6 thành nhóm bit thứ 0, nhóm bit thứ 15 thành nhóm bit thứ 1, nhóm bit thứ 11 thành nhóm bit thứ 2, ..., nhóm bit thứ 21 thành nhóm bit thứ 43, và nhóm bit thứ 22 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 9/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 17 dưới đây. Cụ thể, bảng 17 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 7.

Bảng 17

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	10	13	4	5	6	20	14	7	25	18	17	3	9	8	12	38	32	24	22	29	23	36	35
	44	15	43	21	11	37	34	33	26	30	40	39	28	2	1	0	31	42	27	19	16	41	

Ở trường hợp được thể hiện trong bảng 17, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{10}$, $Y_1 = X_{\pi(1)} = X_{13}$, $Y_2 = X_{\pi(2)} = X_4$, ..., $Y_{43} = X_{\pi(43)} = X_{16}$, $Y_{44} = X_{\pi(44)} = X_{41}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 10 thành nhóm bit thứ 0, nhóm bit thứ 13 thành nhóm bit thứ 1, nhóm bit thứ 4 thành nhóm bit thứ 2, ..., nhóm bit thứ 16 thành nhóm bit thứ 43, và nhóm bit thứ 41 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 11/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 18 dưới đây. Cụ thể, bảng 18 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 9.

Bảng 18

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	31	23	21	7	8	10	9	3	17	24	11	19	18	20	6	4	12	15	13	5	2	22	26
	14	28	27	25	29	42	16	37	44	34	33	35	41	0	36	39	40	38	1	30	32	43	

Ở trường hợp được thể hiện trong bảng 18, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{31}$, $Y_1 = X_{\pi(1)} = X_{23}$, $Y_2 = X_{\pi(2)} = X_{21}$, ..., $Y_{43} = X_{\pi(43)} = X_{32}$, $Y_{44} = X_{\pi(44)} = X_{43}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm

bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 31 thành nhóm bit thứ 0, nhóm bit thứ 23 thành nhóm bit thứ 1, nhóm bit thứ 21 thành nhóm bit thứ 2, ..., nhóm bit thứ 32 thành nhóm bit thứ 43, và nhóm bit thứ 43 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 13/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 19 dưới đây. Cụ thể, bảng 19 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 11.

Bảng 19

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	9	7	15	10	11	12	13	6	21	17	14	20	26	8	25	32	34	23	2	4	31	18	5
	27	29	3	38	36	39	43	41	42	40	44	1	28	33	22	16	19	24	0	30	35	37	

Ở trường hợp được thể hiện trong bảng 19, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_9$, $Y_1 = X_{\pi(1)} = X_7$, $Y_2 = X_{\pi(2)} = X_{15}$, ..., $Y_{43} = X_{\pi(43)} = X_{35}$, $Y_{44} = X_{\pi(44)} = X_{37}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 9 thành nhóm bit thứ 0, nhóm bit thứ 7 thành nhóm bit thứ 1, nhóm bit thứ 15 thành nhóm bit thứ 2, ..., nhóm bit thứ 35 thành nhóm bit thứ 43, và nhóm bit thứ 37 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 5/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 20 dưới đây. Cụ thể, bảng 20 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 4.

Bảng 20

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	8	11	9	10	14	7	6	4	5	42	13	0	12	3	35	40	38	1	24	31	22	34	19
	37	2	15	29	20	41	25	18	17	33	28	23	30	21	32	43	39	27	44	26	16	36	

Ở trường hợp được thể hiện trong bảng 20, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_8$, $Y_1 = X_{\pi(1)} = X_{11}$, $Y_2 = X_{\pi(2)} = X_9$, ..., $Y_{43} = X_{\pi(43)} = X_{16}$, $Y_{44} = X_{\pi(44)} = X_{36}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 8 thành nhóm bit thứ 0, nhóm bit thứ 11 thành nhóm bit thứ 1, nhóm bit thứ 9 thành nhóm bit thứ 2, ..., nhóm bit thứ 16 thành nhóm bit thứ 43, và nhóm bit thứ 36 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 7/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 21 dưới đây. Cụ thể, bảng 21 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 6.

Bảng 21

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	16	0	18	6	14	11	17	8	2	13	9	19	15	20	34	5	29	4	39	7	41	25	24
	21	31	26	35	36	3	42	43	32	27	10	28	22	23	30	33	40	38	1	12	44	37	

Ở trường hợp được thể hiện trong bảng 21, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{16}$, $Y_1 = X_{\pi(1)} = X_0$, $Y_2 = X_{\pi(2)} = X_{18}$, ..., $Y_{43} = X_{\pi(43)} = X_{44}$, $Y_{44} = X_{\pi(44)} = X_{37}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm

bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 16 thành nhóm bit thứ 0, nhóm bit thứ 0 thành nhóm bit thứ 1, nhóm bit thứ 18 thành nhóm bit thứ 2, ..., nhóm bit thứ 44 thành nhóm bit thứ 43, và nhóm bit thứ 37 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 9/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 22 dưới đây. Cụ thể, bảng 22 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 8.

Bảng 22

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	12	6	15	10	17	7	14	2	24	20	26	19	25	11	28	18	21	36	39	13	23	3	34
	0	4	44	38	32	22	9	1	30	5	40	8	42	35	27	31	41	37	33	16	29	43	

Ở trường hợp được thể hiện trong bảng 22, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{12}$, $Y_1 = X_{\pi(1)} = X_6$, $Y_2 = X_{\pi(2)} = X_{15}$, ..., $Y_{43} = X_{\pi(43)} = X_{29}$, $Y_{44} = X_{\pi(44)} = X_{43}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 12 thành nhóm bit thứ 0, nhóm bit thứ 6 thành nhóm bit thứ 1, nhóm bit thứ 15 thành nhóm bit thứ 2, ..., nhóm bit thứ 29 thành nhóm bit thứ 43, và nhóm bit thứ 43 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 11/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 23 dưới đây. Cụ thể, bảng 23 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 10.

Bảng 23

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	28	16	23	27	29	11	6	7	18	17	15	0	26	9	2	4	1	32	34	10	3	22	39
	44	21	8	14	38	42	12	43	37	33	36	31	41	20	30	25	5	35	40	24	13	19	

Ở trường hợp được thể hiện trong bảng 23, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{28}$, $Y_1 = X_{\pi(1)} = X_{16}$, $Y_2 = X_{\pi(2)} = X_{23}$, ..., $Y_{43} = X_{\pi(43)} = X_{13}$, $Y_{44} = X_{\pi(44)} = X_{19}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 28 thành nhóm bit thứ 0, nhóm bit thứ 16 thành nhóm bit thứ 1, nhóm bit thứ 23 thành nhóm bit thứ 2, ..., nhóm bit thứ 13 thành nhóm bit thứ 43, và nhóm bit thứ 19 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 13/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 24 dưới đây. Cụ thể, bảng 24 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 12.

Bảng 24

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	5	18	6	15	19	9	10	8	16	0	13	1	14	22	27	20	11	4	24	12	7	30	36
	28	21	29	23	33	41	44	40	43	39	42	3	2	35	37	26	34	32	25	17	38	31	

Ở trường hợp được thể hiện trong bảng 24, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_5$, $Y_1 = X_{\pi(1)} = X_{18}$, $Y_2 = X_{\pi(2)} = X_6$, ..., $Y_{43} = X_{\pi(43)} = X_{38}$, $Y_{44} = X_{\pi(44)} = X_{31}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm

bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 5 thành nhóm bit thứ 0, nhóm bit thứ 18 thành nhóm bit thứ 1, nhóm bit thứ 6 thành nhóm bit thứ 2, ..., nhóm bit thứ 38 thành nhóm bit thứ 43, và nhóm bit thứ 31 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 5/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 25 dưới đây. Cụ thể, bảng 25 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 14.

Bảng 25

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	25	44	8	39	37	2	11	7	0	12	4	31	33	38	43	21	26	13	28	29	1	27	18
	17	34	3	42	10	19	20	32	36	40	9	41	5	35	30	22	15	16	6	24	23	14	

Ở trường hợp được thể hiện trong bảng 25, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{25}$, $Y_1 = X_{\pi(1)} = X_{44}$, $Y_2 = X_{\pi(2)} = X_8$, ..., $Y_{43} = X_{\pi(43)} = X_{23}$, $Y_{44} = X_{\pi(44)} = X_{14}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 25 thành nhóm bit thứ 0, nhóm bit thứ 44 thành nhóm bit thứ 1, nhóm bit thứ 8 thành nhóm bit thứ 2, ..., nhóm bit thứ 23 thành nhóm bit thứ 43, và nhóm bit thứ 14 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 7/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 26 dưới đây. Cụ thể, bảng 26 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 5.

Bảng 26

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	6	20	0	12	11	16	13	22	14	24	8	7	1	23	17	19	42	9	18	34	27	28	39
	43	10	38	33	26	21	40	41	15	30	29	37	32	2	31	44	36	35	25	5	4	3	

Ở trường hợp được thể hiện trong bảng 26, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_6$, $Y_1 = X_{\pi(1)} = X_{20}$, $Y_2 = X_{\pi(2)} = X_0$, ..., $Y_{43} = X_{\pi(43)} = X_4$, $Y_{44} = X_{\pi(44)} = X_3$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 6 thành nhóm bit thứ 0, nhóm bit thứ 20 thành nhóm bit thứ 1, nhóm bit thứ 0 thành nhóm bit thứ 2, ..., nhóm bit thứ 4 thành nhóm bit thứ 43, và nhóm bit thứ 3 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 9/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 27 dưới đây. Cụ thể, bảng 27 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 7.

Bảng 27

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	7	3	14	5	20	4	31	10	25	34	40	16	6	17	37	11	18	15	26	32	23	12	44
	35	8	19	42	38	13	43	33	22	30	24	39	28	2	1	0	29	21	27	9	36	41	

Ở trường hợp được thể hiện trong bảng 27, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_7$, $Y_1 = X_{\pi(1)} = X_3$, $Y_2 = X_{\pi(2)} = X_{14}$, ..., $Y_{43} = X_{\pi(43)} = X_{36}$, $Y_{44} = X_{\pi(44)} = X_{41}$. Do đó, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm

bit theo đơn vị nhóm bit bằng cách chuyển nhóm bit thứ 7 thành nhóm bit thứ 0, nhóm bit thứ 3 thành nhóm bit thứ 1, nhóm bit thứ 14 thành nhóm bit thứ 2, ..., nhóm bit thứ 36 thành nhóm bit thứ 43, và nhóm bit thứ 41 thành nhóm bit thứ 44.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 11/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 28 dưới đây. Cụ thể, bảng 28 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 9.

Bảng 28

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	31	20	21	25	4	16	9	3	17	24	5	10	12	28	6	19	8	15	13	11	29	22	27
	14	23	34	26	18	42	2	37	44	39	33	35	41	0	36	7	40	38	1	30	32	43	

Ở trường hợp được thể hiện trong bảng 28, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{31}$, $Y_1 = X_{\pi(1)} = X_{20}$, $Y_2 = X_{\pi(2)} = X_{21}$, ..., $Y_{43} = X_{\pi(43)} = X_{32}$, $Y_{44} = X_{\pi(44)} = X_{43}$. Do đó, bộ đan xen nhóm 122 có thể chuyển nhóm bit thứ 31 thành nhóm bit thứ 0, nhóm bit thứ 20 thành nhóm bit thứ 1, nhóm bit thứ 21 thành nhóm bit thứ 2, ..., nhóm bit thứ 32 thành nhóm bit thứ 43, và nhóm bit thứ 43 thành nhóm bit thứ 44, và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 7/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 29 dưới đây. Bảng 29 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 6.

Bảng 29

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	11	8	18	10	14	27	17	0	12	13	9	19	4	24	34	5	23	31	20	7	15	36	38
	16	44	21	3	25	35	33	39	32	41	22	29	28	43	30	42	40	26	1	2	6	37	

Ở trường hợp được thể hiện trong bảng 29, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{11}$, $Y_1 = X_{\pi(1)} = X_8$, $Y_2 = X_{\pi(2)} = X_{18}$, ..., $Y_{43} = X_{\pi(43)} = X_6$, $Y_{44} = X_{\pi(44)} = X_{37}$. Do đó, bộ đan xen nhóm 122 có thể chuyển nhóm bit thứ 11 thành nhóm bit thứ 0, nhóm bit thứ 8 thành nhóm bit thứ 1, nhóm bit thứ 18 thành nhóm bit thứ 2, ..., nhóm bit thứ 6 thành nhóm bit thứ 43, và nhóm bit thứ 37 thành nhóm bit thứ 44, và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 9/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 30 dưới đây. Cụ thể, bảng 30 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 8.

Bảng 30

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	12	6	26	28	14	7	17	2	24	20	15	3	25	11	10	18	8	36	39	13	23	19	16
	0	4	44	5	32	9	21	1	29	38	40	22	42	35	27	31	41	37	33	34	30	43	

Ở trường hợp được thể hiện trong bảng 30, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{12}$, $Y_1 = X_{\pi(1)} = X_6$, $Y_2 = X_{\pi(2)} = X_{26}$, ..., $Y_{43} = X_{\pi(43)} = X_{30}$, $Y_{44} = X_{\pi(44)} = X_{43}$. Do đó, bộ đan xen nhóm 122 có thể chuyển nhóm bit thứ 12 thành

nhóm bit thứ 0, nhóm bit thứ 6 thành nhóm bit thứ 1, nhóm bit thứ 26 thành nhóm bit thứ 2, ..., nhóm bit thứ 30 thành nhóm bit thứ 43, nhóm bit thứ 43 thành nhóm bit thứ 44, và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit.

Ví dụ khác, nếu độ dài của từ mã LDPC bằng 16200, tỷ lệ mã bằng 11/15, và phương pháp điều biến là 64-QAM, thì giá trị $\pi(j)$ có thể được xác định trong bảng 31 dưới đây. Bảng 31 có thể được áp dụng khi bước mã hoá LDPC được thực hiện sử dụng ma trận kiểm tra chẵn lẻ được xác định trong bảng 10.

Bảng 31

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	28	16	5	31	29	11	6	34	7	8	15	0	22	20	2	4	1	27	9	26	24	42	17
	10	21	32	14	39	43	38	37	44	33	36	19	41	3	30	25	23	35	40	18	13	12	

Ở trường hợp được thể hiện trong bảng 31, biểu thức 21 có thể được biểu diễn dưới dạng $Y_0 = X_{\pi(0)} = X_{28}$, $Y_1 = X_{\pi(1)} = X_{16}$, $Y_2 = X_{\pi(2)} = X_5$, ..., $Y_{43} = X_{\pi(43)} = X_{13}$, $Y_{44} = X_{\pi(44)} = X_{12}$. Do đó, bộ đan xen nhóm 122 có thể chuyển nhóm bit thứ 28 thành nhóm bit thứ 0, nhóm bit thứ 16 thành nhóm bit thứ 1, nhóm bit thứ 5 thành nhóm bit thứ 2, ..., nhóm bit thứ 13 thành nhóm bit thứ 43, nhóm bit thứ 12 thành nhóm bit thứ 44, và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit.

Trong các ví dụ nêu trên, độ dài của từ mã LDPC bằng 16200 và tỷ lệ mã bằng 5/15, 7/15, 9/15, 11/15 và 13/15. Tuy nhiên, đó chỉ là ví dụ minh hoạ và mẫu đan xen có thể được xác định theo cách khác khi độ dài của từ mã LDPC bằng 64800 hoặc tỷ lệ mã có các giá trị khác.

Như đã nêu trên, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm theo đơn vị nhóm bằng cách sử dụng biểu thức 21 và các bảng từ bảng 15 đến bảng 31.

“Khối thứ j ở đầu ra của bộ đan xen nhóm” trong các bảng từ bảng 15 đến bảng 31 dùng để chỉ nhóm bit thứ j được xuất ra từ bộ đan xen nhóm 122 sau khi đan xen, tức là

đan xen nhóm, và “khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm” dùng để chỉ nhóm bit thứ $\pi(j)$ được nhập vào bộ đan xen nhóm 122.

Ngoài ra, vì thứ tự của các nhóm bit tạo nên từ mã LDPC được sắp xếp lại bằng bộ đan xen nhóm 122 theo đơn vị nhóm bit, và sau đó các nhóm bit này được đan xen khối bằng bộ đan xen khối 124, như sẽ được mô tả dưới đây, nên “thứ tự của các nhóm bit được đan xen khối” được thể hiện trong các bảng từ bảng 15 đến bảng 31 liên quan đến giá trị $\pi(j)$.

Từ mã LDPC được đan xen nhóm theo quy trình nêu trên được thể hiện trên Fig.25. Khi so sánh từ mã LDPC trên Fig.25 với từ mã LDPC trên Fig.24 trước khi đan xen nhóm, có thể thấy rằng thứ tự của các nhóm bit tạo nên từ mã LDPC được sắp xếp lại.

Nghĩa là, như được thể hiện trên Fig.24 và Fig.25, các nhóm của từ mã LDPC được sắp xếp theo thứ tự là nhóm bit X_0 , nhóm bit X_1 , ..., nhóm bit $X_{N_{\text{group}}-1}$ trước khi đan xen nhóm, và được sắp xếp theo thứ tự là nhóm bit Y_0 , nhóm bit Y_1 , ..., nhóm bit $Y_{N_{\text{group}}-1}$ sau khi đan xen nhóm. Trong trường hợp này, thứ tự sắp xếp lại của các nhóm bit sau khi đan xen nhóm có thể được xác định dựa vào các bảng từ bảng 15 đến bảng 27.

Bộ đan xen xoay bit trong nhóm 123 đan xen các bit trong cùng một nhóm bit. Nghĩa là, bộ đan xen xoay bit trong nhóm 123 có thể sắp xếp lại thứ tự của các bit trong cùng một nhóm bit bằng cách thay đổi thứ tự của các bit trong cùng một nhóm bit.

Trong trường hợp này, bộ đan xen xoay bit trong nhóm 123 có thể sắp xếp lại thứ tự của các bit trong cùng một nhóm bit bằng cách dịch chuyển tuần hoàn với một số lượng bit định trước trong số các bit trong cùng một nhóm bit.

Ví dụ, như được thể hiện trên Fig.26, bộ đan xen xoay bit trong nhóm 123 có thể dịch chuyển tuần hoàn các bit trong nhóm bit Y_1 sang bên phải 1 bit. Trong trường hợp này, các bit nằm ở vị trí thứ 0, vị trí thứ 1, vị trí thứ 2, ..., vị trí thứ 358, và vị trí thứ 359 trong nhóm bit Y_1 như được thể hiện trên Fig.26 được dịch chuyển tuần hoàn sang bên phải 1 bit. Kết quả là, bit nằm ở vị trí thứ 359 trước khi dịch chuyển tuần hoàn sẽ nằm ở đầu nhóm bit Y_1 và các bit nằm ở vị trí thứ 0, vị trí thứ 1, vị trí thứ 2, ..., vị trí thứ 358 trước khi dịch chuyển tuần hoàn sẽ được dịch chuyển sang bên phải 1 bit theo thứ tự lần lượt và nằm ở đó.

Ngoài ra, bộ đan xen xoay bit trong nhóm 123 có thể sắp xếp lại thứ tự của các bit trong mỗi nhóm bit bằng cách dịch chuyển tuần hoàn với một số lượng bit khác trong mỗi nhóm bit.

Ví dụ, bộ đan xen xoay bit trong nhóm 123 có thể dịch chuyển tuần hoàn các bit trong nhóm bit Y_1 sang bên phải 1 bit, và có thể dịch chuyển tuần hoàn các bit trong nhóm bit Y_2 sang bên phải 3 bit.

Tuy nhiên, bộ đan xen xoay bit trong nhóm 123 nêu trên có thể được loại bỏ tùy theo trường hợp ứng dụng.

Ngoài ra, bộ đan xen xoay bit trong nhóm 123 được đặt ở sau bộ đan xen nhóm 122 trong ví dụ nêu trên. Tuy nhiên, đó chỉ là ví dụ minh họa. Nghĩa là, bộ đan xen xoay bit trong nhóm 123 chỉ làm thay đổi thứ tự của các bit trong ít nhất một nhóm bit và không làm thay đổi thứ tự của các nhóm bit. Vì vậy, bộ đan xen xoay bit trong nhóm 123 có thể được đặt ở trước bộ đan xen nhóm 122.

Bộ đan xen khối 124 đan xen các nhóm bit đã được sắp xếp lại thứ tự. Bộ đan xen khối 124 có thể đan xen các nhóm bit đã được sắp xếp lại thứ tự bằng bộ đan xen nhóm 122 theo từng nhóm bit (hoặc theo đơn vị nhóm bit). Bộ đan xen khối 124 có nhiều cột, mỗi cột có nhiều hàng và có thể đan xen bằng cách phân chia các nhóm bit đã được sắp xếp lại dựa vào thứ tự điều biến được xác định theo phương pháp điều biến.

Trong trường hợp này, bộ đan xen khối 124 có thể đan xen các nhóm bit đã được sắp xếp lại thứ tự bằng bộ đan xen nhóm 122 theo đơn vị nhóm bit. Bộ đan xen khối 124 có thể đan xen bằng cách phân chia các nhóm bit đã được sắp xếp lại dựa vào thứ tự điều biến sử dụng phần thứ nhất và phần thứ hai.

Bộ đan xen khối 124 đan xen bằng cách phân chia mỗi cột ra thành phần thứ nhất và phần thứ hai, ghi theo thứ tự lần lượt các nhóm bit vào phần thứ nhất của các cột theo đơn vị nhóm bit, phân chia các bit của các nhóm bit còn lại ra thành các nhóm (hoặc các nhóm bit con), mỗi nhóm có một số lượng bit định trước dựa trên số lượng cột, và ghi theo thứ tự lần lượt các nhóm bit con vào phần thứ hai của các cột.

Trong đó, số lượng nhóm bit được đan xen theo đơn vị nhóm bit bằng bộ đan xen khối 124 có thể được xác định dựa vào ít nhất một thông số trong số số lượng hàng và số

lượng cột tạo nên bộ đan xen khối 124, số lượng nhóm bit và số lượng bit có trong mỗi nhóm bit. Nói cách khác, bộ đan xen khối 124 có thể xác định các nhóm bit được đan xen theo đơn vị nhóm bit có xem xét đến ít nhất một thông số trong số số lượng hàng và số lượng cột tạo nên bộ đan xen khối 124, số lượng nhóm bit và số lượng bit có trong mỗi nhóm bit, đan xen các nhóm bit theo đơn vị nhóm bit sử dụng phần thứ nhất của các cột, và phân chia các bit của các nhóm bit không được đan xen sử dụng phần thứ nhất của các cột ra thành nhiều nhóm bit con và đan xen các nhóm bit con đó. Ví dụ, bộ đan xen khối 124 có thể đan xen ít nhất một phần của các nhóm bit theo đơn vị nhóm bit sử dụng phần thứ nhất của các cột, và phân chia các bit của các nhóm bit còn lại ra thành nhiều nhóm bit con và đan xen các nhóm bit con đó sử dụng phần thứ hai của các cột.

Trong khi đó, việc đan xen các nhóm bit theo đơn vị nhóm bit có nghĩa là các bit ở trong cùng một nhóm bit được ghi vào cùng một cột khi đan xen khối. Nói cách khác, đối với các nhóm bit được đan xen theo đơn vị nhóm bit, bộ đan xen khối 124 có thể không phân chia các bit ở trong cùng một nhóm bit và ghi các bit này vào cùng một cột. Tuy nhiên, đối với các nhóm bit không được đan xen theo đơn vị nhóm bit, bộ đan xen khối 124 có thể phân chia các bit ở trong cùng một nhóm bit và ghi các bit này vào các cột khác nhau.

Do đó, số lượng hàng tạo nên phần thứ nhất của các cột là bội số nguyên lần của số lượng bit có trong một nhóm bit (ví dụ, 360), và số lượng hàng tạo nên phần thứ hai của các cột có thể nhỏ hơn số lượng bit có trong một nhóm bit.

Ngoài ra, trong tất cả các nhóm bit được đan xen sử dụng phần thứ nhất của các cột, các bit trong cùng một nhóm bit được ghi vào cùng một cột trong phần thứ nhất khi đan xen, và trong ít nhất một nhóm được đan xen sử dụng phần thứ hai của các cột, các bit được phân chia và ghi vào ít nhất hai cột của phần thứ hai khi đan xen.

Phương pháp đan xen cụ thể sẽ được mô tả dưới đây.

Bộ đan xen xoay bit trong nhóm 123 chỉ làm thay đổi thứ tự của các bit trong một nhóm bit và không làm thay đổi thứ tự của các nhóm bit sau khi đan xen. Do đó, thứ tự của các nhóm bit được đan xen bằng bộ đan xen khối 124, tức là thứ tự của các nhóm bit được nhập vào bộ đan xen khối 124, có thể được xác định bằng bộ đan xen nhóm 122. Thứ tự của các nhóm bit được đan xen bằng bộ đan xen khối 124 có thể được xác định

dựa vào giá trị $\pi(j)$ như được thể hiện trong các bảng từ bảng 15 đến bảng 27.

Như đã nêu trên, bộ đan xen khối 124 có thể đan xen các nhóm bit đã được sắp xếp lại thứ tự theo đơn vị nhóm bit sử dụng nhiều cột, mỗi cột có nhiều hàng.

Trong trường hợp này, bộ đan xen khối 124 có thể đan xen từ mã LDPC bằng cách phân chia các cột ra thành ít nhất hai phần như đã nêu trên. Ví dụ, bộ đan xen khối 124 có thể phân chia mỗi cột ra thành phần thứ nhất và phần thứ hai, và đan xen các nhóm bit tạo nên từ mã LDPC.

Trong trường hợp này, bộ đan xen khối 124 có thể phân chia mỗi cột ra thành N phần (N là số nguyên lớn hơn hoặc bằng 2) tùy thuộc vào việc số lượng nhóm bit tạo nên từ mã LDPC có phải là bội số nguyên lần của số lượng cột tạo nên bộ đan xen khối 124 hay không, và có thể thực hiện quy trình đan xen.

Nếu số lượng nhóm bit tạo nên từ mã LDPC là bội số nguyên lần của số lượng cột tạo nên bộ đan xen khối 124, thì bộ đan xen khối 124 có thể đan xen các nhóm bit tạo nên từ mã LDPC theo đơn vị nhóm bit mà không cần phân chia mỗi cột ra thành nhiều phần.

Bộ đan xen khối 124 có thể đan xen bằng cách ghi các nhóm bit của từ mã LDPC vào các cột theo đơn vị nhóm bit theo hướng cột, và đọc các cột đã ghi các nhóm bit theo đơn vị nhóm bit theo hướng hàng.

Trong trường hợp này, bộ đan xen khối 124 có thể đan xen bằng cách ghi theo thứ tự lần lượt các bit có trong một số lượng nhóm bit định trước, số lượng định trước này tương ứng với thương số thu được khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột tạo nên bộ đan xen khối 124, vào các cột theo hướng cột, và đọc các cột đã ghi các bit theo hướng hàng.

Nhóm bit nằm ở vị trí thứ j sau khi đan xen bằng bộ đan xen nhóm 122 dưới đây sẽ được gọi là nhóm bit Y_j .

Ví dụ, giả sử rằng bộ đan xen khối 124 có C cột, mỗi cột có R_1 hàng. Ngoài ra, giả sử thêm rằng từ mã LDPC có N_{group} nhóm bit và số lượng nhóm bit N_{group} là bội số của C.

Trong trường hợp này, nếu gọi thương số thu được khi lấy N_{group} nhóm bit tạo nên từ mã LDPC chia cho C cột tạo nên bộ đan xen khối 124 là A ($= N_{\text{group}}/C$) (A là số nguyên lớn hơn 0), thì bộ đan xen khối 124 có thể đan xen bằng cách ghi theo thứ tự lần

lượt $A (= N_{\text{group}}/C)$ nhóm bit vào C cột theo hướng cột và đọc các bit đã ghi trong C cột theo hướng hàng.

Ví dụ, như được thể hiện trên Fig.27, bộ đan xen khối 124 ghi các bit ở trong nhóm bit Y_0 , nhóm bit $Y_1, \dots$, nhóm bit Y_{A-1} vào cột thứ 1 từ hàng thứ 1 đến hàng thứ R_1 , ghi các bit ở trong nhóm bit Y_A , nhóm bit $Y_{A+1}, \dots$, nhóm bit Y_{2A-1} vào cột thứ 2 từ hàng thứ 1 đến hàng thứ $R_1, \dots$, và ghi các bit ở trong nhóm bit Y_{CA-A} , nhóm bit $Y_{CA-A+1}, \dots$, nhóm bit Y_{CA-1} vào cột cuối cùng từ hàng thứ 1 đến hàng thứ R_1 . Bộ đan xen khối 124 có thể đọc các bit đã ghi trong các cột này theo hướng hàng.

Do đó, bộ đan xen khối 124 đan xen tất cả các nhóm bit tạo nên từ mã LDPC theo đơn vị nhóm bit.

Tuy nhiên, nếu số lượng nhóm bit tạo nên từ mã LDPC không phải là bội số nguyên lần của số lượng cột tạo nên bộ đan xen khối 124, thì bộ đan xen khối 124 có thể phân chia mỗi cột ra thành hai (2) phần và đan xen một phần của các nhóm bit tạo nên từ mã LDPC theo đơn vị nhóm bit, và phân chia các bit của các nhóm bit khác hay các nhóm bit còn lại ra thành nhiều nhóm bit con và đan xen các nhóm bit con đó. Trong trường hợp này, các bit ở trong các nhóm bit còn lại, tức là các bit có trong số lượng nhóm tương ứng với số dư sau khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột, các bit này không được đan xen theo đơn vị nhóm bit, mà sẽ được đan xen sau khi đã được phân chia theo số lượng cột.

Bộ đan xen khối 124 có thể đan xen từ mã LDPC bằng cách phân chia mỗi cột ra thành hai phần.

Trong trường hợp này, bộ đan xen khối 124 có thể phân chia các cột ra thành phần thứ nhất và phần thứ hai dựa vào ít nhất một thông số trong số số lượng cột tạo nên bộ đan xen khối 124, số lượng nhóm bit tạo nên từ mã LDPC, và số lượng bit tạo nên mỗi nhóm bit.

Trong đó, mỗi nhóm bit có thể có 360 bit. Ngoài ra, số lượng nhóm bit tạo nên từ mã LDPC có thể được xác định dựa vào độ dài của từ mã LDPC và số lượng bit ở trong nhóm bit. Ví dụ, khi từ mã LDPC có độ dài bằng 16200 được phân chia sao cho mỗi nhóm bit có 360 bit, thì từ mã LDPC này được phân chia ra thành 45 nhóm bit. Theo

cách khác, khi từ mã LDPC có độ dài bằng 64800 được phân chia sao cho mỗi nhóm bit có 360 bit, thì từ mã LDPC này có thể được phân chia ra thành 180 nhóm bit. Ngoài ra, số lượng cột tạo nên bộ đan xen khối 124 có thể được xác định theo phương pháp điều biến. Phương pháp điều biến sẽ được mô tả dưới đây.

Do đó, số lượng hàng tạo nên mỗi phần trong số phần thứ nhất và phần thứ hai có thể được xác định dựa vào số lượng cột tạo nên bộ đan xen khối 124, số lượng nhóm bit tạo nên từ mã LDPC, và số lượng bit tạo nên mỗi nhóm bit.

Trong mỗi cột, phần thứ nhất có thể gồm các hàng với số lượng hàng đúng bằng số lượng bit có trong ít nhất một nhóm bit có thể được ghi theo đơn vị nhóm bit vào một cột trong số các nhóm bit tạo nên từ mã LDPC, số lượng hàng được xác định theo số lượng cột tạo nên bộ đan xen khối 124, số lượng nhóm bit tạo nên từ mã LDPC, và số lượng bit tạo nên mỗi nhóm bit.

Trong mỗi cột, phần thứ hai có thể gồm các hàng còn lại trừ các hàng với số lượng hàng đúng bằng số lượng bit có trong mỗi nhóm bit trong số ít nhất một số nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột trong số các nhóm bit tạo nên từ mã LDPC. Số lượng hàng thuộc phần thứ hai có thể có giá trị bằng thương số khi lấy số lượng bit có trong tất cả các nhóm bit còn lại, trừ các nhóm bit tương ứng với phần thứ nhất, chia cho số lượng cột tạo nên bộ đan xen khối 124. Nói cách khác, số lượng hàng của phần thứ hai có thể có giá trị bằng thương số khi lấy số lượng bit có trong các nhóm bit còn lại không được ghi vào phần thứ nhất trong số các nhóm bit tạo nên từ mã LDPC chia cho số lượng cột.

Nghĩa là, bộ đan xen khối 124 có thể phân chia mỗi cột ra thành phần thứ nhất gồm các hàng với số lượng hàng đúng bằng số lượng bit có trong các nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột, và phần thứ hai gồm các hàng còn lại.

Do đó, phần thứ nhất có thể có số lượng hàng đúng bằng số lượng bit có trong mỗi nhóm bit, tức là có số lượng hàng đúng bằng bội số nguyên lần của M . Tuy nhiên, vì số lượng bit từ mã tạo nên mỗi nhóm bit có thể là một ước số của M như đã nêu trên, nên phần thứ nhất có thể có số lượng hàng đúng bằng bội số nguyên lần của số lượng bit tạo nên mỗi nhóm bit.

Trong trường hợp này, bộ đan xen khối 124 có thể đan xen bằng cách ghi và đọc từ mã LDPC ở phần thứ nhất và phần thứ hai theo cùng một phương pháp.

Bộ đan xen khối 124 có thể đan xen bằng cách ghi từ mã LDPC vào các cột tạo nên mỗi phần trong số phần thứ nhất và phần thứ hai theo hướng cột, và đọc các cột tạo nên phần thứ nhất và phần thứ hai đã ghi từ mã LDPC theo hướng hàng.

Nghĩa là, bộ đan xen khối 124 có thể đan xen bằng cách ghi theo thứ tự lần lượt tất cả các bit có trong ít nhất một số nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột trong số các nhóm bit tạo nên từ mã LDPC vào phần thứ nhất của các cột, phân chia tất cả các bit ở trong các nhóm bit còn lại và ghi các bit đã được phân chia vào phần thứ hai của các cột theo hướng cột, và đọc các bit đã ghi trong các cột tạo nên mỗi phần trong số phần thứ nhất và phần thứ hai theo hướng hàng.

Trong trường hợp này, bộ đan xen khối 124 có thể đan xen bằng cách phân chia các nhóm bit còn lại trong số các nhóm bit tạo nên từ mã LDPC dựa vào số lượng cột tạo nên bộ đan xen khối 124.

Bộ đan xen khối 124 có thể đan xen bằng cách lấy các bit ở trong các nhóm bit còn lại chia cho số lượng cột, ghi các bit đã phân chia vào mỗi cột trong số các cột tạo nên phần thứ hai theo hướng cột, và đọc các cột tạo nên phần thứ hai, trong đó ghi các bit đã được phân chia, theo hướng hàng.

Nghĩa là, bộ đan xen khối 124 có thể lấy các bit ở trong các nhóm bit còn lại trong số các nhóm bit tạo nên từ mã LDPC, chia cho số lượng cột, và có thể ghi theo thứ tự lần lượt các bit đã phân chia vào phần thứ hai của các cột theo hướng cột. Trong đó, các bit ở trong các nhóm bit còn lại là các bit ở trong các nhóm bit tương ứng với phần dư thu được sau khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột, các bit này được đem chia cho số lượng cột.

Ví dụ, giả sử rằng bộ đan xen khối 124 có C cột, mỗi cột có R_1 hàng. Ngoài ra, giả sử rằng từ mã LDPC có N_{group} nhóm bit, số lượng nhóm bit N_{group} không phải là bội số của C , và $A \times C + 1 = N_{\text{group}}$ (A là số nguyên lớn hơn 0). Nói cách khác, giả sử rằng khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột, thì thu được thương số bằng A và số dư bằng 1.

Trong trường hợp này, như được thể hiện trên Fig.28 và Fig.29, bộ đan xen khối 124 có thể phân chia mỗi cột ra thành phần thứ nhất có R_1 hàng và phần thứ hai có R_2 hàng. Trong trường hợp này, R_1 có thể tương ứng với số lượng bit có trong các nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột, và R_2 có thể bằng số lượng hàng của mỗi cột trừ đi R_1 .

Nghĩa là, trong ví dụ nêu trên, số lượng nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột là A , và phần thứ nhất của mỗi cột có thể có số lượng hàng đúng bằng số lượng bit có trong A nhóm bit, tức là phần thứ nhất của mỗi cột có thể có số lượng hàng đúng bằng $A \times M$.

Trong trường hợp này, bộ đan xen khối 124 ghi các bit ở trong các nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột, tức là A nhóm bit, vào phần thứ nhất của mỗi cột theo hướng cột.

Nghĩa là, như được thể hiện trên Fig.28 và Fig.29, bộ đan xen khối 124 ghi các bit ở trong mỗi nhóm bit trong số nhóm bit Y_0 , nhóm bit Y_1 , ..., nhóm bit Y_{A-1} vào phần thứ nhất của cột thứ 1 từ hàng thứ 1 đến hàng thứ R_1 , ghi các bit ở trong mỗi nhóm bit trong số nhóm bit Y_A , nhóm bit Y_{A+1} , ..., nhóm bit Y_{2A-1} vào phần thứ nhất của cột thứ 2 từ hàng thứ 1 đến hàng thứ R_1 , ..., ghi các bit ở trong mỗi nhóm bit trong số nhóm bit Y_{CA-A} , nhóm bit Y_{CA-A+1} , ..., nhóm bit Y_{CA-1} vào phần thứ nhất của cột cuối cùng từ hàng thứ 1 đến hàng thứ R_1 .

Như đã nêu trên, bộ đan xen khối 124 ghi các bit ở trong các nhóm bit có thể được ghi theo đơn vị nhóm bit vào phần thứ nhất của các cột.

Nói cách khác, theo phương án làm ví dụ nêu trên, các bit ở trong mỗi nhóm bit trong số nhóm bit (Y_0), nhóm bit (Y_1), ..., nhóm bit (Y_{A-1}) có thể không được phân chia và tất cả các bit này có thể được ghi vào cột thứ nhất, các bit ở trong mỗi nhóm bit trong số nhóm bit (Y_A), nhóm bit (Y_{A+1}), ..., nhóm bit (Y_{2A-1}) có thể không được phân chia và tất cả các bit này có thể được ghi vào cột thứ hai, và các bit ở trong mỗi nhóm bit trong số nhóm bit (Y_{CA-A}), nhóm bit (Y_{CA-A+1}), ..., nhóm bit (Y_{CA-1}) có thể không được phân chia và tất cả các bit này có thể được ghi vào cột cuối cùng. Như vậy, tất cả các nhóm bit được đan xen sử dụng phần thứ nhất của các cột sẽ được ghi sao cho tất cả các bit ở trong cùng một nhóm bit được ghi vào cùng một cột thuộc phần thứ nhất.

Sau đó, bộ đan xen khối 124 phân chia các bit ở trong các nhóm bit còn lại trừ các nhóm bit đã được ghi vào phần thứ nhất của các cột trong số các nhóm bit, và ghi các bit đã được phân chia này vào phần thứ hai của các cột theo hướng cột. Trong trường hợp đó, bộ đan xen khối 124 phân chia các bit ở trong các nhóm bit còn lại sao cho cùng một số lượng bit sẽ được ghi vào phần thứ hai của các cột theo hướng cột. Trong đó, thứ tự ghi các bit vào phần thứ nhất và phần thứ hai có thể được đảo ngược. Nghĩa là, các bit có thể được ghi vào phần thứ hai trước phần thứ nhất theo phương án làm ví dụ thực hiện sáng chế.

Trong ví dụ nêu trên, vì $A \times C + 1 = N_{\text{group}}$, nên khi các nhóm bit tạo nên từ mã LDPC được ghi theo thứ tự lần lượt vào phần thứ nhất, thì nhóm bit cuối $Y_{N_{\text{group}}-1}$ của từ mã LDPC không được ghi vào phần thứ nhất và còn dư lại. Do đó, bộ đan xen khối 124 phân chia các bit ở trong nhóm bit $Y_{N_{\text{group}}-1}$ ra thành C nhóm bit con như được thể hiện trên Fig.28, và ghi theo thứ tự lần lượt các bit đã được phân chia (tức là số bit tương ứng với thương số thu được khi lấy các bit ở trong nhóm bit cuối ($Y_{N_{\text{group}}-1}$) chia cho C) vào phần thứ hai của mỗi cột.

Các bit được phân chia dựa vào số lượng cột có thể được gọi là các nhóm bit con. Trong trường hợp này, mỗi nhóm bit con có thể được ghi vào các cột thuộc phần thứ hai. Nghĩa là, các bit ở trong các nhóm bit còn lại có thể được phân chia và có thể tạo thành các nhóm bit con.

Nghĩa là, bộ đan xen khối 124 ghi các bit vào phần thứ hai của cột thứ 1 từ hàng thứ 1 đến hàng thứ R_2 , ghi các bit vào phần thứ hai của cột thứ 2 từ hàng thứ 1 đến hàng thứ R_2 , ..., và ghi các bit vào phần thứ hai của cột C từ hàng thứ 1 đến hàng thứ R_2 . Trong trường hợp này, bộ đan xen khối 124 có thể ghi các bit vào phần thứ hai của các cột theo hướng cột như được thể hiện trên Fig.28.

Nghĩa là, trong phần thứ hai, các bit tạo nên nhóm bit có thể không được ghi vào cùng một cột và có thể được ghi vào nhiều cột. Nói cách khác, trong ví dụ nêu trên, nhóm bit cuối ($Y_{N_{\text{group}}-1}$) có M bit và do đó có thể lấy các bit ở trong nhóm bit cuối ($Y_{N_{\text{group}}-1}$) này chia cho C và ghi các bit này vào mỗi cột. Nghĩa là, lấy các bit ở trong nhóm bit cuối ($Y_{N_{\text{group}}-1}$) chia cho C, tạo ra M/C nhóm bit con, và mỗi nhóm bit con này có thể được ghi vào phần thứ hai của các cột.

Do đó, trong số ít nhất một nhóm bit được đan xen trong phần thứ hai, các bit ở trong ít nhất một nhóm bit này được phân chia và ghi vào ít nhất hai cột tạo nên phần thứ hai.

Trong ví dụ nêu trên, bộ đan xen khối 124 ghi các bit vào phần thứ hai theo hướng cột. Tuy nhiên, đó chỉ là ví dụ minh họa. Nghĩa là, bộ đan xen khối 124 có thể ghi các bit vào nhiều cột thuộc phần thứ hai theo hướng hàng. Tuy nhiên, trong trường hợp đó, bộ đan xen khối 124 có thể ghi các bit vào phần thứ nhất theo phương pháp giống như đã nêu trên, tức là theo hướng cột.

Dựa vào Fig.29, bộ đan xen khối 124 ghi các bit từ hàng thứ 1 thuộc phần thứ hai trong cột thứ 1 đến hàng thứ 1 thuộc phần thứ hai trong cột C, ghi các bit từ hàng thứ 2 thuộc phần thứ hai trong cột thứ 1 đến hàng thứ 2 thuộc phần thứ hai trong cột C, ..., và ghi các bit từ hàng thứ R_2 thuộc phần thứ hai trong cột thứ 1 đến hàng thứ R_2 thuộc phần thứ hai trong cột C.

Mặt khác, bộ đan xen khối 124 đọc theo thứ tự lần lượt các bit đã ghi trong mỗi phần của các cột theo hướng hàng. Nghĩa là, như được thể hiện trên Fig.28 và Fig.29, bộ đan xen khối 124 đọc theo thứ tự lần lượt các bit đã ghi trong phần thứ nhất của các cột theo hướng hàng, và đọc theo thứ tự lần lượt các bit đã ghi trong phần thứ hai của các cột theo hướng hàng.

Do đó, bộ đan xen khối 124 có thể đan xen một phần của các nhóm bit tạo nên từ mã LDPC theo đơn vị nhóm bit, và phân chia các bit ở trong các nhóm bit còn lại và đan xen các bit đã được phân chia. Nghĩa là, bộ đan xen khối 124 có thể đan xen bằng cách ghi từ mã LDPC tạo nên một số lượng nhóm bit định trước trong số các nhóm bit vào phần thứ nhất của các cột theo đơn vị nhóm bit, phân chia các bit ở trong các nhóm bit còn lại trong số các nhóm bit và ghi các bit đã được phân chia vào phần thứ hai của các cột, và đọc phần thứ nhất và phần thứ hai của các cột theo hướng hàng.

Như đã nêu trên, bộ đan xen khối 124 có thể đan xen các nhóm bit theo các phương pháp đã được mô tả trên đây dựa vào các hình vẽ từ Fig.27 đến Fig.29.

Cụ thể, trong trường hợp được thể hiện trên Fig.28, các bit ở trong nhóm bit không thuộc phần thứ nhất được ghi vào phần thứ hai theo hướng cột và được đọc theo hướng

hàng. Theo phương pháp này, thứ tự của các bit ở trong nhóm bit không thuộc phần thứ nhất được sắp xếp lại. Vì các bit ở trong nhóm bit không thuộc phần thứ nhất được đan xen theo cách như đã nêu trên, nên hiệu suất tỷ lệ lỗi bit/tỷ lệ lỗi khung (Bit Error Rate/Frame Error Rate, BER/FER) có thể được cải thiện hơn so với trường hợp các bit đó không được đan xen.

Tuy nhiên, nhóm bit không thuộc phần thứ nhất có thể không được đan xen theo cách như được thể hiện trên Fig.29. Nghĩa là, vì bộ đan xen khối 124 ghi các bit ở trong nhóm bit không thuộc phần thứ nhất vào phần thứ hai và đọc các bit từ phần thứ hai theo hướng hàng, cho nên thứ tự của các bit ở trong nhóm bit không thuộc phần thứ nhất sẽ không thay đổi và các bit này được xuất ra cho bộ điều biến 130 theo thứ tự lần lượt. Trong trường hợp đó, các bit ở trong nhóm bit không thuộc phần thứ nhất có thể được xuất ra theo thứ tự lần lượt và được ánh xạ lên ký hiệu điều biến.

Trên Fig.28 và Fig.29, một nhóm bit cuối trong số các nhóm bit được ghi vào phần thứ hai. Tuy nhiên, đó chỉ là ví dụ minh họa. Số lượng nhóm bit được ghi vào phần thứ hai có thể thay đổi tùy theo tổng số nhóm bit tạo nên từ mã LDPC, số lượng cột và số lượng hàng, số lượng anten truyền, v.v..

Bộ đan xen khối 124 có thể có cấu hình như được thể hiện trong bảng 32 và bảng 33 dưới đây:

Bảng 32

	$N_{ldpc} = 64800$					
	QPSK	16-QAM	64-QAM	256-QAM	1024-QAM	4096-QAM
C	2	4	6	8	10	12
R_1	32400	16200	10800	7920	6480	5400
R_2	0	0	0	100	0	0

Bảng 33

	$N_{ldpc} = 16200$					
	QPSK	16-QAM	64-QAM	256-QAM	1024-QAM	4096-QAM
C	2	4	6	8	10	12
R_1	7920	3960	2520	1800	1440	1080
R_2	180	90	180	225	180	270

Trong các bảng nêu trên, C (hoặc N_C) là số lượng cột tạo nên bộ đan xen khối 124, R_1 là số lượng hàng tạo nên phần thứ nhất trong mỗi cột, và R_2 là số lượng hàng tạo nên phần thứ hai trong mỗi cột.

Dựa vào bảng 32 và bảng 33, số lượng cột, C , có giá trị bằng bậc điều biến theo phương pháp điều biến, và mỗi cột có số lượng hàng tương ứng với giá trị thu được khi lấy số lượng bit tạo nên từ mã LDPC chia cho số lượng cột.

Ví dụ, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200 và phương pháp điều biến là 64-QAM, thì bộ đan xen khối 124 gồm có sáu (6) cột tương ứng với bậc điều biến bằng sáu (6) trong trường hợp điều biến 64-QAM, và mỗi cột có số lượng hàng bằng $R_1+R_2 = 2700 (= 16200/6)$.

Trong khi đó, dựa vào bảng 32 và bảng 33, nếu số lượng nhóm bit tạo nên từ mã LDPC là bội số nguyên lần của số lượng cột, thì bộ đan xen khối 124 đan xen mà không cần phân chia mỗi cột. Vì vậy, R_1 tương ứng với số lượng hàng tạo nên mỗi cột, và R_2 bằng 0. Trái lại, nếu số lượng nhóm bit tạo nên từ mã LDPC không phải là bội số nguyên lần của số lượng cột, thì bộ đan xen khối 124 đan xen các nhóm bit bằng cách phân chia mỗi cột ra thành phần thứ nhất có R_1 hàng, và phần thứ hai có R_2 hàng.

Nếu số lượng cột tạo nên bộ đan xen khối 124 bằng số lượng bit tạo nên ký hiệu điều biến, thì các bit ở trong cùng một nhóm bit được ánh xạ lên một bit duy nhất của mỗi ký hiệu điều biến như được thể hiện trong bảng 32 và bảng 33.

Ví dụ, nếu $N_{ldpc} = 16200$ và phương pháp điều biến là 64-QAM, thì bộ đan xen khối 124 có thể có sáu (6) cột, mỗi cột có 2700 hàng. Trong trường hợp này, các bit ở trong mỗi nhóm bit được ghi vào sáu (6) cột và các bit đã ghi trong mỗi cột được xuất ra theo thứ tự lần lượt theo hướng hàng. Trong trường hợp này, vì sáu (6) bit tạo nên một ký hiệu điều biến trong phương pháp điều biến 64-QAM, nên các bit ở trong cùng một nhóm bit, tức là các bit được xuất ra từ một cột, có thể được ánh xạ lên một bit duy nhất của mỗi ký hiệu điều biến. Ví dụ, các bit ở trong một nhóm bit đã ghi trong cột thứ 1 có thể được ánh xạ lên bit thứ nhất của mỗi ký hiệu điều biến.

Dựa vào bảng 32 và bảng 33, tổng số hàng tạo nên bộ đan xen khối 124, tức là R_1+R_2 , bằng N_{ldpc}/C .

Ngoài ra, số lượng hàng thuộc phần thứ nhất, R_1 , bằng bội số nguyên lần của số lượng bit ở trong mỗi nhóm bit, M (ví dụ $M = 360$), và có thể được biểu diễn dưới dạng $\lfloor N_{\text{group}} / C \rfloor \times M$, và số lượng hàng thuộc phần thứ hai, R_2 , có thể bằng $N_{\text{ldpc}}/C - R_1$. Trong đó, $\lfloor N_{\text{group}} / C \rfloor$ là số nguyên lớn nhất nhỏ hơn hoặc bằng N_{group}/C . Vì R_1 là bội số nguyên lần của số lượng bit có trong mỗi nhóm bit, M , nên các bit có thể được ghi vào R_1 hàng theo đơn vị nhóm bit.

Ngoài ra, bảng 32 và bảng 33 thể hiện rằng, nếu số lượng nhóm bit tạo nên từ mã LDPC không phải là bội số nguyên lần của số lượng cột, thì bộ đan xen khối 124 đan xen bằng cách phân chia mỗi cột ra thành hai phần.

Độ dài của từ mã LDPC chia cho số lượng cột sẽ thu được tổng số hàng có trong mỗi cột. Trong trường hợp này, nếu số lượng nhóm bit tạo nên từ mã LDPC là bội số nguyên lần của số lượng cột, thì mỗi cột sẽ không được phân chia ra thành hai phần để đan xen bằng bộ đan xen khối 124. Tuy nhiên, nếu số lượng nhóm bit tạo nên từ mã LDPC không phải là bội số nguyên lần của số lượng cột, thì mỗi cột sẽ được phân chia ra thành hai phần để đan xen bằng bộ đan xen khối 124.

Ví dụ, giả sử rằng số lượng cột tạo nên bộ đan xen khối 124 bằng số lượng bit tạo nên ký hiệu điều biến, và từ mã LDPC có 64800 bit như được thể hiện trong bảng 32. Trong trường hợp này, mỗi nhóm bit của từ mã LDPC có 360 bit, và từ mã LDPC có $64800/360 (= 180)$ nhóm bit.

Nếu phương pháp điều biến là 16-QAM, thì bộ đan xen khối 124 có thể có bốn (4) cột và mỗi cột có thể có $64800/4 (= 16200)$ hàng.

Trong trường hợp này, vì số lượng nhóm bit của từ mã LDPC chia cho số lượng cột là $180/4 (= 45)$, nên các bit có thể được ghi vào mỗi cột theo đơn vị nhóm bit mà không cần phân chia mỗi cột ra thành hai phần. Nghĩa là, các bit có trong 45 nhóm bit, giá trị này là thương số thu được khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột, tức là $45 \times 360 (= 16200)$ bit, có thể được ghi vào mỗi cột.

Tuy nhiên, nếu phương pháp điều biến là 256-QAM, thì bộ đan xen khối 124 có thể có tám (8) cột và mỗi cột có thể có $64800/8 (= 8100)$ hàng.

Trong trường hợp này, vì số lượng nhóm bit của từ mã LDPC chia cho số lượng cột bằng $180/8 = 22,5$, nên số lượng nhóm bit tạo nên từ mã LDPC không phải là bội số nguyên lần của số lượng cột. Do đó, bộ đan xen khối 124 phân chia mỗi cột trong số tám (8) cột này ra thành hai phần để thực hiện quy trình đan xen theo đơn vị nhóm bit.

Trong trường hợp này, vì các bit phải được ghi vào phần thứ nhất của mỗi cột theo đơn vị nhóm bit, nên số lượng nhóm bit có thể được ghi vào phần thứ nhất của mỗi cột theo đơn vị nhóm bit bằng 22, giá trị này là thương số thu được khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột, và do đó, phần thứ nhất của mỗi cột có $22 \times 360 (= 7920)$ hàng. Do đó, 7920 bit có trong 22 nhóm bit có thể được ghi vào phần thứ nhất của mỗi cột.

Phần thứ hai của mỗi cột có số lượng hàng bằng giá trị thu được khi lấy tổng số hàng của mỗi cột trừ đi số lượng hàng thuộc phần thứ nhất. Do đó, phần thứ hai của mỗi cột có $8100 - 7920 (= 180)$ hàng.

Trong trường hợp này, các bit ở trong các nhóm bit không được ghi vào phần thứ nhất sẽ được phân chia và ghi vào phần thứ hai của tám (8) cột.

Vì $22 \times 8 (= 176)$ nhóm bit được ghi vào phần thứ nhất, nên số lượng nhóm bit được ghi vào phần thứ hai là $180 - 176 (= 4)$ (ví dụ, nhóm bit Y_{176} , nhóm bit Y_{177} , nhóm bit Y_{178} và nhóm bit Y_{179} trong số các nhóm bit Y_0 , nhóm bit Y_1 , nhóm bit Y_2 , ..., nhóm bit Y_{178} và nhóm bit Y_{179} tạo nên từ mã LDPC).

Do đó, bộ đan xen khối 124 có thể ghi theo thứ tự lần lượt bốn (4) nhóm bit không được ghi vào phần thứ nhất và còn dư lại trong số các nhóm bit tạo nên từ mã LDPC, vào phần thứ hai của tám (8) cột.

Nghĩa là, bộ đan xen khối 124 có thể ghi 180 bit trong số 360 bit ở trong nhóm bit Y_{176} vào phần thứ hai của cột thứ 1 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột, và ghi 180 bit còn lại vào phần thứ hai của cột thứ 2 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột. Ngoài ra, bộ đan xen khối 124 có thể ghi 180 bit trong số 360 bit ở trong nhóm bit Y_{177} vào phần thứ hai của cột thứ 3 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột, và có thể ghi 180 bit còn lại vào phần thứ hai của cột thứ 4 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột. Ngoài ra, bộ đan xen khối 124 có thể ghi 180 bit trong số 360 bit

ở trong nhóm bit Y_{178} vào phần thứ hai của cột thứ 5 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột, và có thể ghi 180 bit còn lại vào phần thứ hai của cột thứ 6 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột. Ngoài ra, bộ đan xen khối 124 có thể ghi 180 bit trong số 360 bit ở trong nhóm bit Y_{179} vào phần thứ hai của cột thứ 7 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột, và có thể ghi 180 bit còn lại vào phần thứ hai của cột thứ 8 từ hàng thứ 1 đến hàng thứ 180 theo hướng cột.

Do đó, các bit ở trong một nhóm bit không được ghi vào phần thứ nhất và còn dư lại sẽ không được ghi vào cùng một cột trong phần thứ hai và có thể được phân chia và ghi vào nhiều cột.

Bộ đan xen khối 124 trên Fig.23 theo phương án làm ví dụ dựa vào Fig.30 sẽ được mô tả dưới đây.

Trong từ mã LDPC đã được đan xen nhóm $(v_0, v_1, \dots, v_{N_{ldpc}-1})$, Y_j được sắp xếp liên tục dưới dạng $V = \{Y_0, Y_1, \dots, Y_{N_{group}-1}\}$.

Từ mã LDPC sau khi đan xen nhóm có thể được đan xen bằng bộ đan xen khối 124 như được thể hiện trên Fig.30. Trong trường hợp này, bộ đan xen khối 124 phân chia các cột ra thành phần thứ nhất (phần 1) và phần thứ hai (phần 2) dựa vào số lượng cột tạo nên bộ đan xen khối 124 và số lượng bit ở trong một nhóm bit. Trong trường hợp này, ở phần thứ nhất, các bit tạo nên một nhóm bit có thể được ghi vào cùng một cột, và ở phần thứ hai, các bit tạo nên một nhóm bit có thể được ghi vào nhiều cột (tức là các bit tạo nên một nhóm bit có thể được ghi vào ít nhất hai cột).

Các bit đầu vào v_i được ghi theo thứ tự lần lượt từ phần thứ nhất đến phần thứ hai theo hướng cột, và sau đó được đọc theo thứ tự lần lượt từ phần thứ nhất đến phần thứ hai theo hướng hàng. Nghĩa là, các bit dữ liệu v_i được ghi theo thứ tự lần lượt vào bộ đan xen khối bắt đầu từ phần thứ nhất và tiếp đến phần thứ hai theo hướng cột, và sau đó được đọc theo thứ tự lần lượt từ phần thứ nhất đến phần thứ hai theo hướng hàng. Do đó, các bit ở trong cùng một nhóm bit thuộc phần thứ nhất có thể được ánh xạ lên một bit duy nhất của mỗi ký hiệu điều biến. Nói cách khác, các bit ở trong cùng một nhóm bit thuộc phần thứ nhất có thể được ánh xạ lên các bit tương ứng ở trong các ký hiệu điều biến tương ứng.

Trong trường hợp này, số lượng cột và số lượng hàng của phần thứ nhất và phần thứ hai của bộ đan xen khối 124 thay đổi theo định dạng điều biến và độ dài của từ mã LDPC như được thể hiện trong bảng 34 dưới đây. Nghĩa là, cấu hình đan xen khối cho phần thứ nhất và phần thứ hai với mỗi định dạng điều biến và độ dài từ mã được xác định trong bảng 34 dưới đây. Trong đó, số lượng cột tạo nên bộ đan xen khối 124 có thể bằng số lượng bit tạo nên ký hiệu điều biến. Ngoài ra, giá trị tổng của số lượng hàng của phần thứ nhất, N_{r1} , và số lượng hàng của phần thứ hai, N_{r2} , bằng N_{ldpc}/N_C (trong đó, N_C là số lượng cột). Ngoài ra, vì N_{r1} ($= \lfloor N_{group} / C \rfloor \times 360$) là bội số của 360, nên nhiều nhóm bit có thể được ghi vào phần thứ nhất.

Bảng 34

Định dạng điều biến	Số lượng hàng của phần 1 N_{r1}		Số lượng hàng của phần 2 N_{r2}		Số lượng cột N_C
	$N_{ldpc} = 64800$	$N_{ldpc} = 16200$	$N_{ldpc} = 64800$	$N_{ldpc} = 16200$	
QPSK	32400	7920	0	180	2
16-QAM	16200	3960	0	90	4
64-QAM	10800	2520	0	180	6
256-QAM	7920	1800	180	225	8
1024-QAM	6480	1440	0	180	10
4096-QAM	5400	1080	0	270	12

Hoạt động của bộ đan xen khối 124 sẽ được mô tả dưới đây.

Như được thể hiện trên Fig.30, bit đầu vào v_i ($0 \leq i < N_C \times N_{r1}$) được ghi vào hàng r_i của cột c_i thuộc phần thứ nhất của bộ đan xen khối 124. Trong đó, c_i và r_i lần lượt bằng

$$c_i = \left\lfloor \frac{i}{N_{r1}} \right\rfloor \text{ và } r_i = (i \bmod N_{r1}).$$

Ngoài ra, bit đầu vào v_i ($N_C \times N_{r1} \leq i < N_{ldpc}$) được ghi vào hàng r_i của cột c_i thuộc phần thứ hai của bộ đan xen khối 124. Trong đó, c_i và r_i lần lượt bằng

$$c_i = \left\lfloor \frac{(i - N_C \times N_{r1})}{N_{r2}} \right\rfloor \text{ và } r_i = N_{r1} + \{(i - N_C \times N_{r1}) \bmod N_{r2}\}.$$

Bit đầu ra q_j ($0 \leq j < N_{ldpc}$) được đọc từ cột c_j của hàng r_j . Trong đó, r_j và c_j lần lượt

$$\text{bằng } r_j = \left\lfloor \frac{j}{N_C} \right\rfloor \text{ và } c_j = (j \bmod N_C).$$

Ví dụ, nếu độ dài N_{ldpc} của từ mã LDPC bằng 64800 và phương pháp điều biến là 256-QAM, thì thứ tự của các bit được xuất ra từ bộ đan xen khối 124 có thể là $(q_0, q_1, q_2, \dots, q_{63357}, q_{63358}, q_{63359}, q_{63360}, q_{63361}, \dots, q_{64799}) = (v_0, v_{7920}, v_{15840}, \dots, v_{47519}, v_{55439}, v_{63359}, v_{63360}, v_{63540}, \dots, v_{64799})$. Trong đó, các chỉ số ở vế bên phải của biểu thức nêu trên có thể được biểu diễn cụ thể cho tám (8) cột dưới dạng 0, 7920, 15840, 23760, 31680, 39600, 47520, 55440, 1, 7921, 15841, 23761, 31681, 39601, 47521, 55441, ..., 7919, 15839, 23759, 31679, 39599, 47519, 55439, 63359, 63360, 63540, 63720, 63900, 64080, 64260, 64440, 64620, ..., 63539, 63719, 63899, 64079, 64259, 64439, 64619, 64799.

Quy trình đan xen của bộ đan xen khối 124 sẽ được mô tả dưới đây.

Bộ đan xen khối 124 có thể đan xen bằng cách ghi nhiều nhóm bit vào các cột theo đơn vị nhóm bit theo hướng cột, và đọc các cột đã ghi các nhóm bit theo đơn vị nhóm bit theo hướng hàng. Trong trường hợp này, số lượng cột tạo nên bộ đan xen khối 124 có thể thay đổi theo phương pháp điều biến, và số lượng hàng có thể bằng độ dài của từ mã LDPC/số lượng cột. Ví dụ, nếu phương pháp điều biến là 64-QAM, thì bộ đan xen khối 124 có thể có sáu (6) cột. Trong trường hợp đó, nếu độ dài N_{ldpc} của từ mã LDPC bằng 16200, thì số lượng hàng bằng 2700 ($= 16200/6$).

Quy trình đan xen các nhóm bit theo đơn vị nhóm bit bằng bộ đan xen khối 124 sẽ được mô tả dưới đây.

Nếu số lượng nhóm bit tạo nên từ mã LDPC là bội số nguyên lần của số lượng cột, thì bộ đan xen khối 124 có thể đan xen bằng cách ghi theo thứ tự lần lượt, vào các cột, các nhóm bit với số lượng đúng bằng số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột theo đơn vị nhóm bit.

Ví dụ, nếu phương pháp điều biến là 64-QAM và độ dài N_{ldpc} của từ mã LDPC bằng 16200, thì bộ đan xen khối 124 có thể có sáu (6) cột, mỗi cột có 2700 hàng. Trong trường hợp này, vì từ mã LDPC được phân chia ra thành ($16200/360 = 45$) nhóm bit khi độ dài N_{ldpc} của từ mã LDPC bằng 16200, nên số lượng nhóm bit ($= 45$) tạo nên từ mã LDPC có thể không phải là bội số nguyên lần của số lượng cột ($= 6$) khi phương pháp điều biến là 64-QAM. Nghĩa là, số dư được tạo ra khi lấy số lượng nhóm bit tạo nên từ mã LDPC chia cho số lượng cột.

Như đã nêu trên, nếu số lượng nhóm bit tạo nên từ mã LDPC không phải là bội số nguyên lần của số lượng cột tạo nên bộ đan xen khối 124, thì bộ đan xen khối 124 có thể phân chia mỗi cột ra thành N phần (N là số nguyên lớn hơn hoặc bằng 2) và thực hiện quy trình đan xen.

Bộ đan xen khối 124 có thể phân chia mỗi cột ra thành một phần gồm các hàng có số lượng hàng đúng bằng số lượng bit ở trong một nhóm bit có thể được ghi vào mỗi cột theo đơn vị nhóm bit (tức là phần thứ nhất) và một phần gồm các hàng còn lại (tức là phần thứ hai), và thực hiện quy trình đan xen sử dụng mỗi phần đã phân chia.

Trong đó, phần có số lượng hàng đúng bằng số lượng bit ở trong một nhóm bit có thể được ghi theo đơn vị nhóm bit, tức là phần thứ nhất có thể gồm các hàng với số lượng hàng bằng bội số nguyên lần của M . Nghĩa là, nếu phương pháp điều biến là 64-QAM, thì mỗi cột của bộ đan xen khối 124 có 2700 hàng, và do đó mỗi cột của bộ đan xen khối 124 có thể bao gồm phần thứ nhất có 2520 ($= 360 \times 7$) hàng và phần thứ hai có 180 ($= 2700 - 2520$) hàng.

Trong trường hợp này, bộ đan xen khối 124, sau khi ghi theo thứ tự lần lượt ít nhất một phần của các nhóm bit, phần này có thể được ghi theo đơn vị nhóm bit vào các cột, trong số các nhóm bit tạo nên từ mã LDPC, có thể phân chia và ghi các nhóm bit còn lại vào phần còn lại của các cột trừ phần đã ghi ít nhất một phần của các nhóm bit nêu trên. Nghĩa là, bộ đan xen khối 124 có thể ghi các bit ở trong ít nhất một phần của các nhóm bit có thể được ghi theo đơn vị nhóm bit vào phần thứ nhất của các cột, và phân chia và ghi các bit ở trong các nhóm bit còn lại vào phần thứ hai của các cột.

Ví dụ, nếu phương pháp điều biến là 64-QAM, như được thể hiện trên Fig.31 và Fig.32, thì bộ đan xen khối 124 có thể có sáu (6) cột và mỗi cột có thể được phân chia ra thành phần thứ nhất có 2520 hàng và phần thứ hai có 180 hàng.

Trong trường hợp này, bộ đan xen khối 124 ghi các bit ở trong một nhóm bit có thể được ghi theo đơn vị nhóm bit vào phần thứ nhất của mỗi cột theo hướng cột.

Nghĩa là, như được thể hiện trên Fig.31 và Fig.32, bộ đan xen khối 124 có thể ghi các bit ở trong các nhóm bit $(Y_0), (Y_1), \dots, (Y_6)$ từ hàng thứ 1 đến hàng thứ 2520 tạo nên phần thứ nhất của cột thứ nhất, ghi các bit ở trong nhóm bit $(Y_7), (Y_8), \dots, (Y_{13})$ từ hàng

thứ 1 đến hàng thứ 2520 tạo nên phần thứ nhất của cột thứ hai, ghi các bit ở trong nhóm bit $(Y_{14}), (Y_{15}), \dots, (Y_{20})$ từ hàng thứ 1 đến hàng thứ 2520 tạo nên phần thứ nhất của cột thứ ba, ghi các bit ở trong nhóm bit $(Y_{21}), (Y_{22}), \dots, (Y_{27})$ từ hàng thứ 1 đến hàng thứ 2520 tạo nên phần thứ nhất của cột thứ tư, ghi các bit ở trong nhóm bit $(Y_{28}), (Y_{29}), \dots, (Y_{34})$ từ hàng thứ 1 đến hàng thứ 2520 tạo nên phần thứ nhất của cột thứ năm, và ghi các bit ở trong các nhóm bit $(Y_{35}), (Y_{36}), \dots, (Y_{41})$ từ hàng thứ 1 đến hàng thứ 2520 tạo nên phần thứ nhất của cột thứ sáu.

Như đã nêu trên, bộ đan xen khối 124 ghi các bit ở trong các nhóm bit, có thể được ghi theo đơn vị nhóm bit, vào phần thứ nhất của sáu (6) cột theo đơn vị nhóm bit.

Sau đó, bộ đan xen khối 124 có thể phân chia các bit ở trong các nhóm bit còn lại trừ các nhóm bit đã được ghi vào phần thứ nhất của sáu (6) cột, trong số các nhóm bit tạo nên từ mã LDPC, và ghi các bit đã được phân chia vào phần thứ hai của sáu (6) cột theo hướng cột. Trong trường hợp này, để cho cùng một số lượng bit có thể được ghi vào phần thứ hai của mỗi cột, bộ đan xen khối 124 có thể phân chia các bit ở trong các nhóm bit còn lại cho số lượng cột, và ghi các bit đã được phân chia vào phần thứ hai của sáu (6) cột theo hướng cột.

Ví dụ, như được thể hiện trên Fig.31, bộ đan xen khối 124 có thể ghi theo thứ tự lần lượt, trong số các nhóm bit tạo nên từ mã LDPC, nhóm bit (Y_{42}) , nhóm bit (Y_{43}) và nhóm bit (Y_{44}) là các nhóm bit còn lại, trừ các nhóm bit đã được ghi vào phần thứ nhất, vào phần thứ hai của sáu (6) cột.

Nghĩa là, bộ đan xen khối 124 có thể ghi 180 bit trong số 360 bit ở trong nhóm bit (Y_{42}) vào phần thứ hai của cột thứ nhất theo hướng cột, ghi 180 bit còn lại vào phần thứ hai của cột thứ hai theo hướng cột, ghi 180 bit trong số 360 bit ở trong nhóm bit (Y_{43}) vào phần thứ hai của cột thứ ba theo hướng cột, ghi 180 bit còn lại vào phần thứ hai của cột thứ tư theo hướng cột, ghi 180 bit trong số 360 bit ở trong nhóm bit (Y_{44}) vào phần thứ hai của cột thứ năm theo hướng cột, ghi 180 bit còn lại vào phần thứ hai của cột thứ sáu theo hướng cột.

Do đó, các bit ở trong nhóm bit còn lại sau khi các bit đã được ghi vào phần thứ nhất có thể không được ghi vào cùng một cột trong phần thứ hai, mà sẽ được ghi vào nhiều cột.

Trong khi đó, trong ví dụ nêu trên, sáng chế đã mô tả rằng bộ đan xen khối 124 ghi các bit theo hướng cột, tuy nhiên, đó chỉ là ví dụ minh họa. Nghĩa là, bộ đan xen khối 124 có thể ghi các bit vào phần thứ hai của các cột theo hướng hàng. Tuy nhiên, trong trường hợp này, bộ đan xen khối 124 có thể ghi các bit vào phần thứ nhất vẫn theo cách thức như đã nêu trên, tức là theo hướng cột.

Dựa vào Fig.32, bộ đan xen khối 124 có thể ghi các bit từ hàng thứ 1 trong phần thứ hai của cột thứ nhất đến từ hàng thứ 1 trong phần thứ hai của cột thứ tám, ghi các bit từ hàng thứ 2 trong phần thứ hai của cột thứ nhất đến hàng thứ 2 trong phần thứ hai của cột thứ tám, ..., và ghi các bit từ hàng thứ 180 trong phần thứ hai của cột thứ nhất đến hàng thứ 180 trong phần thứ hai của cột thứ tám.

Do đó, các bit ở trong nhóm bit (Y_{42}) có thể được ghi theo thứ tự lần lượt từ hàng thứ 1 trong phần thứ hai của cột thứ nhất đến hàng thứ 60 trong phần thứ hai của cột thứ sáu, các bit ở trong nhóm bit (Y_{43}) có thể được ghi theo thứ tự lần lượt từ hàng thứ 61 trong phần thứ hai của cột thứ nhất đến hàng thứ 120 trong phần thứ hai của cột thứ sáu, và các bit ở trong nhóm bit (Y_{44}) có thể được ghi theo thứ tự lần lượt từ hàng thứ 121 trong phần thứ hai của cột thứ nhất đến hàng thứ 180 trong phần thứ hai của cột thứ sáu.

Trong khi đó, bộ đan xen khối 124 đọc theo thứ tự lần lượt các bit đã ghi trong mỗi phần theo hướng hàng. Nghĩa là, như được thể hiện trên Fig.31 và Fig.32, bộ đan xen khối 124 có thể đọc theo thứ tự lần lượt các bit đã ghi trong phần thứ nhất của sáu (6) cột theo hướng hàng, và đọc theo thứ tự lần lượt các bit đã ghi trong phần thứ hai của sáu (6) cột theo hướng hàng.

Như đã nêu trên, bộ đan xen khối 124 có thể đan xen các nhóm tạo nên từ mã LDPC theo quy trình đã được mô tả trên đây dựa vào các hình vẽ từ Fig.27 đến Fig.32.

Bộ điều biến 130 ánh xạ từ mã LDPC đã đan xen lên ký hiệu điều biến. Bộ điều biến 130 có thể phân kênh từ mã LDPC đã đan xen, điều biến từ mã LDPC đã phân kênh, và ánh xạ từ mã LDPC đã điều biến lên chòm điểm.

Trong trường hợp này, bộ điều biến 130 có thể tạo ra ký hiệu điều biến bằng cách sử dụng các bit ở trong mỗi nhóm bit.

Nói cách khác, như đã nêu trên, các bit ở trong các nhóm bit khác nhau có thể lần

lượt được ghi vào các cột khác nhau của bộ đan xen khối 124, và bộ đan xen khối 124 đọc các bit đã ghi trong các cột khác nhau theo hướng hàng. Trong trường hợp này, bộ điều biến 130 tạo ra ký hiệu điều biến bằng cách ánh xạ các bit đọc được từ các cột khác nhau lên các bit tương ứng của ký hiệu điều biến. Do đó, các bit tạo nên ký hiệu điều biến có thể thuộc về các nhóm bit khác nhau.

Ví dụ, giả sử rằng ký hiệu điều biến có C bit. Trong trường hợp này, các bit đọc được từ mỗi hàng của C cột tạo nên bộ đan xen khối 124 có thể được ánh xạ lên các bit tương ứng của ký hiệu điều biến, và do đó các bit của ký hiệu điều biến, tức là C bit, thuộc về C nhóm bit khác nhau.

Dấu hiệu đặc trưng nêu trên sẽ được mô tả dưới đây.

Trước tiên, bộ điều biến 130 phân kênh từ mã LDPC đã đan xen. Để làm được điều này, bộ điều biến 130 có thể có bộ phân kênh (không được thể hiện trên hình vẽ) để phân kênh từ mã LDPC đã đan xen.

Bộ phân kênh (không được thể hiện trên hình vẽ) phân kênh từ mã LDPC đã đan xen. Bộ phân kênh (không được thể hiện trên hình vẽ) thực hiện bước biến đổi nối tiếp thành song song trên từ mã LDPC đã đan xen, và phân kênh từ mã LDPC đã đan xen thành các ô có một số lượng bit định trước (hoặc ô dữ liệu).

Ví dụ, như được thể hiện trên Fig.33, bộ phân kênh (không được thể hiện trên hình vẽ) thu từ mã LDPC $Q = (q_0, q_1, q_2, \dots)$ được xuất ra từ bộ đan xen 120, xuất ra theo thứ tự lần lượt các bit từ mã LDPC thu được cho nhiều dòng con, biến đổi các bit từ mã LDPC đầu vào thành các ô, và xuất ra các ô này.

Trong trường hợp đó, các bit có cùng một chỉ số trong mỗi dòng con có thể tạo nên cùng một ô. Do đó, các ô có thể có cấu trúc dưới dạng $(y_{0,0}, y_{1,0}, \dots, y_{\eta\text{MOD}-1,0}) = (q_0, q_1, \dots, q_{\eta\text{MOD}-1}), (y_{0,1}, y_{1,1}, \dots, y_{\eta\text{MOD}-1,1}) = (q_{\eta\text{MOD}}, q_{\eta\text{MOD}+1}, \dots, q_{2 \times \eta\text{MOD}-1}), \dots$

Trong đó, số lượng dòng con, $N_{\text{substreams}}$, có thể bằng số lượng bit tạo nên ký hiệu điều biến, η_{MOD} . Do đó, số lượng bit tạo nên mỗi ô có thể bằng số lượng bit tạo nên ký hiệu điều biến (tức là bậc điều biến).

Ví dụ, nếu phương pháp điều biến là 64-QAM, thì số lượng bit tạo nên ký hiệu điều biến, η_{MOD} , bằng sáu (6), và do đó, số lượng dòng con, $N_{\text{substreams}}$, bằng sáu (6), và các ô

có thể có cấu trúc dưới dạng $(y_{0,0}, y_{1,0}, y_{2,0}, y_{3,0}, y_{4,0}, y_{5,0}) = (q_0, q_1, q_2, q_3, q_4, q_5)$, $(y_{0,1}, y_{1,1}, y_{2,1}, y_{3,1}, y_{4,1}, y_{5,1}) = (q_6, q_7, q_8, q_9, q_{10}, q_{11})$, $(y_{0,2}, y_{1,2}, y_{2,2}, y_{3,2}, y_{4,2}, y_{5,2}) = (q_{12}, q_{13}, q_{14}, q_{15}, q_{16}, q_{17}), \dots$

Bộ điều biến 130 có thể ánh xạ từ mã LDPC đã được phân kênh lên các ký hiệu điều biến.

Bộ điều biến 130 có thể điều biến các bit (tức là các ô) được xuất ra từ bộ phân kênh (không được thể hiện trên hình vẽ) theo các phương pháp điều biến khác nhau như 64-QAM, v.v.. Ví dụ, khi phương pháp điều biến là QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM và 4096-QAM, thì số lượng bit tạo nên ký hiệu điều biến, η_{MOD} (tức là bậc điều biến), có thể lần lượt bằng 2, 4, 6, 8, 10 và 12.

Trong trường hợp này, vì mỗi ô được xuất ra từ bộ phân kênh (không được thể hiện trên hình vẽ) có số lượng bit đúng bằng số lượng bit tạo nên ký hiệu điều biến, nên bộ điều biến 130 có thể tạo ra ký hiệu điều biến bằng cách ánh xạ mỗi ô xuất ra từ bộ phân kênh (không được thể hiện trên hình vẽ) lên một điểm trong chòm điểm theo thứ tự lần lượt. Trong đó, một ký hiệu điều biến tương ứng với một điểm trong chòm điểm.

Tuy nhiên, bộ phân kênh nêu trên (không được thể hiện trên hình vẽ) có thể được loại bỏ tùy theo trường hợp ứng dụng. Trong trường hợp đó, bộ điều biến 130 có thể tạo ra các ký hiệu điều biến bằng cách nhóm một số lượng bit định trước trong số các bit đã đan xen theo thứ tự lần lượt và ánh xạ số lượng bit định trước này lên một điểm trong chòm điểm. Trong trường hợp đó, bộ điều biến 130 có thể tạo ra ký hiệu điều biến bằng cách ánh xạ η_{MOD} bit lên một điểm trong chòm điểm theo thứ tự lần lượt theo phương pháp điều biến.

Bộ điều biến 130 có thể điều biến bằng cách ánh xạ các ô được xuất ra từ bộ phân kênh (không được thể hiện trên hình vẽ) lên các điểm trong chòm điểm theo phương pháp điều biến chòm điểm không đồng đều (Non-Uniform Constellation, NUC).

Trong phương pháp điều biến chòm điểm không đồng đều, khi một điểm trong chòm điểm nằm ở góc phần tư thứ nhất được xác định, thì các điểm trong chòm điểm nằm ở ba góc phần tư còn lại có thể được xác định theo cách như sau. Ví dụ, khi một tập hợp của các điểm trong chòm điểm được xác định đối với góc phần tư thứ nhất là X, thì

tập hợp này sẽ là $-\text{conj}(X)$ đối với góc phần tư thứ hai, là $\text{conj}(X)$ đối với góc phần tư thứ ba, và là $-(X)$ đối với góc phần tư thứ tư.

Nghĩa là, khi góc phần tư thứ nhất được xác định, thì các góc phần tư còn lại có thể được biểu diễn như sau:

Góc phần tư 1 (góc phần tư thứ nhất) = X

Góc phần tư 2 (góc phần tư thứ hai) = $-\text{conj}(X)$

Góc phần tư 3 (góc phần tư thứ ba) = $\text{conj}(X)$

Góc phần tư 4 (góc phần tư thứ tư) = $-X$.

Khi phương pháp điều biến chòm điểm không đồng đều M-QAM được áp dụng, thì M điểm trong chòm điểm có thể được xác định dưới dạng $z = \{z_0, z_1, \dots, z_{M-1}\}$. Trong trường hợp này, khi các điểm trong chòm điểm xuất hiện ở góc phần tư thứ nhất được xác định dưới dạng $\{x_0, x_1, x_2, \dots, x_{M/4-1}\}$, thì z có thể được xác định như sau:

từ z_0 đến $z_{M/4-1}$ = từ x_0 đến $x_{M/4}$

từ $z_{M/4}$ đến $z_{2xM/4-1}$ = $-\text{conj}(\text{từ } x_0 \text{ đến } x_{M/4})$

từ $z_{2xM/4}$ đến $z_{3xM/4-1}$ = $\text{conj}(\text{từ } x_0 \text{ đến } x_{M/4})$

từ $z_{3xM/4}$ đến $z_{4xM/4-1}$ = $-(\text{từ } x_0 \text{ đến } x_{M/4})$.

Do đó, bộ điều biến 130 có thể ánh xạ các bit $[y_0, \dots, y_{m-1}]$ được xuất ra từ bộ phân kênh (không được thể hiện trên hình vẽ) lên các điểm trong chòm điểm trong phương pháp điều biến chòm điểm không đồng đều bằng cách ánh xạ các bit đầu ra lên z_L có chỉ

$$\text{số } L = \sum_{i=0}^{m-1} (y_i \times 2^{m-1}).$$

Ví dụ về chòm điểm được xác định theo phương pháp điều biến chòm điểm không đồng đều nêu trên có thể được thể hiện trong bảng 35 dưới đây khi tỷ lệ mã bằng 5/15, 7/15, 9/15, 11/15 và 13/15.

Bảng 35

x/Cấu trúc	5/15	7/15	9/15	11/15	13/15
x_0	$1,4327 + 0,3305i$	$0,1567 + 0,3112i$	$0,1305 + 0,3311i$	$1,4443 + 0,2683i$	$1,4319 + 0,2300i$
x_1	$1,0909 + 0,2971i$	$0,1709 + 0,3037i$	$0,1633 + 0,3162i$	$0,7471 + 1,2243i$	$1,0762 + 0,9250i$
x_2	$1,2484 + 0,7803i$	$0,2093 + 0,6562i$	$0,1622 + 0,7113i$	$1,1749 + 0,7734i$	$0,6290 + 1,1820i$
x_3	$0,9762 + 0,5715i$	$0,3315 + 0,6038i$	$0,3905 + 0,6163i$	$0,7138 + 0,8201i$	$0,6851 + 0,8072i$
x_4	$0,3309 + 1,4326i$	$0,3112 + 0,1567i$	$0,3311 + 0,1305i$	$0,1638 + 1,0769i$	$1,0443 + 0,1688i$
x_5	$0,2979 + 1,0923i$	$0,3037 + 0,1709i$	$0,3162 + 0,1633i$	$0,2927 + 1,4217i$	$1,0635 + 0,5305i$
x_6	$0,7829 + 1,2477i$	$0,6562 + 0,2093i$	$0,7113 + 0,1622i$	$0,1462 + 0,7457i$	$0,7220 + 0,1540i$
x_7	$0,5739 + 0,9763i$	$0,6038 + 0,3315i$	$0,6163 + 0,3905i$	$0,4134 + 0,7408i$	$0,7151 + 0,4711i$
x_8	$0,3901 + 0,2112i$	$0,2959 + 1,4877i$	$0,2909 + 1,4626i$	$1,0203 + 0,1517i$	$0,2099 + 1,4205i$
x_9	$0,5317 + 0,2475i$	$0,8427 + 1,2612i$	$0,8285 + 1,2399i$	$0,6653 + 0,1357i$	$0,1190 + 0,6677i$
x_{10}	$0,3945 + 0,2289i$	$0,2389 + 1,0228i$	$0,2062 + 1,0367i$	$0,9639 + 0,4465i$	$0,2031 + 1,0551i$
x_{11}	$0,5236 + 0,2894i$	$0,5559 + 0,8912i$	$0,5872 + 0,8789i$	$0,6746 + 0,4339i$	$0,3722 + 0,7548i$
x_{12}	$0,2108 + 0,3911i$	$1,4877 + 0,2959i$	$1,4626 + 0,2909i$	$0,1271 + 0,1428i$	$0,1438 + 0,1287i$
x_{13}	$0,2475 + 0,5327i$	$1,2612 + 0,8427i$	$1,2399 + 0,8285i$	$0,3782 + 0,1406i$	$0,1432 + 0,3903i$
x_{14}	$0,2287 + 0,3955i$	$1,0228 + 0,2389i$	$1,0367 + 0,2062i$	$0,1311 + 0,4288i$	$0,4298 + 0,1384i$
x_{15}	$0,2898 + 0,5246i$	$0,8912 + 0,5559i$	$0,8789 + 0,5872i$	$0,3919 + 0,4276i$	$0,4215 + 0,4279i$
x_{16}	$-1,4327 + 0,3305i$	$-0,1567 + 0,3112i$	$-0,1305 + 0,3311i$	$-1,4443 + 0,2683i$	$-1,4319 + 0,2300i$
x_{17}	$-1,0909 + 0,2971i$	$-0,1709 + 0,3037i$	$-0,1633 + 0,3162i$	$-0,7471 + 1,2243i$	$-1,0762 + 0,9250i$
x_{18}	$-1,2484 + 0,7803i$	$-0,2093 + 0,6562i$	$-0,1622 + 0,7113i$	$-1,1749 + 0,7734i$	$-0,6290 + 1,1820i$
x_{19}	$-0,9762 + 0,5715i$	$-0,3315 + 0,6038i$	$-0,3905 + 0,6163i$	$-0,7138 + 0,8201i$	$-0,6851 + 0,8072i$
x_{20}	$-0,3309 + 1,4326i$	$-0,3112 + 0,1567i$	$-0,3311 + 0,1305i$	$-0,1638 + 1,0769i$	$-1,0443 + 0,1688i$
x_{21}	$-0,2979 + 1,0923i$	$-0,3037 + 0,1709i$	$-0,3162 + 0,1633i$	$-0,2927 + 1,4217i$	$-1,0635 + 0,5305i$
x_{22}	$0,7829 + 1,2477i$	$0,6562 + 0,2093i$	$0,7113 + 0,1622i$	$0,1462 + 0,7457i$	$0,7220 + 0,1540i$
x_{23}	$-0,5739 + 0,9763i$	$-0,6038 + 0,3315i$	$-0,6163 + 0,3905i$	$-0,4134 + 0,7408i$	$-0,7151 + 0,4711i$
x_{24}	$-0,3901 + 0,2112i$	$-0,2959 + 1,4877i$	$-0,2909 + 1,4626i$	$-1,0203 + 0,1517i$	$-0,2099 + 1,4205i$
x_{25}	$-0,5317 + 0,2475i$	$-0,8427 + 1,2612i$	$-0,8285 + 1,2399i$	$-0,6653 + 0,1357i$	$-0,1190 + 0,6677i$
x_{26}	$-0,3945 + 0,2289i$	$-0,2389 + 1,0228i$	$-0,2062 + 1,0367i$	$-0,9639 + 0,4465i$	$-0,2031 + 1,0551i$
x_{27}	$0,5236 + 0,2894i$	$0,5559 + 0,8912i$	$0,5872 + 0,8789i$	$0,6746 + 0,4339i$	$0,3722 + 0,7548i$
x_{28}	$-0,2108 + 0,3911i$	$-1,4877 + 0,2959i$	$-1,4626 + 0,2909i$	$-0,1271 + 0,1428i$	$-0,1438 + 0,1287i$
x_{29}	$-0,2475 + 0,5327i$	$-1,2612 + 0,8427i$	$-1,2399 + 0,8285i$	$-0,3782 + 0,1406i$	$-0,1432 + 0,3903i$
x_{30}	$-0,2287 + 0,3955i$	$-1,0228 + 0,2389i$	$-1,0367 + 0,2062i$	$-0,1311 + 0,4288i$	$-0,4298 + 0,1384i$
x_{31}	$-0,2898 + 0,5246i$	$-0,8912 + 0,5559i$	$-0,8789 + 0,5872i$	$-0,3919 + 0,4276i$	$-0,4215 + 0,4279i$
x_{32}	$1,4327 - 0,3305i$	$0,1567 - 0,3112i$	$0,1305 - 0,3311i$	$1,4443 - 0,2683i$	$1,4319 - 0,2300i$
x_{33}	$1,0909 - 0,2971i$	$0,1709 - 0,3037i$	$0,1633 - 0,3162i$	$0,7471 - 1,2243i$	$1,0762 - 0,9250i$
x_{34}	$1,2484 - 0,7803i$	$0,2093 - 0,6562i$	$0,1622 - 0,7113i$	$1,1749 - 0,7734i$	$0,6290 - 1,1820i$
x_{35}	$0,9762 - 0,5715i$	$0,3315 - 0,6038i$	$0,3905 - 0,6163i$	$0,7138 - 0,8201i$	$0,6851 - 0,8072i$
x_{36}	$0,3309 - 1,4326i$	$0,3112 - 0,1567i$	$0,3311 - 0,1305i$	$0,1638 - 1,0769i$	$1,0443 - 0,1688i$
x_{37}	$0,2979 - 1,0923i$	$0,3037 - 0,1709i$	$0,3162 - 0,1633i$	$0,2927 - 1,4217i$	$1,0635 - 0,5305i$
x_{38}	$0,7829 - 1,2477i$	$0,6562 - 0,2093i$	$0,7113 - 0,1622i$	$0,1462 - 0,7457i$	$0,7220 - 0,1540i$
x_{39}	$0,5739 - 0,9763i$	$0,6038 - 0,3315i$	$0,6163 - 0,3905i$	$0,4134 - 0,7408i$	$0,7151 - 0,4711i$
x_{40}	$0,3901 - 0,2112i$	$0,2959 - 1,4877i$	$0,2909 - 1,4626i$	$1,0203 - 0,1517i$	$0,2099 - 1,4205i$
x_{41}	$0,5317 - 0,2475i$	$0,8427 - 1,2612i$	$0,8285 - 1,2399i$	$0,6653 - 0,1357i$	$0,1190 - 0,6677i$

x_{42}	$0,3945 - 0,2289i$	$0,2389 - 1,0228i$	$0,2062 - 1,0367i$	$0,9639 - 0,4465i$	$0,2031 - 1,0551i$
x_{43}	$0,5236 - 0,2894i$	$0,5559 - 0,8912i$	$0,5872 - 0,8789i$	$0,6746 - 0,4339i$	$0,3722 - 0,7548i$
x_{44}	$0,2108 - 0,3911i$	$1,4877 - 0,2959i$	$1,4626 - 0,2909i$	$0,1271 - 0,1428i$	$0,1438 - 0,1287i$
x_{45}	$0,2475 - 0,5327i$	$1,2612 - 0,8427i$	$1,2399 - 0,8285i$	$0,3782 - 0,1406i$	$0,1432 - 0,3903i$
x_{46}	$0,2287 - 0,3955i$	$1,0228 - 0,2389i$	$1,0367 - 0,2062i$	$0,1311 - 0,4288i$	$0,4298 - 0,1384i$
x_{47}	$0,2898 - 0,5246i$	$0,8912 - 0,5559i$	$0,8789 - 0,5872i$	$0,3919 - 0,4276i$	$0,4215 - 0,4279i$
x_{48}	$-1,4327 - 0,3305i$	$-0,1567 - 0,3112i$	$-0,1305 - 0,3311i$	$-1,4443 - 0,2683i$	$-1,4319 - 0,2300i$
x_{49}	$-1,0909 - 0,2971i$	$-0,1709 - 0,3037i$	$-0,1633 - 0,3162i$	$-0,7471 - 1,2243i$	$-1,0762 - 0,9250i$
x_{50}	$-1,2484 - 0,7803i$	$-0,2093 - 0,6562i$	$-0,1622 - 0,7113i$	$-1,1749 - 0,7734i$	$-0,6290 - 1,1820i$
x_{51}	$-0,9762 - 0,5715i$	$-0,3315 - 0,6038i$	$-0,3905 - 0,6163i$	$-0,7138 - 0,8201i$	$-0,6851 - 0,8072i$
x_{52}	$-0,3309 - 1,4326i$	$-0,3112 - 0,1567i$	$-0,3311 - 0,1305i$	$-0,1638 - 1,0769i$	$-1,0443 - 0,1688i$
x_{53}	$-0,2979 - 1,0923i$	$-0,3037 - 0,1709i$	$-0,3162 - 0,1633i$	$-0,2927 - 1,4217i$	$-1,0635 - 0,5305i$
x_{54}	$-0,7829 - 1,2477i$	$-0,6562 - 0,2093i$	$-0,7113 - 0,1622i$	$-0,1462 - 0,7457i$	$-0,7220 - 0,1540i$
x_{55}	$-0,5739 - 0,9763i$	$-0,6038 - 0,3315i$	$-0,6163 - 0,3905i$	$-0,4134 - 0,7408i$	$-0,7151 - 0,4711i$
x_{56}	$-0,3901 - 0,2112i$	$-0,2959 - 1,4877i$	$-0,2909 - 1,4626i$	$-1,0203 - 0,1517i$	$-0,2099 - 1,4205i$
x_{57}	$-0,5317 - 0,2475i$	$-0,8427 - 1,2612i$	$-0,8285 - 1,2399i$	$-0,6653 - 0,1357i$	$-0,1190 - 0,6677i$
x_{58}	$-0,3945 - 0,2289i$	$-0,2389 - 1,0228i$	$-0,2062 - 1,0367i$	$-0,9639 - 0,4465i$	$-0,2031 - 1,0551i$
x_{59}	$-0,5236 - 0,2894i$	$-0,5559 - 0,8912i$	$-0,5872 - 0,8789i$	$-0,6746 - 0,4339i$	$-0,3722 - 0,7548i$
x_{60}	$-0,2108 - 0,3911i$	$-1,4877 - 0,2959i$	$-1,4626 - 0,2909i$	$-0,1271 - 0,1428i$	$-0,1438 - 0,1287i$
x_{61}	$-0,2475 - 0,5327i$	$-1,2612 - 0,8427i$	$-1,2399 - 0,8285i$	$-0,3782 - 0,1406i$	$-0,1432 - 0,3903i$
x_{62}	$-0,2287 - 0,3955i$	$-1,0228 - 0,2389i$	$-1,0367 - 0,2062i$	$-0,1311 - 0,4288i$	$-0,4298 - 0,1384i$
x_{63}	$-0,2898 - 0,5246i$	$-0,8912 - 0,5559i$	$-0,8789 - 0,5872i$	$-0,3919 - 0,4276i$	$-0,4215 - 0,4279i$

Quy trình đan xen được thực hiện theo phương pháp nêu trên vì các lý do như sau.

Khi các bit từ mã LDPC được ánh xạ lên các ký hiệu điều biến, thì các bit này có thể có độ tin cậy (tức là hiệu suất thu tín hiệu hoặc xác suất thu tín hiệu) khác nhau tùy theo vị trí mà các bit được ánh xạ lên ở trong các ký hiệu điều biến. Các bit từ mã LDPC có thể có các đặc trưng từ mã khác nhau tùy theo cấu trúc của ma trận kiểm tra chẵn lẻ. Nghĩa là, các bit từ mã LDPC có thể có các đặc trưng từ mã khác nhau tùy theo số lượng giá trị 1 có trong cột của ma trận kiểm tra chẵn lẻ, tức là bậc của cột.

Do đó, bộ đan xen 120 có thể đan xen để ánh xạ các bit từ mã LDPC có đặc trưng từ mã cụ thể lên các bit cụ thể trong ký hiệu điều biến khi xem xét cả đặc trưng từ mã của các bit từ mã LDPC lẫn độ tin cậy của các bit tạo nên ký hiệu điều biến.

Ví dụ, khi từ mã LDPC gồm có các nhóm bit từ x_0 đến x_{44} được đan xen nhóm dựa vào biểu thức 21 và bảng 16, thì bộ đan xen nhóm 122 có thể xuất ra các nhóm bit theo thứ tự là $x_9, x_7, x_{15}, \dots, x_{35}, x_{37}$.

Trong trường hợp này, số lượng cột trong bộ đan xen khối 124 bằng sáu (6) và số

lượng hàng trong phần thứ nhất bằng 2520 và số lượng hàng trong phần thứ hai bằng 180.

Do đó, trong số 45 nhóm bit tạo nên từ mã LDPC, bảy (7) nhóm bit ($X_9, X_7, X_{15}, X_{10}, X_{11}, X_{12}, X_{13}$) có thể được nhập vào phần thứ nhất của cột thứ nhất của bộ đan xen khối 124, bảy (7) nhóm bit ($X_6, X_{21}, X_{17}, X_{14}, X_{20}, X_{26}, X_8$) có thể được nhập vào phần thứ nhất của cột thứ hai của bộ đan xen khối 124, bảy (7) nhóm bit ($X_{25}, X_{32}, X_{34}, X_{23}, X_2, X_4, X_{31}$) có thể được nhập vào phần thứ nhất của cột thứ ba của bộ đan xen khối 124, bảy (7) nhóm bit ($X_{18}, X_5, X_{27}, X_{29}, X_3, X_{38}, X_{36}$) có thể được nhập vào phần thứ nhất của cột thứ tư của bộ đan xen khối 124, bảy (7) nhóm bit ($X_{39}, X_{43}, X_{41}, X_{42}, X_{40}, X_{44}, X_1$) có thể được nhập vào phần thứ nhất của cột thứ năm của bộ đan xen khối 124, bảy (7) nhóm bit ($X_{28}, X_{33}, X_{22}, X_{16}, X_{19}, X_{24}, X_0$) có thể được nhập vào phần thứ nhất của cột thứ sáu của bộ đan xen khối 124.

Ngoài ra, các nhóm bit X_{30}, X_{35} và X_{37} được nhập vào phần thứ hai của bộ đan xen khối 124. Cụ thể, các bit tạo nên nhóm bit X_{30} được nhập vào phần thứ hai của cột thứ hai sau khi được nhập vào phần thứ hai của cột thứ nhất, các bit tạo nên nhóm bit X_{35} được nhập vào phần thứ hai của cột thứ tư sau khi được nhập vào phần thứ hai của cột thứ ba, và các bit tạo nên nhóm bit X_{37} được nhập vào phần thứ hai của cột thứ sáu sau khi được nhập vào phần thứ hai của cột thứ năm.

Bộ đan xen khối 124 có thể xuất ra theo thứ tự lần lượt các bit từ hàng đầu tiên đến hàng cuối cùng, và các bit xuất ra từ bộ đan xen khối 124 có thể được nhập theo thứ tự lần lượt vào bộ điều biến 130. Trong trường hợp này, bộ phân kênh (không được thể hiện trên hình vẽ) có thể được loại bỏ, hoặc bộ phân kênh (không được thể hiện trên hình vẽ) có thể be xuất ra theo thứ tự lần lượt mà không làm thay đổi thứ tự của các bit đầu vào. Do đó, các bit ở trong mỗi nhóm bit $X_9, X_6, X_{25}, X_{18}, X_{39}$, và X_{28} có thể tạo nên một ký hiệu điều biến.

Ví dụ khác, nếu các nhóm bit từ X_0 đến X_{44} tạo nên từ mã LDPC được đan xen nhóm dựa vào biểu thức 21 và bảng 25, thì bộ đan xen nhóm 122 có thể xuất ra các nhóm bit theo thứ tự $X_{25}, X_{44}, X_8, \dots, X_{23}, X_{14}$.

Trong trường hợp này, số lượng cột trong bộ đan xen khối 124 bằng sáu (6), số lượng hàng trong phần thứ nhất bằng 2520, và số lượng hàng trong phần thứ hai bằng

180.

Do đó, trong số 45 nhóm bit tạo nên từ mã LDPC, bảy (7) nhóm bit (X_{25} , X_{44} , X_8 , X_{39} , X_{37} , X_2 , X_{11}) được nhập vào phần thứ nhất của cột thứ nhất của bộ đan xen khối 124, bảy (7) nhóm bit (X_7 , X_0 , X_{12} , X_4 , X_{31} , X_{33} , X_{38}) được nhập vào phần thứ nhất của cột thứ hai của bộ đan xen khối 124, bảy (7) nhóm bit (X_{43} , X_{21} , X_{26} , X_{13} , X_{28} , X_{29} , X_1) được nhập vào phần thứ nhất của cột thứ ba của bộ đan xen khối 124, bảy (7) nhóm bit (X_{27} , X_{18} , X_{17} , X_{34} , X_3 , X_{42} , X_{10}) được nhập vào phần thứ nhất của cột thứ tư của bộ đan xen khối 124, bảy (7) nhóm bit (X_{19} , X_{20} , X_{32} , X_{36} , X_{40} , X_9 , X_{41}) được nhập vào phần thứ nhất của cột thứ năm của bộ đan xen khối 124, và bảy (7) nhóm bit (X_5 , X_{35} , X_{30} , X_{22} , X_{15} , X_{16} , X_6) được nhập vào phần thứ nhất của cột thứ sáu của bộ đan xen khối 124.

Ngoài ra, các nhóm bit X_{24} , X_{23} , và X_{14} được nhập vào phần thứ hai của bộ đan xen khối 124. Các bit tạo nên nhóm bit X_{24} được nhập vào phần thứ hai của cột thứ hai sau khi được nhập vào phần thứ hai của cột thứ nhất, các bit tạo nên nhóm bit X_{23} được nhập vào phần thứ hai của cột thứ tư sau khi được nhập vào phần thứ hai của cột thứ ba, và các bit tạo nên nhóm bit X_{14} được nhập vào phần thứ hai của cột thứ sáu sau khi được nhập vào phần thứ hai của cột thứ năm.

Ngoài ra, bộ đan xen khối 124 có thể xuất ra theo thứ tự lần lượt các bit được nhập vào từ hàng đầu tiên đến hàng cuối cùng của mỗi cột, và các bit được xuất ra từ bộ đan xen khối 124 có thể được nhập theo thứ tự lần lượt vào bộ điều biến 130. Trong trường hợp này, bộ phân kênh (không được thể hiện trên hình vẽ) có thể được loại bỏ hoặc bộ phân kênh (không được thể hiện trên hình vẽ) có thể xuất ra các bit đã được nhập vào theo thứ tự lần lượt mà không làm thay đổi thứ tự của các bit. Do đó, các bit ở trong mỗi nhóm bit X_{25} , X_7 , X_{43} , X_{27} , X_{19} , và X_5 có thể tạo nên một ký hiệu điều biến.

Ví dụ khác nữa, nếu quy trình đan xen nhóm được thực hiện trên các nhóm bit từ X_0 đến X_{44} tạo nên từ mã LDPC dựa vào biểu thức 21 và bảng 28, thì bộ đan xen nhóm 122 có thể xuất ra các nhóm bit theo thứ tự X_{31} , X_{20} , X_{21} , ..., X_{32} , và X_{43} .

Trong trường hợp này, số lượng cột trong bộ đan xen khối 124 bằng sáu (6), số lượng hàng trong phần thứ nhất bằng 2520, và số lượng hàng trong phần thứ hai bằng 180.

Do đó, trong số 45 nhóm bit tạo nên từ mã LDPC, bảy (7) nhóm bit ($X_{31}, X_{20}, X_{21}, X_{25}, X_4, X_{16}, X_9$) có thể được nhập vào phần thứ nhất của cột thứ nhất của bộ đan xen khối 124, bảy (7) nhóm bit ($X_3, X_{17}, X_{24}, X_5, X_{10}, X_{12}, X_{28}$) có thể được nhập vào phần thứ nhất của cột thứ hai của bộ đan xen khối 124, bảy (7) nhóm bit ($X_6, X_{19}, X_8, X_{15}, X_{13}, X_{11}, X_{29}$) có thể được nhập vào phần thứ nhất của cột thứ ba của bộ đan xen khối 124, bảy (7) nhóm bit ($X_{22}, X_{27}, X_{14}, X_{23}, X_{34}, X_{26}, X_{18}$) có thể được nhập vào phần thứ nhất của cột thứ tư của bộ đan xen khối 124, bảy (7) nhóm bit ($X_{42}, X_2, X_{37}, X_{44}, X_{39}, X_{33}, X_{35}$) có thể được nhập vào phần thứ nhất của cột thứ năm của bộ đan xen khối 124, và bảy (7) nhóm bit ($X_{41}, X_0, X_{36}, X_7, X_{40}, X_{38}, X_1$) có thể được nhập vào phần thứ nhất của cột thứ sáu của bộ đan xen khối 124.

Ngoài ra, các nhóm bit X_{30}, X_{32} và X_{43} được nhập vào phần thứ hai của bộ đan xen khối 124. Các bit tạo nên nhóm bit X_{30} được nhập vào phần thứ hai của cột thứ hai sau khi được nhập vào phần thứ hai của cột thứ nhất, các bit tạo nên nhóm bit X_{32} được nhập vào phần thứ hai của cột thứ tư sau khi được nhập vào phần thứ hai của cột thứ ba, và các bit tạo nên nhóm bit X_{43} được nhập vào phần thứ hai của cột thứ sáu sau khi được nhập vào phần thứ hai của cột thứ năm.

Ngoài ra, bộ đan xen khối 124 có thể xuất ra theo thứ tự lần lượt các bit từ hàng đầu tiên đến hàng cuối cùng, và các bit xuất ra từ bộ đan xen khối 124 có thể được nhập theo thứ tự lần lượt vào bộ điều biến 130. Trong trường hợp này, bộ phân kênh (không được thể hiện trên hình vẽ) có thể được loại bỏ, hoặc bộ phân kênh (không được thể hiện trên hình vẽ) có thể xuất ra các bit đã được nhập vào theo thứ tự lần lượt mà không làm thay đổi thứ tự của các bit. Do đó, các bit ở trong mỗi nhóm bit $X_{31}, X_3, X_6, X_{22}, X_{42}$, và X_{41} có thể tạo nên một ký hiệu điều biến.

Như đã nêu trên, vì một bit cụ thể được ánh xạ lên một bit cụ thể trong ký hiệu điều biến thông qua quy trình đan xen, nên thiết bị thu tín hiệu có thể vừa đạt được hiệu suất thu cao lại vừa đạt được hiệu suất giải mã cao.

Phương pháp xác định giá trị $\pi(j)$, là thông số dùng để đan xen nhóm, theo các phương án làm ví dụ thực hiện sáng chế, sẽ được mô tả dưới đây. Cần xem xét các điều kiện sau đây:

Điều kiện 1) Xác định các thứ tự đan xen khác nhau dựa vào phương pháp điều biến

và tỷ lệ mã.

Điều kiện 2) Xem xét đồng thời các đặc trưng hiệu suất của mỗi nhóm bit tạo nên từ mã LDPC và các đặc trưng hiệu suất của các bit tạo nên ký hiệu điều biến.

Ví dụ, trong từ mã LDPC, đặc trưng hiệu suất thay đổi theo đơn vị nhóm bit dựa vào bậc của nút thay đổi tương ứng với các bit tạo nên mỗi nhóm bit, tức là số cạnh nối với nút thay đổi, và các đặc trưng đồ thị liên quan đến nút thay đổi. Thông thường, bậc của nút thay đổi càng lớn, thì hiệu suất càng cao.

Trong khi đó, các bit tạo nên ký hiệu điều biến có thể có đặc trưng hiệu suất khác. Ví dụ, nếu sử dụng phương pháp điều biến chòm điểm không đồng đều 64-QAM (dưới đây gọi tắt là phương pháp điều biến 64-NUQ), chòm điểm như được thể hiện trong bảng 35, thì đối với sáu (6) bit $y_0, y_1, y_2, y_3, y_4, y_5$ tạo nên ký hiệu điều biến 64-NUQ, hiệu suất thu tín hiệu của mỗi bit ($P(y_i)$) được biểu diễn dưới dạng như sau $P(y_0) \geq P(y_1) \geq P(y_2) \geq P(y_3) \geq P(y_4) \geq P(y_5)$.

Vì vậy, nếu sử dụng từ mã LDPC có độ dài bằng 16200, và phương pháp điều biến 64-NUQ, thì cần phải xem xét đặc trưng của từ mã LDPC và phương pháp điều biến, và cần phải chọn bit nào, trong số sáu (6) bit tạo nên ký hiệu điều biến 64-NUQ, mà mỗi nhóm bit trong số 45 nhóm bit sẽ được ánh xạ lên bit đó.

Trong trường hợp này, cột thứ nhất của bộ đan xen khối 124 tương ứng với y_0 có hiệu suất cao nhất trong số sáu (6) bit tạo nên ký hiệu điều biến 64-NUQ, cột thứ hai tương ứng với y_1 , cột thứ ba tương ứng với y_2 , cột thứ tư tương ứng với y_3 , cột thứ năm tương ứng với y_4 , và cột thứ sáu tương ứng với y_5 có hiệu suất thấp nhất.

Trong đó, 45 không phải là bội số của sáu (6), và do đó, ba (3) nhóm bit (= 45–42) tương ứng với phần thứ hai của bộ đan xen khối 124 có thể được ánh xạ lên hai bit hoặc nhiều hơn hai bit trong số sáu (6) bit tạo nên ký hiệu điều biến 64-NUQ. Ví dụ, nếu một nhóm bit của từ mã LDPC được ghi vào phần thứ hai của cột thứ nhất và cột thứ hai, và thì nhóm bit này có thể được ánh xạ lên y_0 và y_1 .

Do đó, nếu từ mã LDPC có độ dài bằng 16200 và phương pháp điều biến 64-NUQ được sử dụng, thì trong số sáu (6) bit tạo nên ký hiệu điều biến 64-NUQ, cần phải chọn bảy (7) nhóm bit sẽ được ánh xạ lên y_0 , cần phải chọn bảy (7) nhóm bit sẽ được ánh xạ

lên y_1 , cần phải chọn bảy (7) nhóm bit sẽ được ánh xạ lên y_2 , cần phải chọn bảy (7) nhóm bit sẽ được ánh xạ lên y_3 , cần phải chọn bảy (7) nhóm bit sẽ được ánh xạ lên y_4 , cần phải chọn bảy (7) nhóm bit sẽ được ánh xạ lên y_5 , cần phải chọn một (1) nhóm bit sẽ được ánh xạ lên y_0 và y_1 , cần phải chọn một (1) nhóm bit sẽ được ánh xạ lên y_2 và y_3 , và cần phải chọn một (1) nhóm bit sẽ được ánh xạ lên y_4 và y_5 .

Trong khi đó, để dự báo hiệu suất giải mã cho từ mã LDPC và phương pháp điều biến, thì có thể sử dụng phương pháp khai triển mật độ. Phương pháp khai triển mật độ được thực hiện bằng cách thu được hàm mật độ xác suất (PDF) cho giá trị tỷ số hợp lý dạng loga (LLR) cho mỗi nhóm bit của từ mã LDPC và tính giá trị tỷ số tín hiệu trên tạp nhiễu (Signal-to-Noise Ratio, SNR) thấp nhất để đáp ứng điều kiện gần như không có lỗi (Quasi Error Free, QEF). Trong đó, giá trị tỷ số SNR được gọi là ngưỡng tạp nhiễu.

Ký hiệu điều biến 64-NUQ có sáu (6) mức bit. Trong đó, hàm PDF cho giá trị LLR tương ứng với mỗi mức bit là $g_0(x)$, $g_1(x)$, $g_2(x)$, $g_3(x)$, $g_4(x)$, $g_5(x)$. Nghĩa là, nếu i là số nguyên nằm trong khoảng từ 0 đến 5, thì trong số sáu (6) bit tạo nên ký hiệu điều biến 64-NUQ, hàm PDF cho giá trị LLR của giá trị đầu ra của kênh tương ứng với y_i là $g_i(x)$.

Trong khi đó, trong số 45 nhóm bit tạo nên từ mã LDPC có độ dài bằng 16200, hàm PDF cho giá trị LLR kênh với bảy (7) nhóm bit tương ứng với phần thứ nhất là $f_1(x)$, hàm PDF cho giá trị LLR kênh với bảy (7) nhóm bit tương ứng với phần thứ hai là $f_2(x)$, hàm PDF cho giá trị LLR kênh với bảy (7) nhóm bit tương ứng với phần thứ ba là $f_3(x)$, hàm PDF cho giá trị LLR kênh với bảy (7) nhóm bit tương ứng với phần thứ tư là $f_4(x)$, hàm PDF cho giá trị LLR kênh với bảy (7) nhóm bit tương ứng với phần thứ năm là $f_5(x)$, hàm PDF cho giá trị LLR kênh với bảy (7) nhóm bit tương ứng với phần thứ sáu là $f_6(x)$. Ngoài ra, hàm PDF cho giá trị LLR kênh với một (1) nhóm bit tương ứng với phần thứ nhất của cột thứ nhất và cột thứ hai là $f_1(x)$, hàm PDF cho giá trị LLR kênh với một (1) nhóm bit tương ứng với phần thứ hai của cột thứ nhất và cột thứ hai là $f_7(x)$, hàm PDF cho giá trị LLR kênh với một (1) nhóm bit tương ứng với phần thứ hai của cột thứ ba và cột thứ tư là $f_8(x)$, hàm PDF cho giá trị LLR kênh với một (1) nhóm bit tương ứng với phần thứ hai của cột thứ năm và cột thứ sáu là $f_9(x)$. Trong trường hợp này, có thể thu được hệ thức như được thể hiện bằng biểu thức 22 dưới đây:

$$f_1(x) = g_0(x), f_2(x) = g_1(x), f_3(x) = g_2(x), f_4(x) = g_3(x), f_5(x) = g_4(x), f_6(x) = g_5(x),$$

$$f_7(x) = (g_0(x) + g_1(x))/2, f_8(x) = (g_2(x) + g_3(x))/2, f_9(x) = (g_4(x) + g_5(x))/2 \quad (22)$$

Theo các phương án làm ví dụ thực hiện sáng chế, trong phương pháp thiết kế bộ đan xen nhóm dựa vào việc xác định giá trị $\pi(j)$ là thông số dùng để đan xen nhóm, bước thứ nhất là quy trình chọn một trong số các hàm từ $f_1(x)$ đến $f_9(x)$ để làm hàm PDF cho giá trị LLR của 45 nhóm bit tạo nên từ mã LDPC có độ dài bằng 16200.

Ở bước 1-1 trong bước thứ nhất của phương pháp thiết kế bộ đan xen nhóm, các hàm PDF cho các giá trị LLR của tất cả các nhóm bit không được chọn. Vì vậy, nếu sử dụng phương pháp khai triển mật độ, thì các hàm PDF cho các giá trị LLR của tất cả các nhóm bit sẽ sử dụng giá trị $f_{\text{remain}}(x)$ như được thể hiện bằng biểu thức 23. Đó là giá trị trung bình có trọng số của các hàm PDF không được chọn.

$$f_{\text{remain}}(x) = (7 \times f_1(x) + 7 \times f_2(x) + 7 \times f_3(x) + 7 \times f_4(x) + 7 \times f_5(x) + 7 \times f_6(x) + f_7(x) + f_8(x) + f_9(x))/45 \quad (23)$$

Ở bước 1-2 trong bước thứ nhất của phương pháp thiết kế bộ đan xen nhóm, hàm PDF cho giá trị LLR của mỗi nhóm bit được chọn trong số các hàm từ $f_1(x)$ đến $f_9(x)$. Có tổng số 45 nhóm bit, và tổng số chín (9) hàm PDF có thể được chọn cho các nhóm bit tương ứng. Ví dụ, có thể giả sử rằng $f_1(x)$ được chọn làm hàm PDF của nhóm bit thứ nhất, và các hàm PDF của các nhóm bit còn lại không được chọn. Trong trường hợp đó, đối với các hàm PDF của các nhóm bit còn lại, sẽ sử dụng giá trị $f_{\text{remain}}(x)$ như được thể hiện bằng biểu thức 24 dưới đây. Đó là giá trị trung bình có trọng số của các hàm PDF không được chọn.

$$f_{\text{remain}}(x) = (6 \times f_1(x) + 7 \times f_2(x) + 7 \times f_3(x) + 7 \times f_4(x) + 7 \times f_5(x) + 7 \times f_6(x) + f_7(x) + f_8(x) + f_9(x))/44 \quad (24)$$

Ở bước nêu trên, để hàm $f_1(x)$ sẽ được chọn làm hàm PDF của nhóm bit thứ nhất, thì có thể chọn tùy ý một trường hợp trong số các trường hợp mà trong đó giá trị trung bình của ngưỡng tạp nhiễu tương ứng với kênh nhiễu trắng cộng dạng Gauss (Additive White Gaussian Noise, AWGN) và ngưỡng tạp nhiễu tương ứng với kênh Rayleigh có giá trị thấp nhất theo phương án làm ví dụ thực hiện sáng chế.

Ở bước 1-3 trong bước thứ nhất của phương pháp thiết kế bộ đan xen nhóm, nhóm bit kế tiếp cần tìm hàm PDF sẽ được chọn, và đồng thời, hàm PDF sẽ được chọn cho nhóm bit đó, dựa trên bước 1-2. Ví dụ, nếu giả sử rằng, ở bước 1-2, hàm $f_1(x)$ được chọn làm hàm PDF của nhóm bit thứ nhất vì giá trị trung bình của ngưỡng tạp nhiễu có giá trị

thấp nhất trong trường hợp này, thì hàm $f_6(x)$ sẽ được chọn làm hàm PDF của nhóm bit thứ hai. Trong trường hợp này, các hàm PDF của các nhóm bit còn lại sẽ sử dụng giá trị $f_{\text{remain}}(x)$ như được thể hiện bằng biểu thức 25 dưới đây. Đó là giá trị trung bình có trọng số của các hàm PDF không được chọn.

$$f_{\text{remain}}(x) = (6 \times f_1(x) + 7 \times f_2(x) + 7 \times f_3(x) + 7 \times f_4(x) + 7 \times f_5(x) + 6 \times f_6(x) + f_7(x) + f_8(x) + f_9(x)) / 43 \quad (25)$$

Sau khi thực hiện xong bước 1-4 trong bước thứ nhất của phương pháp thiết kế bộ đan xen nhóm theo cách giống như đã nêu ở trên, một hàm PDF trong số các hàm từ $f_1(x)$ đến $f_9(x)$ sẽ được chọn hoặc phân định cho mỗi nhóm bit trong số 45 nhóm bit. Nghĩa là, khi đã hoàn thành bước thứ nhất của phương pháp thiết kế bộ đan xen nhóm, thì các hàm PDF cho các giá trị LLR của 45 nhóm bit tương ứng được chọn trong số các hàm từ $f_1(x)$ đến $f_9(x)$.

Bước thứ hai của phương pháp thiết kế bộ đan xen nhóm là để tạo ra các giá trị $\pi(j)$ thoả mãn các điều kiện đã được xác định ở bước thứ nhất, quan sát các hiệu suất tỷ lệ lỗi bit (BER) và tỷ lệ lỗi khung (FER) thực tế với một giá trị SNR định trước, và chọn giá trị $\pi(j)$ có hiệu suất cao nhất. Như vậy, lý do giải thích tại sao phải sử dụng bước xác định các hiệu suất thực tế bên cạnh phương pháp khai triển mật độ chính là vì phương pháp khai triển mật độ không thể ước tính được hiệu suất chính xác của từ mã LDPC có độ dài hữu hạn vì phương pháp khai triển mật độ tính ngưỡng tạp nhiễu theo lý thuyết với giả thiết rằng độ dài của từ mã LDPC là vô hạn.

Theo phương pháp nêu trên, giá trị $\pi(j)$ trong các bảng từ bảng 15 đến bảng 31 dùng để đan xen nhóm có thể được xác định.

Bước 2 của phương pháp thiết kế bộ đan xen nhóm sẽ được mô tả chi tiết dưới đây.

Trong khi đó, như đã nêu trên, mỗi nhóm bit tạo nên từ mã LDPC tương ứng với mỗi nhóm cột của ma trận kiểm tra chẵn lẻ, bậc của mỗi nhóm cột có ảnh hưởng đến hiệu suất giải mã của từ mã LDPC.

Ví dụ, bậc của các nhóm cột có giá trị tương đối cao cho thấy rằng có một số lượng tương đối lớn của các phương trình kiểm tra chẵn lẻ liên quan đến các nhóm bit tương ứng với các nhóm cột, các nhóm bit tương ứng với các nhóm cột có bậc tương đối cao trong ma trận kiểm tra chẵn lẻ gồm nhiều nhóm cột có thể có ảnh hưởng lớn hơn đến hiệu

suất giải mã của từ mã LDPC so với các nhóm bit tương ứng với các nhóm cột có bậc tương đối thấp. Nói cách khác, nếu các nhóm cột có bậc tương đối cao không được ánh xạ thích hợp, thì hiệu suất giải mã của từ mã LDPC sẽ bị suy giảm đáng kể.

Vì vậy, bộ đan xen nhóm có thể được thiết kế sao cho (các) nhóm bit có bậc cao nhất, trong số các nhóm bit tạo nên từ mã LDPC, được đan xen theo giá trị $\pi(j)$ và được ánh xạ lên một bit cụ thể của ký hiệu điều biến (hoặc ký hiệu truyền), và các nhóm bit còn lại không phải là có bậc cao nhất được ánh xạ ngẫu nhiên lên ký hiệu điều biến. Với điều kiện này, khi quan sát hiệu suất BER/FER thực tế, có thể tránh được trường hợp hiệu suất giải mã của từ mã LDPC bị suy giảm đáng kể.

Trường hợp bộ mã hoá 110 thực hiện bước mã hoá LDPC bằng cách sử dụng tỷ lệ mã 5/15 để tạo ra từ mã LDPC có độ dài bằng 16200, và tạo nên ký hiệu điều biến bằng cách sử dụng phương pháp điều biến 64-NUQ sẽ được mô tả chi tiết dưới đây.

Trong trường hợp này, bộ mã hoá 110 có thể thực hiện bước mã hoá LDPC sử dụng ma trận kiểm tra chẵn lẻ gồm có ma trận con từ thông tin được xác định trong bảng 14 và ma trận con chẵn lẻ có cấu trúc đường chéo.

Do đó, ma trận kiểm tra chẵn lẻ gồm có 45 nhóm cột, và trong số 45 nhóm cột, 10 nhóm cột có bậc bằng 10, 7 nhóm cột có bậc bằng 9, 28 nhóm cột có bậc bằng 1.

Vì vậy, chỉ đối với 10 nhóm cột có bậc bằng 10, trong số 45 nhóm cột, một số giá trị $\pi(j)$ cho 10 nhóm cột này có thể được tạo ra sao cho thoả mãn điều kiện định trước ở bước thứ nhất trong phương pháp thiết kế bộ đan xen nhóm, và giá trị $\pi(j)$ cho các nhóm cột còn lại có thể để trống. Các nhóm bit tương ứng với các nhóm cột còn lại có thể được thiết lập sao cho chúng được ánh xạ ngẫu nhiên lên các bit tạo nên ký hiệu điều biến. Sau đó, giá trị $\pi(j)$ cho 10 nhóm cột có hiệu suất cao nhất được chọn khi quan sát hiệu suất BER/FER thực tế với một giá trị SNR cụ thể. Nhờ việc sắp xếp cố định một phần của các giá trị $\pi(j)$, tức là giá trị $\pi(j)$ cho 10 nhóm cột được chọn như đã nêu trên, có thể tránh được sự suy giảm đáng kể của hiệu suất giải mã của từ mã LDPC.

Bảng 36

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm			8				11	7		12								13					
					10						9		5						6			14	

Trong khi đó, bảng 36 có thể được biểu diễn như bảng 36-1 dưới đây.

Bảng 36-1

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																					
Khối thứ j ở đầu ra của bộ đan xen nhóm	2	6	7	9	17	27	33	35	41	44												
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	8	11	7	12	13	10	9	5	6	14												

Ở trường hợp được thể hiện trong bảng 36, biểu thức 21 có thể được biểu diễn dưới dạng $Y_2 = X_{\pi(2)} = X_8$, $Y_6 = X_{\pi(6)} = X_{11}$, $Y_7 = X_{\pi(7)} = X_7$, $Y_9 = X_{\pi(9)} = X_{12}$, $Y_{17} = X_{\pi(17)} = X_{13}$, $Y_{27} = X_{\pi(27)} = X_{10}$, $Y_{33} = X_{\pi(33)} = X_9$, $Y_{35} = X_{\pi(35)} = X_5$, $Y_{41} = X_{\pi(41)} = X_6$, $Y_{44} = X_{\pi(44)} = X_{14}$.

Nghĩa là, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit bằng cách chuyển nhóm bit thứ 8 thành nhóm bit thứ 2, nhóm bit thứ 11 thành nhóm bit thứ 6, nhóm bit thứ 7 thành nhóm bit thứ 7, nhóm bit thứ 12 thành nhóm bit thứ 9, nhóm bit thứ 13 thành nhóm bit thứ 17, nhóm bit thứ 10 thành nhóm bit thứ 27, nhóm bit thứ 9 thành nhóm bit thứ 33, nhóm bit thứ 5 thành nhóm bit thứ 35, nhóm bit thứ 6 thành nhóm bit thứ 41, và nhóm bit thứ 14 thành nhóm bit thứ 44, và bằng cách sắp xếp ngẫu nhiên các nhóm bit còn lại.

Trong trường hợp một số nhóm bit đã được sắp xếp cố định, dấu hiệu đặc trưng nêu

trên được áp dụng theo cách tương tự. Nói cách khác, các nhóm bit tương ứng với các nhóm cột có bậc tương đối cao trong số các nhóm bit còn lại không được sắp xếp cố định có thể có ảnh hưởng lớn hơn đến hiệu suất giải mã của từ mã LDPC so với các nhóm bit tương ứng với các nhóm cột có bậc tương đối thấp. Nghĩa là, ngay cả khi tránh được trường hợp suy giảm hiệu suất giải mã của từ mã LDPC bằng cách sắp xếp cố định các nhóm bit có bậc cao nhất, thì hiệu suất giải mã của từ mã LDPC vẫn có thể thay đổi theo phương pháp ánh xạ của các nhóm bit còn lại. Do đó, phương pháp ánh xạ của các nhóm bit có bậc kế tiếp bậc cao nhất cần phải được chọn sao cho thích hợp, để tránh trường hợp hiệu suất đạt được tương đối thấp.

Vì vậy, trong trường hợp các nhóm bit có bậc cao nhất đã được sắp xếp cố định, thì các nhóm bit có bậc kế tiếp bậc cao nhất, trong số các nhóm bit tạo nên từ mã LDPC, có thể được đan xen theo giá trị $\pi(j)$ và được ánh xạ lên một bit cụ thể của ký hiệu điều biến, và các nhóm bit còn lại có thể được ánh xạ ngẫu nhiên. Với điều kiện này, khi quan sát hiệu suất BER/FER thực tế, có thể tránh được trường hợp hiệu suất giải mã của từ mã LDPC bị suy giảm đáng kể.

Trường hợp bộ mã hoá 110 thực hiện bước mã hoá LDPC bằng cách sử dụng tỷ lệ mã 5/15 để tạo ra từ mã LDPC có độ dài bằng 16200, và tạo nên ký hiệu điều biến bằng cách sử dụng phương pháp điều biến 64-NUQ sẽ được mô tả chi tiết dưới đây.

Trong trường hợp này, bộ mã hoá 110 có thể thực hiện bước mã hoá LDPC sử dụng ma trận kiểm tra chẵn lẻ gồm có ma trận con từ thông tin được xác định trong bảng 14 và ma trận con chẵn lẻ có cấu trúc đường chéo.

Do đó, ma trận kiểm tra chẵn lẻ gồm có 45 nhóm cột, và trong số 45 nhóm cột, 10 nhóm cột có bậc bằng 10, 7 nhóm cột có bậc bằng 9, và 28 nhóm cột có bậc bằng 1.

Vì vậy, trong trường hợp 10 nhóm cột có bậc bằng 10 đã được sắp xếp cố định như được thể hiện trong bảng 36, khi đó, chỉ đối với 7 nhóm cột có bậc bằng 9, trong số 35 nhóm cột còn lại, một số giá trị $\pi(j)$ cho 7 nhóm cột này có thể được tạo ra sao cho thỏa mãn điều kiện định trước ở bước thứ nhất của phương pháp thiết kế bộ đan xen nhóm, và giá trị $\pi(j)$ cho các nhóm cột còn lại có thể để trống. Các nhóm bit tương ứng với các nhóm cột còn lại có thể được thiết lập sao cho chúng được ánh xạ ngẫu nhiên lên các bit tạo nên ký hiệu điều biến. Sau đó, giá trị $\pi(j)$ cho 7 nhóm cột có hiệu suất cao nhất được

chọn khi quan sát hiệu suất BER/FER thực tế với một giá trị SNR cụ thể. Nhờ việc sắp xếp cố định một phần của các giá trị $\pi(j)$, tức là giá trị $\pi(j)$ cho 7 nhóm cột được chọn như đã nêu trên, có thể tránh được sự suy giảm đáng kể của hiệu suất giải mã của từ mã LDPC.

Bảng 37

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm			8				11	7		12								13					
					10						9		5						6			14	

Bảng 38

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																						
Khối thứ j ở đầu ra của bộ đan xen nhóm	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm			8			2	11	7	0	12	4							13			1		
			3		10						9		5				15	16	6			14	

Trong khi đó, bảng 38 có thể được biểu diễn như bảng 38-1 dưới đây.

Bảng 38-1

	Thứ tự của các nhóm bit được đan xen khối $\pi(j)$ ($0 \leq j < 45$)																			
Khối thứ j ở đầu ra của bộ đan xen nhóm	2	5	6	7	8	9	10	17	20	25	27	33	35	39	40	41	44			
Khối thứ $\pi(j)$ ở đầu vào của bộ đan xen nhóm	8	2	11	7	0	12	4	13	1	3	10	9	5	15	16	6	14			

Ở trường hợp được thể hiện trong bảng 38, biểu thức 21 có thể được biểu diễn dưới dạng $Y_2 = X_{\pi(2)} = X_8$, $Y_5 = X_{\pi(5)} = X_2$, $Y_6 = X_{\pi(6)} = X_{11}$, ..., $Y_{40} = X_{\pi(40)} = X_{16}$, $Y_{41} = X_{\pi(41)} = X_6$, $Y_{44} = X_{\pi(44)} = X_{14}$.

Nghĩa là, bộ đan xen nhóm 122 có thể sắp xếp lại thứ tự của các nhóm bit bằng cách chuyển nhóm bit thứ 8 thành nhóm bit thứ 2, nhóm bit thứ 2 thành nhóm bit thứ 5, nhóm bit thứ 11 thành nhóm bit thứ 6, ..., nhóm bit thứ 16 thành nhóm bit thứ 40, nhóm bit thứ 6 thành nhóm bit thứ 41, và nhóm bit thứ 14 thành nhóm bit thứ 44, và bằng cách sắp xếp ngẫu nhiên các nhóm bit còn lại.

Theo các phương án làm ví dụ nêu trên, trường hợp thực hiện bước mã hoá LDPC dựa vào tỷ lệ mã bằng 5/15 và ma trận kiểm tra chẵn lẻ gồm có ma trận con từ thông tin được xác định trong bảng 14 và ma trận con chẵn lẻ có cấu trúc đường chéo đã được mô tả trên đây, tuy nhiên, đó chỉ là ví dụ minh họa, và ngay cả trong trường hợp thực hiện bước mã hoá LDPC dựa vào các tỷ lệ mã khác và ma trận kiểm tra chẵn lẻ khác, thì giá trị $\pi(j)$ vẫn có thể được xác định dựa vào phương pháp nêu trên.

Thiết bị truyền tín hiệu 100 được thể hiện trên Fig.19 có thể truyền tín hiệu được ánh xạ lên chòm điểm đến thiết bị thu tín hiệu (ví dụ thiết bị thu tín hiệu 1200 trên Fig.34). Ví dụ, thiết bị truyền tín hiệu 100 có thể ánh xạ tín hiệu được ánh xạ lên chòm điểm trên khung dồn kênh phân tần trực giao (Orthogonal Frequency Division Multiplexing, OFDM), và truyền tín hiệu này đến thiết bị thu tín hiệu 1200 qua kênh đã được phân định.

Fig.34 là sơ đồ khối thể hiện cấu hình của thiết bị thu tín hiệu theo phương án làm

ví dụ thực hiện sáng chế. Dựa vào Fig.34, thiết bị thu tín hiệu 1200 bao gồm bộ giải điều biến 1210, bộ dồn kênh 1220, bộ giải đan xen 1230 và bộ giải mã 1240.

Bộ giải điều biến 1210 thu và giải điều biến tín hiệu được truyền từ thiết bị truyền tín hiệu 100. Bộ giải điều biến 1210 tạo ra giá trị tương ứng với từ mã LDPC bằng cách giải điều biến tín hiệu thu được, và cung cấp giá trị này cho bộ dồn kênh 1220. Trong trường hợp này, bộ giải điều biến 1210 có thể áp dụng phương pháp giải điều biến tương ứng với phương pháp điều biến đã dùng ở thiết bị truyền tín hiệu 100. Để làm được như vậy, thiết bị truyền tín hiệu 100 có thể truyền thông tin về phương pháp điều biến đến thiết bị thu tín hiệu 1200, hoặc thiết bị truyền tín hiệu 100 có thể thực hiện bước điều biến bằng cách sử dụng phương pháp điều biến đã được xác định trước giữa thiết bị truyền tín hiệu 100 và thiết bị thu tín hiệu 1200.

Giá trị tương ứng với từ mã LDPC có thể được biểu diễn dưới dạng giá trị kênh đối với tín hiệu thu được. Có nhiều phương pháp để xác định giá trị kênh, ví dụ, phương pháp xác định giá trị tỷ số hợp lý dạng loga (Log-Likelihood Ratio, LLR) có thể là một phương pháp để xác định giá trị kênh.

Giá trị LLR là giá trị lôga của tỷ số giữa xác suất mà một bit được truyền từ thiết bị truyền tín hiệu 100 có giá trị bằng 0 và xác suất mà bit đó có giá trị bằng 1. Ngoài ra, giá trị LLR có thể là giá trị bit được xác định bằng phương pháp quyết định cứng, hoặc có thể là một giá trị tiêu biểu được xác định tùy thuộc vào phần có xác suất mà bit truyền từ thiết bị truyền tín hiệu 100 có giá trị bằng 0 hay 1.

Bộ dồn kênh 1220 dồn kênh giá trị đầu ra của bộ giải điều biến 1210 và cung cấp giá trị này cho bộ giải đan xen 1230.

Bộ dồn kênh 1220 là bộ phận tương ứng với bộ phân kênh trên Fig.33 có trong thiết bị truyền tín hiệu 100, và thực hiện quy trình tương ứng với bộ phân kênh này. Nghĩa là, bộ dồn kênh 1220 thực hiện quy trình đảo ngược của quy trình đã được thực hiện ở bộ phân kênh, và thực hiện phép biến đổi ô dữ liệu thành bit tương ứng với giá trị đầu ra của bộ giải điều biến 1210 và xuất ra giá trị LLR theo đơn vị bit. Tuy nhiên, khi bộ phân kênh được loại bỏ ra khỏi thiết bị truyền tín hiệu 100, thì bộ dồn kênh 1220 cũng có thể được loại bỏ ra khỏi thiết bị thu tín hiệu 1200.

Thông tin về việc quy trình phân kênh có được thực hiện hay không có thể được cung cấp từ thiết bị truyền tín hiệu 100, hoặc có thể được xác định trước giữa thiết bị truyền tín hiệu 100 và thiết bị thu tín hiệu 1200.

Bộ giải đan xen 1230 giải đan xen giá trị đầu ra của bộ dồn kênh 1220 và cung cấp các giá trị này cho bộ giải mã 1240.

Bộ giải đan xen 1230 là bộ phận tương ứng với bộ đan xen 120 có trong thiết bị truyền tín hiệu 100, và thực hiện quy trình tương ứng với bộ đan xen 120. Nghĩa là, bộ giải đan xen 1230 giải đan xen giá trị LLR bằng cách thực hiện quy trình đảo ngược của quy trình đan xen đã được thực hiện ở bộ đan xen 120.

Để làm được điều này, bộ giải đan xen 1230 có thể có bộ giải đan xen khối 1231, bộ giải đan xen xoay bit trong nhóm 1232, bộ giải đan xen nhóm 1233 và bộ giải đan xen bit chẵn lẻ 1234 như được thể hiện trên Fig.35.

Bộ giải đan xen khối 1231 giải đan xen giá trị đầu ra của bộ dồn kênh 1220 và cung cấp giá trị này cho bộ giải đan xen xoay bit trong nhóm 1232.

Bộ giải đan xen khối 1231 là bộ phận tương ứng với bộ đan xen khối 124 có trong thiết bị truyền tín hiệu 100 và thực hiện quy trình đảo ngược của quy trình đan xen đã được thực hiện ở bộ đan xen khối 124.

Nghĩa là, bộ giải đan xen khối 1231 giải đan xen bằng cách ghi giá trị LLR được xuất ra từ bộ dồn kênh 1220 vào mỗi hàng theo hướng hàng và đọc mỗi cột của nhiều hàng đã ghi giá trị LLR theo hướng cột bằng cách sử dụng ít nhất một hàng có nhiều cột.

Trong trường hợp này, khi bộ đan xen khối 124 đan xen bằng cách phân chia mỗi cột ra thành hai phần, thì bộ giải đan xen khối 1231 có thể giải đan xen bằng cách phân chia mỗi hàng ra thành hai phần.

Ngoài ra, khi bộ đan xen khối 124 ghi và đọc nhóm bit không thuộc phần thứ nhất theo hướng hàng, thì bộ giải đan xen khối 1231 có thể giải đan xen bằng cách ghi và đọc các giá trị tương ứng với nhóm bit không thuộc phần thứ nhất theo hướng hàng.

Bộ giải đan xen khối 1231 sẽ được mô tả dưới đây dựa vào Fig.36. Tuy nhiên, đó chỉ là ví dụ minh họa và bộ giải đan xen khối 1231 có thể được thực hiện theo các phương pháp khác.

Giá trị LLR đầu vào v_i với $(0 \leq i < N_{ldpc})$ được ghi vào hàng r_i và cột c_i của bộ giải đan xen khối 1231. Trong đó, $c_i = (i \bmod N_c)$ và $r_i = \left\lfloor \frac{i}{N_c} \right\rfloor$.

Mặt khác, giá trị LLR đầu ra q_i với $(0 \leq i < N_C \times N_{r1})$ được đọc ra từ cột c_i và hàng r_i của phần thứ nhất trong bộ giải đan xen khối 1231. Trong đó, $c_i = \left\lfloor \frac{i}{N_{r1}} \right\rfloor$, $r_i = (i \bmod N_{r1})$.

Ngoài ra, giá trị LLR đầu ra q_i với $(N_C \times N_{r1} \leq i < N_{ldpc})$ được đọc ra từ cột c_i và hàng r_i của phần thứ hai. Trong đó, $c_i = \left\lfloor \frac{(i - N_c \times N_{r1})}{N_{r2}} \right\rfloor$, $r_i = N_{r1} + \{(i - N_c \times N_{r1}) \bmod N_{r2}\}$.

Bộ giải đan xen xoay bit trong nhóm 1232 giải đan xen giá trị đầu ra của bộ giải đan xen khối 1231 và cung cấp giá trị này cho bộ giải đan xen nhóm 1233.

Bộ giải đan xen xoay bit trong nhóm 1232 là bộ phận tương ứng với bộ đan xen xoay bit trong nhóm 123 có trong thiết bị truyền tín hiệu 100, và có thể thực hiện quy trình đảo ngược của quy trình đan xen đã được thực hiện ở bộ đan xen xoay bit trong nhóm 123.

Nghĩa là, bộ giải đan xen xoay bit trong nhóm 1232 có thể sắp xếp lại các giá trị LLR của cùng một nhóm bit bằng cách thay đổi thứ tự của các giá trị LLR có trong cùng một nhóm bit đó. Nếu quy trình xoay bit trong nhóm không được thực hiện ở thiết bị truyền tín hiệu 100, thì bộ giải đan xen xoay bit trong nhóm 1232 có thể được loại bỏ.

Bộ giải đan xen nhóm 1233 (hoặc bộ giải đan xen theo nhóm) giải đan xen giá trị đầu ra của bộ giải đan xen xoay bit trong nhóm 1232 và cung cấp giá trị này cho bộ giải đan xen bit chẵn lẻ 1234.

Bộ giải đan xen nhóm 1233 là bộ phận tương ứng với bộ đan xen nhóm 122 có trong thiết bị truyền tín hiệu 100 và có thể thực hiện quy trình đảo ngược của quy trình đan xen đã được thực hiện ở bộ đan xen nhóm 122.

Nghĩa là, bộ giải đan xen nhóm 1233 có thể sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit. Trong trường hợp này, bộ giải đan xen nhóm 1233 có thể sắp xếp lại thứ

tự của các nhóm bit theo đơn vị nhóm bit bằng cách áp dụng phương pháp đảo ngược của phương pháp đan xen được thể hiện trong các bảng từ bảng 15 đến bảng 31 theo độ dài của từ mã LDPC, phương pháp điều biến và tỷ lệ mã.

Bộ giải đan xen bit chẵn lẻ 1234 thực hiện bước giải đan xen bit chẵn lẻ cho giá trị đầu ra của bộ giải đan xen nhóm 1233 và cung cấp giá trị này cho bộ giải mã 1240.

Bộ giải đan xen bit chẵn lẻ 1234 là bộ phận tương ứng với bộ đan xen bit chẵn lẻ 121 có trong thiết bị truyền tín hiệu 100 và có thể thực hiện quy trình đảo ngược của quy trình đan xen đã được thực hiện ở bộ đan xen bit chẵn lẻ 121. Nghĩa là, bộ giải đan xen bit chẵn lẻ 1234 có thể giải đan xen cho các giá trị LLR tương ứng với các bit chẵn lẻ trong số các giá trị LLR được xuất ra từ bộ giải đan xen nhóm 1233. Trong trường hợp này, bộ giải đan xen bit chẵn lẻ 1234 có thể giải đan xen cho các giá trị LLR tương ứng với các bit chẵn lẻ theo phương pháp đảo ngược của phương pháp đan xen bit chẵn lẻ dựa vào biểu thức 18.

Tuy nhiên, bộ giải đan xen bit chẵn lẻ 1234 có thể được loại bỏ tùy theo phương pháp giải mã và bộ giải mã 1240.

Mặc dù bộ giải đan xen 1230 trên Fig.34 có ba (3) hoặc bốn (4) bộ phận như được thể hiện trên Fig.35, nhưng các chức năng của các bộ phận này có thể được thực hiện bằng một bộ phận. Ví dụ, nếu các bit mà trong đó mỗi bit thuộc mỗi nhóm bit X_a , X_b , X_c , X_d , X_e , X_f tạo nên một ký hiệu điều biến, thì bộ giải đan xen 1230 có thể giải đan xen cho các bit này đặt vào các vị trí tương ứng với các nhóm bit của chúng dựa vào một ký hiệu điều biến thu được.

Ví dụ, nếu tỷ lệ mã bằng 13/15 và phương pháp điều biến là 64-QAM, thì bộ giải đan xen nhóm 1233 có thể thực hiện bước giải đan xen dựa vào bảng 19.

Trong trường hợp này, các bit mà trong đó mỗi bit thuộc mỗi nhóm bit X_9 , X_6 , X_{25} , X_{18} , X_{39} , X_{28} có thể tạo nên một ký hiệu điều biến. Vì một bit trong mỗi nhóm bit X_9 , X_6 , X_{25} , X_{18} , X_{39} , X_{28} tạo nên một ký hiệu điều biến, nên bộ giải đan xen 1230 có thể ánh xạ các bit lên các giá trị ban đầu dùng để giải mã tương ứng với các nhóm bit X_9 , X_6 , X_{25} , X_{18} , X_{39} , X_{28} dựa vào một ký hiệu điều biến thu được.

Bộ giải mã 1240 có thể thực hiện bước giải mã LDPC bằng cách sử dụng giá trị đầu

ra của bộ giải đan xen 1230. Để làm được điều này, bộ giải mã 1240 có thể có bộ giải mã LDPC (không được thể hiện trên hình vẽ) để thực hiện bước giải mã LDPC.

Bộ giải mã 1240 là bộ phận tương ứng với bộ mã hoá 110 có trong thiết bị truyền tín hiệu 100 và có thể sửa lỗi bằng cách thực hiện bước giải mã LDPC bằng cách sử dụng các giá trị LLR được xuất ra từ bộ giải đan xen 1230.

Ví dụ, bộ giải mã 1240 có thể thực hiện bước giải mã LDPC theo phương pháp giải mã lặp dựa vào thuật toán tổng-tích. Thuật toán tổng-tích là một ví dụ về thuật toán truyền thông báo, và thuật toán truyền thông báo là thuật toán trao đổi các thông báo (ví dụ giá trị LLR) theo cạnh nối trên đồ thị hai phía, tính thông báo xuất ra từ các thông báo nhập vào các nút thay đổi hoặc các nút kiểm tra, và cập nhật thông báo.

Bộ giải mã 1240 có thể sử dụng ma trận kiểm tra chẵn lẻ khi thực hiện bước giải mã LDPC. Trong trường hợp này, ma trận kiểm tra chẵn lẻ dùng để giải mã có thể có cấu trúc giống như ma trận kiểm tra chẵn lẻ dùng để mã hoá ở bộ mã hoá 110, và cấu trúc này đã được mô tả trên đây dựa vào các hình vẽ từ Fig.20 đến Fig.22.

Ngoài ra, thông tin về ma trận kiểm tra chẵn lẻ và thông tin về tỷ lệ mã, v.v., được dùng để giải mã LDPC có thể được lưu trữ trước trong thiết bị thu tín hiệu 1200 hoặc có thể được cung cấp từ thiết bị truyền tín hiệu 100.

Fig.37 là lưu đồ thể hiện phương pháp đan xen trong thiết bị truyền tín hiệu theo phương án làm ví dụ thực hiện sáng chế.

Trước tiên, từ mã LDPC được tạo ra bằng cách mã hoá LDPC sử dụng ma trận kiểm tra chẵn lẻ (S1410), và từ mã LDPC được đan xen (S1420).

Sau đó, từ mã LDPC đã đan xen được ánh xạ lên ký hiệu điều biến (S1430). Trong trường hợp này, một bit ở trong một nhóm bit định trước trong số các nhóm bit tạo nên từ mã LDPC có thể được ánh xạ lên một bit định trước trong ký hiệu điều biến.

Trong trường hợp này, mỗi nhóm bit có thể có M bit, và M có thể là ước số chung của N_{ldpc} và K_{ldpc} , và có thể được xác định sao cho thoả mãn hệ thức $Q_{ldpc} = (N_{ldpc} - K_{ldpc})/M$. Trong đó, Q_{ldpc} là giá trị thông số khoảng cách dịch chuyển tuần hoàn đối với các cột trong một nhóm cột của ma trận con từ thông tin trong ma trận kiểm tra chẵn lẻ, N_{ldpc} là độ dài của từ mã LDPC, và K_{ldpc} là độ dài của các bit từ thông tin tạo

nên từ mã LDPC.

Trong khi đó, bước S1420 có thể bao gồm các bước đan xen các bit chẵn lẻ tạo nên từ mã LDPC, phân chia từ mã LDPC đã được đan xen bit chẵn lẻ ra thành nhiều nhóm bit và sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit, và đan xen các nhóm bit đã được sắp xếp lại thứ tự.

Thứ tự của các nhóm bit có thể được sắp xếp lại theo đơn vị nhóm bit dựa vào biểu thức 21 nêu trên.

Trong khi đó, giá trị $\pi(j)$ trong biểu thức 21 có thể được xác định dựa vào ít nhất một thông số trong số độ dài của từ mã LDPC, phương pháp điều biến và tỷ lệ mã.

Ví dụ, nếu từ mã LDPC có độ dài bằng 16200, phương pháp điều biến là 64-QAM, và tỷ lệ mã bằng 11/15, thì giá trị $\pi(j)$ có thể được xác định trong bảng 28.

Ví dụ khác, nếu từ mã LDPC có độ dài bằng 16200, phương pháp điều biến là 64-QAM, và tỷ lệ mã bằng 13/15, thì giá trị $\pi(j)$ có thể được xác định trong bảng 19.

Trong khi đó, bước S1420 bao gồm các bước phân chia từ mã LDPC ra thành nhiều nhóm bit, sắp xếp lại thứ tự của các nhóm bit theo đơn vị nhóm bit, và đan xen các nhóm bit đã được sắp xếp lại thứ tự.

Trong trường hợp này, dựa vào biểu thức 21, thứ tự của các nhóm bit có thể được sắp xếp lại theo đơn vị nhóm bit.

Trong khi đó, trong biểu thức 21, giá trị $\pi(j)$ có thể được xác định dựa vào ít nhất một thông số trong số độ dài của từ mã LDPC, phương pháp điều biến và tỷ lệ mã.

Ví dụ, nếu độ dài của từ mã LDPC bằng 16200, phương pháp điều biến là 64-QAM, và tỷ lệ mã bằng 5/15, thì giá trị $\pi(j)$ có thể được xác định trong bảng 25.

Tuy nhiên, đó chỉ là ví dụ minh họa, và giá trị $\pi(j)$ có thể được xác định trong các bảng từ bảng 15 đến bảng 31 như đã nêu trên.

Bước đan xen các nhóm bit có thể bao gồm các bước: ghi các nhóm bit theo đơn vị nhóm bit vào mỗi cột theo hướng cột, và đọc các cột đã ghi các nhóm bit theo đơn vị nhóm bit theo hướng hàng.

Ngoài ra, bước đan xen các nhóm bit có thể bao gồm các bước: ghi theo thứ tự lần

lượt, vào các cột, ít nhất một số nhóm bit có thể được ghi theo đơn vị nhóm bit vào các cột trong số các nhóm bit, và sau đó phân chia và ghi các nhóm bit còn lại vào phần còn lại sau khi đã ghi ít nhất một số nhóm bit nêu trên vào các cột theo đơn vị nhóm bit.

Fig.38 là sơ đồ khối thể hiện cấu hình của thiết bị thu tín hiệu theo phương án làm ví dụ thực hiện sáng chế.

Dựa vào Fig.38, thiết bị thu tín hiệu 3800 có thể bao gồm bộ điều khiển 3810, bộ thu tín hiệu RF 3820, bộ giải điều biến 3830 và bộ tái tạo dịch vụ 3840.

Bộ điều khiển 3810 xác định kênh RF và kênh truyền PLP để cho dịch vụ được truyền qua đó. Kênh RF có thể được xác định dựa vào tần số trung tâm và độ rộng dải, còn kênh truyền PLP có thể được xác định dựa vào thông tin nhận dạng (Identifier, ID) của kênh truyền PLP. Một dịch vụ cụ thể có thể được truyền qua ít nhất một kênh truyền PLP ở trong ít nhất một kênh RF, với mỗi thành phần tạo nên dịch vụ cụ thể đó. Dưới đây giả sử rằng toàn bộ dữ liệu cần thiết để tái tạo một dịch vụ được truyền dưới dạng một kênh truyền PLP, dịch vụ đó được truyền qua một kênh RF, để cho dễ hiểu. Nói cách khác, dịch vụ chỉ có một đường thu dữ liệu để tái tạo dịch vụ, và đường thu dữ liệu đó được xác định bằng kênh RF và kênh truyền PLP.

Bộ thu tín hiệu RF 3820 dò tìm tín hiệu RF từ kênh RF được chọn bằng bộ điều khiển 3810 và cung cấp các ký hiệu OFDM, các ký hiệu OFDM này được tách ra bằng cách thực hiện quy trình xử lý tín hiệu trên tín hiệu RF, cho bộ giải điều biến 3830. Trong đó, quy trình xử lý tín hiệu có thể bao gồm các bước đồng bộ hoá, đánh giá kênh, cân bằng kênh, v.v.. Thông tin cần thiết để xử lý tín hiệu có thể là giá trị được xác định trước bằng thiết bị thu tín hiệu 3810 và thiết bị truyền tín hiệu theo mục đích sử dụng và trường hợp ứng dụng của các thiết bị đó và thông tin này được đưa vào trong một ký hiệu OFDM định trước trong số các ký hiệu OFDM và sau đó được truyền đến thiết bị thu tín hiệu.

Bộ giải điều biến 3830 thực hiện quy trình xử lý tín hiệu trên các ký hiệu OFDM, tách ra gói dữ liệu người dùng và cung cấp gói dữ liệu người dùng cho bộ tái tạo dịch vụ 3840, và bộ tái tạo dịch vụ 3840 sử dụng gói dữ liệu người dùng để tái tạo và sau đó xuất ra dịch vụ mà người dùng đã chọn. Trong đó, định dạng của gói dữ liệu người dùng có thể khác nhau tùy theo phương pháp tạo ra dịch vụ và, ví dụ, có thể là gói TS hoặc gói

IPv4.

Fig.39 là sơ đồ khối thể hiện bộ giải điều biến theo phương án làm ví dụ thực hiện sáng chế.

Dựa vào Fig.39, bộ giải điều biến 3830 có thể bao gồm bộ khử ánh xạ khung 3831, bộ giải mã BICM cho thông tin báo hiệu tầng L1 3832, bộ điều khiển 3833, bộ giải mã BICM 3834 và bộ xử lý đầu ra 3835.

Bộ khử ánh xạ khung 3831 chọn nhiều ô OFDM tạo nên một khối FEC thuộc kênh truyền PLP đã chọn trong một khung gồm các ký hiệu OFDM, dựa vào thông tin điều khiển từ bộ điều khiển 3833, và cung cấp các ô OFDM đã chọn cho bộ giải mã BICM 3834. Bộ khử ánh xạ khung 3831 cũng chọn nhiều ô OFDM tương ứng với ít nhất một khối FEC chứa thông tin báo hiệu tầng L1, và cung cấp các ô OFDM đã chọn cho bộ giải mã BICM cho thông tin báo hiệu tầng L1 3832.

Bộ giải mã BICM cho thông tin báo hiệu tầng L1 3832 thực hiện quy trình xử lý tín hiệu trên ô OFDM tương ứng với một khối FEC chứa thông tin báo hiệu tầng L1, tách ra các bit thông tin báo hiệu tầng L1 và cung cấp các bit thông tin báo hiệu tầng L1 này cho bộ điều khiển 3833. Trong trường hợp đó, quy trình xử lý tín hiệu có thể bao gồm bước tách ra giá trị LLR để giải mã từ mã LDPC và bước sử dụng giá trị LLR đã tách để giải mã từ mã LDPC.

Bộ điều khiển 3833 tách ra bảng thông tin báo hiệu tầng L1 từ các bit thông tin báo hiệu tầng L1 và sử dụng giá trị trong bảng thông tin báo hiệu tầng L1 này để điều khiển hoạt động của bộ khử ánh xạ khung 3831, bộ giải mã BICM 3834 và bộ xử lý đầu ra 3835. Fig.39 thể hiện bộ giải mã BICM cho thông tin báo hiệu tầng L1 3832 không sử dụng thông tin điều khiển của bộ điều khiển 3833. Tuy nhiên, khi thông tin báo hiệu tầng L1 có cấu trúc phân tầng giống như cấu trúc phân tầng của thông tin báo hiệu tầng L1-trước và thông tin báo hiệu tầng L1-sau nêu trên, thì rõ ràng là bộ giải mã BICM cho thông tin báo hiệu tầng L1 3832 có thể có ít nhất một khối giải mã BICM, và hoạt động của khối giải mã BICM này và bộ khử ánh xạ khung 3831 có thể được điều khiển bằng thông tin báo hiệu tầng L1 của tầng cao hơn.

Bộ giải mã BICM 3834 thực hiện quy trình xử lý tín hiệu trên các ô OFDM tạo nên

các khối FEC thuộc kênh truyền PLP đã chọn để tách ra các khung BBF (khung dải gốc) và cung cấp các khung BBF này cho bộ xử lý đầu ra 3835. Trong trường hợp đó, quy trình xử lý tín hiệu có thể bao gồm bước tách ra giá trị LLR để giải mã từ mã LDPC và bước sử dụng giá trị LLR đã tách để giải mã từ mã LDPC, quy trình này có thể được thực hiện dựa vào thông tin điều khiển xuất ra từ bộ điều khiển 3833.

Bộ xử lý đầu ra 3835 thực hiện quy trình xử lý tín hiệu trên khung dải gốc BBF, tách ra gói dữ liệu người dùng và cung cấp gói dữ liệu người dùng đã được tách ra cho bộ tái tạo dịch vụ 3840. Trong trường hợp này, quy trình xử lý tín hiệu có thể được thực hiện dựa vào thông tin điều khiển xuất ra từ bộ điều khiển 3833.

Theo phương án làm ví dụ thực hiện sáng chế, bộ xử lý đầu ra 3835 bao gồm bộ xử lý khung dải gốc BBF (không được thể hiện trên hình vẽ) để tách ra gói dải gốc (Baseband Packet, BBP) từ khung dải gốc BBF.

Fig.40 là lưu đồ thể hiện hoạt động của thiết bị thu tín hiệu từ thời điểm người dùng chọn dịch vụ cho tới thời điểm dịch vụ đã chọn được thực hiện theo phương án làm ví dụ thực hiện sáng chế.

Giả sử rằng thông tin dịch vụ của tất cả các dịch vụ mà người dùng có thể chọn được được thu nhận ở bước quét tìm dịch vụ ban đầu (S4010) trước khi người dùng chọn dịch vụ (S4020). Thông tin dịch vụ có thể là thông tin về kênh RF và kênh truyền PLP để truyền dữ liệu cần thiết để tái tạo một dịch vụ cụ thể ở thiết bị thu tín hiệu hiện thời. Ví dụ về thông tin dịch vụ là thông tin xác định chương trình/thông tin dịch vụ (Program Specific Information/Service Information, PSI/SI) theo tiêu chuẩn MPEG2-TS, và thường có thể thu được thông tin dịch vụ này thông qua thông tin báo hiệu tầng L2 và thông tin báo hiệu tầng cao hơn.

Ở bước quét tìm dịch vụ ban đầu (S4010), thông tin tổng hợp về loại dữ liệu hữu ích của các kênh truyền PLP được truyền trên một dải tần số cụ thể. Ví dụ, có thể có thông tin về việc mỗi kênh truyền PLP được truyền trên dải tần số có chứa một loại dữ liệu cụ thể.

Khi người dùng chọn một dịch vụ (S4020), thì thiết bị thu tín hiệu chuyển sang tần số truyền của dịch vụ được chọn và thực hiện bước dò tìm tín hiệu RF (S4030). Ở bước

chuyển tần số (S4020), thông tin dịch vụ có thể được sử dụng.

Khi tìm được tín hiệu RF, thiết bị thu tín hiệu thực hiện bước tách ra thông tin báo hiệu tầng L1 từ tín hiệu RF tìm được (S4050). Sau đó, thiết bị thu tín hiệu chọn kênh truyền PLP truyền dịch vụ được chọn, dựa vào thông tin báo hiệu tầng L1 đã được tách ra, (S4060) và tách ra khung BBF từ kênh truyền PLP đã chọn (S4070). Ở bước S4060, thông tin dịch vụ có thể được sử dụng.

Bước tách ra khung BBF (S4070) có thể bao gồm bước khử ánh xạ cho khung được truyền và chọn các ô OFDM ở trong kênh truyền PLP, bước tách ra giá trị LLR để mã hoá/giải mã LDPC từ các ô OFDM, và bước giải mã cho từ mã LDPC sử dụng giá trị LLR đã được tách ra.

Thiết bị thu tín hiệu, sử dụng thông tin phần đầu của khung BBF đã được tách ra, tách ra gói BBP từ khung BBF (S4080). Thiết bị thu tín hiệu cũng sử dụng thông tin phần đầu của gói BBP đã được tách ra để tách ra gói dữ liệu người dùng từ gói BBP đã được tách ra (S4090). Gói dữ liệu người dùng đã tách ra được sử dụng để tái tạo dịch vụ được chọn (S4100). Ở bước tách ra gói BBP (S4080) và bước tách ra gói dữ liệu người dùng (S4090), thông tin báo hiệu tầng L1 được tách ra ở bước tách ra thông tin báo hiệu tầng L1 có thể được sử dụng.

Theo phương án làm ví dụ thực hiện sáng chế, thông tin báo hiệu tầng L1 là thông tin về các loại gói dữ liệu người dùng được truyền qua kênh truyền PLP tương ứng, và thông tin về quy trình được sử dụng để đóng gói gói dữ liệu người dùng vào trong khung BBF. Các thông tin nêu trên có thể được sử dụng ở bước tách ra gói dữ liệu người dùng (S4090). Cụ thể, các thông tin này có thể được sử dụng ở bước tách ra gói dữ liệu người dùng là quy trình đảo ngược của quy trình đóng gói gói dữ liệu người dùng vào trong khung BBF. Trong trường hợp đó, quy trình để tách ra gói dữ liệu người dùng từ gói BBP (khôi phục gói TS rỗng và chèn byte đồng bộ hoá TS) giống như quy trình đã được mô tả trên đây.

Vật ghi bất khả biến đọc được bằng máy tính trong đó lưu trữ chương trình để lần lượt thực hiện các phương pháp mã hoá và/hoặc đan xen theo các phương án làm ví dụ thực hiện sáng chế, có thể được tạo ra.

Vật ghi bất khả biến đọc được bằng máy tính là phương tiện lưu trữ dữ liệu ở dạng bán cố định và có thể đọc được bằng máy tính, chứ không phải là phương tiện lưu trữ dữ liệu trong thời gian ngắn như thanh ghi, bộ nhớ tác động nhanh, và bộ nhớ. Nhiều ứng dụng hoặc chương trình nêu trên có thể được lưu trữ trên vật ghi bất khả biến đọc được bằng máy tính như đĩa compac (Compact Disc, CD), đĩa đa năng kỹ thuật số (Digital Versatile Disc, DVD), đĩa cứng, đĩa Blu-ray, bộ nhớ theo giao thức bus nối tiếp đa năng (Universal Serial Bus, USB), thẻ nhớ và bộ nhớ chỉ đọc (Read-Only Memory, ROM), và các ứng dụng hoặc chương trình đó có thể được tạo ra. Mặc dù bus không thể hiện trong các sơ đồ khối thể hiện thiết bị truyền tín hiệu và thiết bị thu tín hiệu, nhưng sự truyền thông giữa các bộ phận trong mỗi thiết bị có thể được thực hiện thông qua bus. Ngoài ra, mỗi thiết bị có thể còn có bộ xử lý như bộ xử lý trung tâm (Central Processing Unit, CPU) hoặc bộ vi xử lý để thực hiện các quy trình khác nhau nêu trên.

Ít nhất một trong số các bộ phận, phần tử hoặc đơn vị được biểu thị ở dạng khối thể hiện thiết bị truyền tín hiệu và thiết bị thu tín hiệu có thể được thực hiện dưới dạng các cấu trúc phần cứng, phần mềm và/hoặc phần sụn để thực hiện các chức năng tương ứng nêu trên theo các phương án làm ví dụ thực hiện sáng chế. Ví dụ, ít nhất một trong số các bộ phận, phần tử hoặc đơn vị này có thể sử dụng cấu trúc mạch trực tiếp, như bộ nhớ, khối xử lý, mạch logic, bảng tra cứu, v.v., để có thể thực hiện các chức năng tương ứng theo sự điều khiển của một hoặc nhiều bộ vi xử lý hoặc thiết bị điều khiển khác. Ngoài ra, ít nhất một trong số các bộ phận, phần tử hoặc đơn vị này có thể được thể hiện ở dạng cụ thể bằng môđun, chương trình hoặc đoạn mã, chứa một hoặc nhiều lệnh thi hành được để thực hiện các chức năng logic cụ thể, và được thực hiện bằng một hoặc nhiều bộ vi xử lý hoặc thiết bị điều khiển khác. Ngoài ra, ít nhất một trong số các bộ phận, phần tử hoặc đơn vị này có thể còn có bộ xử lý như bộ xử lý CPU để thực hiện các chức năng tương ứng, bộ vi xử lý, hoặc các thiết bị tương tự khác. Hai hoặc nhiều hơn hai bộ phận, phần tử hoặc đơn vị nêu trên có thể được kết hợp lại thành một bộ phận, phần tử hoặc đơn vị để thực hiện tất cả các quy trình hoặc chức năng của hai hoặc nhiều hơn hai bộ phận, phần tử hoặc đơn vị được kết hợp. Ngoài ra, ít nhất một phần của các chức năng của ít nhất một trong số các bộ phận, phần tử hoặc đơn vị này có thể được thực hiện bằng một bộ phận, phần tử hoặc đơn vị khác. Hơn nữa, mặc dù trong các sơ đồ khối nêu trên không thể hiện bus, nhưng sự truyền thông giữa các bộ phận, phần tử hoặc đơn vị có thể được

thực hiện thông qua bus. Các khía cạnh liên quan đến chức năng của các phương án làm ví dụ thực hiện sáng chế nêu trên có thể được thực hiện dưới dạng các thuật toán để thực hiện trong một hoặc nhiều bộ xử lý. Ngoài ra, các bộ phận, phần tử hoặc đơn vị được biểu thị ở dạng khối hoặc bước xử lý có thể áp dụng các kỹ thuật bất kỳ trong lĩnh vực liên quan để tạo cấu hình cho thiết bị điện tử, xử lý tín hiệu và/hoặc điều khiển, xử lý dữ liệu và các chức năng tương tự khác.

Các phương án làm ví dụ và các ưu điểm nêu trên chỉ là ví dụ minh họa và không được coi là nhằm giới hạn phạm vi của sáng chế. Các phương án làm ví dụ này có thể được áp dụng dễ dàng cho các loại thiết bị khác. Ngoài ra, phần mô tả các phương án làm ví dụ thực hiện sáng chế chỉ được coi là ví dụ minh họa, và không được coi là nhằm giới hạn phạm vi của sáng chế, và người có hiểu biết trung bình về lĩnh vực kỹ thuật tương ứng sẽ dễ dàng tìm ra nhiều phương án thay thế, sửa đổi và cải biến.

YÊU CẦU BẢO HỘ

1. Phương pháp truyền tín hiệu trong thiết bị truyền tín hiệu, bao gồm các bước:

mã hoá các bit đầu vào để tạo ra các bit chẵn lẻ, trong đó các bit chẵn lẻ này được tạo ra dựa trên mã kiểm tra chẵn lẻ mật độ thấp (Low Density Parity Check, LDPC) theo tỷ lệ mã bằng 5/15 và độ dài mã bằng 16200;

phân chia từ mã gồm có các bit đầu vào và các bit chẵn lẻ ra thành nhiều nhóm bit;

đan xen các nhóm bit để tạo ra từ mã đã được đan xen;

tạo ra các ký hiệu điều biến bằng cách điều biến từ mã đã được đan xen theo sơ đồ điều biến biên độ vuông góc có 64 điểm (64-Quadrature Amplitude Modulation, 64-QAM); và

truyền, bằng cách sử dụng bộ truyền, tín hiệu dựa vào các ký hiệu điều biến được tạo ra sau khi điều biến đến thiết bị thu tín hiệu,

trong đó các nhóm bit được đan xen bằng cách sử dụng biểu thức như sau:

$$Y_j = X_{\pi(j)} \quad \text{với } (0 \leq j < N_{\text{group}}),$$

trong đó X_j là nhóm bit thứ j trong số các nhóm bit, Y_j là nhóm bit thứ j trong số các nhóm bit đã được đan xen, N_{group} là tổng số nhóm bit, và $\pi(j)$ là thứ tự hoán vị để đan xen, và

trong đó $\pi(j)$ được xác định trong bảng dưới đây:

	Thứ tự đan xen $\pi(j)$ ($0 \leq j < 45$)																						
j	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
$\pi(j)$	25	44	8	39	37	2	11	7	0	12	4	31	33	38	43	21	26	13	28	29	1	27	18
	17	34	3	42	10	19	20	32	36	40	9	41	5	35	30	22	15	16	6	24	23	14	

2. Phương pháp truyền tín hiệu theo điểm 1, trong đó mỗi nhóm bit có 360 bit.

3. Phương pháp truyền tín hiệu theo điểm 1, trong đó bước đan xen còn bao gồm bước:

đan xen các nhóm bit đã được đan xen bằng cách sử dụng nhiều cột, mỗi cột có phần thứ nhất và phần thứ hai.

4. Phương pháp truyền tín hiệu theo điểm 1, trong đó $\pi(j)$ được xác định dựa vào ít nhất một thông số trong số độ dài mã, phương pháp điều biến để điều biến, và tỷ lệ mã.

5. Phương pháp truyền tín hiệu theo điểm 4, trong đó $\pi(j)$ được xác định bằng cách sử dụng phương pháp khai triển mật độ và ít nhất một thông số trong số tỷ lệ lỗi bit (Bit Error Rate, BER) và tỷ lệ lỗi khung (Frame Error Rate, FER) của các nhóm bit, và

trong đó, trong phương pháp khai triển mật độ, hàm mật độ xác suất (Probability Density Function, PDF) tương ứng với giá trị tỷ số hợp lý dạng loga (Log-Likelihood Ratio, LLR) của một nhóm bit có giá trị tập nhiều thấp nhất trong số các nhóm bit được chọn trong số nhiều PDF, và sau đó, PDF kế tiếp tương ứng với giá trị LLR của một nhóm bit khác được chọn cho đến khi tất cả các PDF được chọn tương ứng với các giá trị LLR của các nhóm bit.

6. Phương pháp thu tín hiệu bao gồm các bước:

thu tín hiệu từ thiết bị truyền tín hiệu;

giải điều biến tín hiệu để tạo ra các giá trị theo sơ đồ điều biến biên độ vuông góc có 64 điểm (64-QAM);

phân chia các giá trị ra thành nhiều nhóm;

giải đan xen các nhóm; và

giải mã các giá trị của các nhóm đã được giải đan xen dựa trên mã kiểm tra chẵn lẻ mật độ thấp (LDPC) có tỷ lệ mã bằng 5/15 và độ dài mã bằng 16200 bit,

trong đó các nhóm được giải đan xen dựa vào biểu thức như sau:

$$Y_{\pi(j)} = X_j \quad \text{với } (0 \leq j < N_{\text{group}}),$$

trong đó X_j là nhóm thứ j trong số các nhóm, Y_j là nhóm thứ j trong số các nhóm đã được giải đan xen, N_{group} là tổng số nhóm, và $\pi(j)$ là thứ tự hoán vị để giải đan xen, và

trong đó $\pi(j)$ được xác định trong bảng dưới đây:

	Thứ tự giải đan xen $\pi(j)$ ($0 \leq j < 45$)																						
j	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22
	23	24	25	26	27	28	29	30	31	32	33	34	35	36	37	38	39	40	41	42	43	44	
$\pi(j)$	25	44	8	39	37	2	11	7	0	12	4	31	33	38	43	21	26	13	28	29	1	27	18
	17	34	3	42	10	19	20	32	36	40	9	41	5	35	30	22	15	16	6	24	23	14	

7. Phương pháp thu tín hiệu theo điểm 6, trong đó mỗi nhóm có 360 giá trị.

Fig. 1A




Fig. 1B




Fig. 1C




Fig. 2




Fig. 3A




Fig. 3B




Fig. 4




Fig. 5




Fig. 6A




Fig. 6B




Fig. 7




Fig. 8




Fig. 9A




Fig. 9B




Fig. 10




Fig. 11




Fig. 12




Fig. 13




Fig. 14




Fig. 15




Fig. 16




Fig. 17




Fig. 18




Fig. 19




Fig. 20




Fig. 21




Fig. 22




Fig. 23




Fig. 24




Fig. 25




Fig. 26




Fig. 27




Fig. 28




Fig. 29




Fig. 30




Fig. 31




Fig. 32




Fig. 33




Fig. 34




Fig. 35




Fig. 36




Fig. 37




Fig. 38




Fig. 39




Fig. 40

