



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0028500

(51)⁷ H04W 24/00

(13) B

(21) 1-2017-00699

(22) 30/07/2014

(86) PCT/CN2014/083311 30/07/2014

(87) WO 2016/015249 04/02/2016

(45) 25/06/2021 399

(43) 25/05/2017 350A

(73) HUAWEI TECHNOLOGIES CO., LTD. (CN)


Huawei Administration Building, Bantian, Longgang District, Shenzhen City,
Guangdong 518129, China

(72) ZENG, Qinghai (CN); GUO, Yi (CN).

(74) Công ty TNHH một thành viên Sở hữu trí tuệ VCCI (VCCI-IP CO.,LTD)

(54) PHƯƠNG PHÁP XÁC ĐỊNH ĐỘ DÀI KHOẢNG ĐO LƯỜNG VÀ THIẾT BỊ MẠNG

(57) Sáng chế đề cập đến phương pháp xác định độ dài khoảng đo lường và thiết bị mạng. Phương pháp này bao gồm các bước sau đây: xác định, bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định, bởi thiết bị mạng thứ nhất, rằng độ dài khoảng đo lường là độ dài thứ nhất (320); hoặc khi eNodeB chính không đồng bộ với eNodeB thứ cấp, xác định, bởi thiết bị mạng thứ nhất, rằng độ dài khoảng đo lường là độ dài thứ hai (330); trong đó độ dài thứ nhất là nhỏ hơn độ dài thứ hai.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến lĩnh vực kỹ thuật truyền thông, và cụ thể, đề cập đến phương pháp xác định độ dài khoảng đo lường và thiết bị mạng.

Tình trạng kỹ thuật của sáng chế

Kỹ thuật truy nhập vô tuyến của mạng di động tế bào không dây đang phát triển liên tục, và mục tiêu của kỹ thuật truy nhập vô tuyến là để thỏa mãn các yêu cầu người dùng đối với tốc độ cao hơn, vùng phủ sóng rộng hơn, và dung lượng lớn hơn trong tương lai. Hiện nay, kỹ thuật này đang được tiến hóa từ hệ thống 3G sang hệ thống phát triển dài hạn (LTE), và tiến hóa hơn nữa tới hệ thống LTE-cải tiến. Trong hệ thống LTE, mạng gửi, bằng cách sử dụng báo hiệu giao thức điều khiển tài nguyên vô tuyến (Radio Resource Control, RRC), thông tin cấu hình đo lường tới UE mà nằm trong trạng thái được kết nối; và UE thực hiện đo lường theo nội dung của thông tin cấu hình đo lường, và sau đó báo cáo kết quả đo lường tới mạng. Nếu tần số chính của tế bào đích là tương tự như tần số chính của tế bào phục vụ của UE, việc đo lường của UE được gọi là đo lường trong tần số; nếu tần số chính của tế bào đích khác với tần số chính của tế bào phục vụ của UE, việc đo lường của UE được gọi là đo lường liên tần số. Khi thực hiện đo lường liên tần số, UE có thể cần điều chỉnh tần số vô tuyến tới vị trí mà trong đó tần số này được bố trí. Do đó, dữ liệu không thể được gửi hoặc được thu trên tần số phục vụ.

UE thường có chỉ một bộ thu, và do đó có thể thu tín hiệu trên chỉ một tần số tại một thời điểm. Trước khi chuyển giao liên hệ thống liên tần số được thực hiện, việc đo lường liên tần số cần được thực hiện đầu tiên. Do đó, khoảng đo lường (GAP), tức là, khoảng thời gian mà trong đó UE bỏ qua tần số hiện tại và thực hiện đo lường trên tần số khác, được yêu cầu. Khi đo lường liên tần số

được thực hiện, eNB cấu hình khoảng đo lường (GAP) liên tần số, mà được xác định cụ thể bởi hai tham số, tức là, mẫu khoảng đo lường và độ dịch khoảng đo lường (gapOffset). LTE hỗ trợ hai mẫu khoảng đo lường, tức là, mẫu 0 và mẫu 1. Các chu kỳ thu khoảng đo lường (MGRP) của mẫu 0 và mẫu 1 lần lượt là 40 ms và 80 ms. Vị trí bắt đầu của mỗi GAP, tức là, số khung hệ thống (SFN) và số khung con (subframe), thỏa mãn quan hệ sau đây:

$$\text{SFN mod } T = \text{FLOOR}(\text{gapOffset}/10);$$

$$\text{subframe} = \text{gapOffset mod } 10;$$

$$\text{trong đó } T = \text{MGRP}/10.$$

Các độ dài khoảng đo lường (GAP) được định nghĩa đồng nhất là 6 ms. Để đồng bộ hóa với tế bào đích được đo lường, ít nhất phần sau đây được yêu cầu: khoảng thời gian chuyển giao tần số (1 ms) của bộ thu + (khoảng thời gian của các tín hiệu đồng bộ sơ cấp và thứ cấp + khoảng thời gian đo lường tín hiệu) (5 ms), mà là khoảng 6 ms. Sau khi thu thông tin của mẫu khoảng đo lường và độ dịch khoảng đo lường từ eNB, UE tính toán, theo công thức nêu trên, điểm bắt đầu của vị trí khung con để đo lường liên tần số; và thực hiện đo lường liên tần số trên sáu khung con liên tiếp bắt đầu từ khung con bắt đầu. UE không thu dữ liệu được truyền trên kênh điều khiển đường xuống vật lý (PDCCH) cũng như không gửi dữ liệu đường lên trong vị trí khoảng đo lường. Do đó, mạng không lập lịch UE trong chu kỳ khoảng đo lường (GAP).

Hiện nay, kết nối kép (DC) đang được thảo luận, tức là, thiết bị người dùng (UE) có thể kết nối đồng thời tới eNodeB chính (MeNB) và eNodeB thứ cấp (SeNB) để truyền dữ liệu, nhờ đó cải thiện thông lượng của UE. Trong trường hợp kết nối kép, sẽ xảy ra trường hợp mà trong đó tài nguyên lập lịch bị lãng phí.

Bản chất kỹ thuật của sáng chế

Để giải quyết vấn đề nêu trên, mục đích của sáng chế là đề xuất phương pháp xác định độ dài khoảng đo lường và thiết bị mạng. Phương pháp này có thể được sử dụng trong trường hợp kết nối kép để xác định độ dài khoảng đo lường

(GAP) thích hợp, để ngăn ngừa một cách hiệu quả sự lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Theo khía cạnh thứ nhất, phương án của sáng chế đề xuất phương pháp xác định độ dài khoảng đo lường, trong đó phương pháp này bao gồm:

xác định, bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và

khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định, bởi thiết bị mạng thứ nhất, rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất; hoặc khi eNodeB chính không đồng bộ với eNodeB thứ cấp, xác định, bởi thiết bị mạng thứ nhất, rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai; trong đó

độ dài thứ nhất là nhỏ hơn độ dài thứ hai.

Theo cách thức thực hiện có thể thứ nhất, phương pháp này còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin chỉ báo mà được sử dụng để chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; trong đó

bước xác định, bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không bao gồm:

xác định, bởi thiết bị mạng thứ nhất theo thông tin chỉ báo, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

Theo cách thức thực hiện có thể thứ hai, phương pháp này còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN mà được sử dụng để chỉ báo độ lệch số khung hệ thống (SFN) giữa eNodeB chính và eNodeB thứ cấp; trong đó

bước xác định, bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không bao gồm:

xác định, bởi thiết bị mạng thứ nhất theo thông tin độ lệch SFN, rằng độ lệch SFN có thỏa mãn điều kiện đồng bộ hay không, trong đó khi độ lệch SFN thỏa mãn điều kiện đồng bộ, eNodeB chính đồng bộ với eNodeB thứ cấp, hoặc khi độ lệch SFN không thỏa mãn điều kiện đồng bộ, eNodeB chính không đồng bộ với eNodeB thứ cấp.

Viện dẫn tới cách thức thực hiện có thể thứ hai của khía cạnh thứ nhất, theo cách thức thực hiện có thể thứ ba, điều kiện đồng bộ bao gồm:

độ lệch SFN là 0; hoặc

độ lệch SFN là nhỏ hơn ngưỡng thứ nhất.

Viện dẫn tới cách thức thực hiện có thể thứ hai hoặc thứ ba của khía cạnh thứ nhất, theo cách thức thực hiện có thể thứ tư, bước thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN mà được sử dụng để chỉ báo độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; hoặc

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN từ thiết bị mạng thứ hai, trong đó thông tin độ lệch SFN được thu nhận theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

Viện dẫn tới khía cạnh thứ nhất, hoặc cách thức thực hiện có thể thứ nhất, thứ hai, thứ ba hoặc thứ tư của khía cạnh thứ nhất, theo cách thức thực hiện có thể thứ năm, thiết bị mạng thứ nhất là eNodeB chính, eNodeB thứ cấp, hoặc UE.

Viện dẫn tới cách thức thực hiện có thể thứ tư hoặc thứ năm của khía cạnh thứ nhất, theo cách thức thực hiện có thể thứ sáu, phương pháp này còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, lỗi tính toán của độ lệch SFN; trong đó khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, độ dài thứ hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai là 8 ms.

Theo khía cạnh thứ hai, phương án của sáng chế đề xuất thiết bị mạng, bao gồm bộ xử lý và bộ lưu trữ, trong đó

bộ xử lý có cấu trúc để:

xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và

khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất; hoặc khi eNodeB chính không đồng

bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai; trong đó

độ dài thứ nhất là nhỏ hơn độ dài thứ hai; và

bộ lưu trữ có cấu trúc để lưu trữ độ dài khoảng đo lường (GAP).

Theo cách thức thực hiện có thể thứ nhất, thiết bị mạng còn bao gồm: bộ truyền thông, có cấu trúc để truyền thông với thiết bị mạng khác;

bộ xử lý còn có cấu trúc để thu nhận, bằng cách sử dụng bộ truyền thông, thông tin chỉ báo mà được sử dụng để chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và

bộ xử lý mà có cấu trúc để xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không có cấu trúc cụ thể để xác định, theo thông tin chỉ báo, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

Theo cách thức thực hiện có thể thứ hai, bộ xử lý còn có cấu trúc để thu nhận thông tin độ lệch SFN mà được sử dụng để chỉ báo độ lệch số khung hệ thống (SFN) giữa eNodeB chính và eNodeB thứ cấp; và

bộ xử lý mà có cấu trúc để xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không có cấu trúc cụ thể để xác định, theo thông tin độ lệch SFN, rằng độ lệch SFN có thỏa mãn hay không điều kiện đồng bộ, trong đó khi độ lệch SFN thỏa mãn điều kiện đồng bộ, eNodeB chính đồng bộ với eNodeB thứ cấp, hoặc khi độ lệch SFN không thỏa mãn điều kiện đồng bộ, eNodeB chính không đồng bộ với eNodeB thứ cấp.

Viện dẫn tới cách thức thực hiện có thể thứ hai của khía cạnh thứ hai, theo cách thức thực hiện có thể thứ ba, điều kiện đồng bộ bao gồm:

độ lệch SFN là 0; hoặc

độ lệch SFN là nhỏ hơn ngưỡng thứ nhất.

Viện dẫn tới cách thức thực hiện có thể thứ hai hoặc thứ ba của khía cạnh thứ hai, theo cách thức thực hiện có thể thứ tư,

bộ xử lý mà có cấu trúc để thu nhận thông tin độ lệch SFN có cấu trúc cụ thể để thu nhận thông tin độ lệch SFN theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; hoặc

thiết bị mạng còn bao gồm: bộ truyền thông, có cấu trúc để truyền thông với thiết bị mạng khác; và

bộ xử lý mà có cấu trúc để thu nhận thông tin độ lệch SFN có cấu trúc cụ thể để thu nhận thông tin độ lệch SFN từ thiết bị mạng khác bằng cách sử dụng bộ truyền thông, và thông tin độ lệch SFN được thu nhận theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

Viện dẫn tới khía cạnh thứ hai, hoặc cách thức thực hiện có thể thứ nhất, thứ hai, thứ ba hoặc thứ tư của khía cạnh thứ hai, theo cách thức thực hiện có thể thứ năm, thiết bị mạng là eNodeB chính, eNodeB thứ cấp, hoặc UE.

Viện dẫn tới cách thức thực hiện có thể thứ tư hoặc thứ năm của khía cạnh thứ hai, theo cách thức thực hiện có thể thứ sáu, thiết bị mạng còn bao gồm: bộ thu nhận lỗi, có cấu trúc để thu nhận lỗi tính toán của độ lệch SFN; và

bộ xác định độ dài thứ hai, có cấu trúc để: khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, xác định rằng độ dài thứ hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, xác định rằng độ dài thứ hai là 8 ms.

Bằng bằng cách sử dụng phương pháp xác định độ dài khoảng đo lường được đề xuất trong các phương án của sáng chế, trường hợp trong đó eNodeB chính đồng bộ hay không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp có thể được xác định dựa trên trường hợp đồng bộ hay không đồng bộ, mà tránh được một cách hiệu quả việc lãng phí tài nguyên lập lịch gây ra bởi việc lựa chọn độ dài GAP không thích hợp.

Mô tả vắn tắt các hình vẽ

Để mô tả các giải pháp kỹ thuật trong các phương án của sáng chế một cách rõ ràng hơn, phần sau đây mô tả vắn tắt các hình vẽ kèm theo được yêu cầu để mô tả các phương án. Rõ ràng là, các hình vẽ kèm theo trong phần mô tả sau đây chỉ thể hiện một vài phương án của sáng chế, và người có hiểu biết trung bình trong lĩnh vực vẫn có thể suy ra các hình vẽ khác từ các hình vẽ kèm theo này

mà không cần mất công sáng tạo.

FIG.1 là sơ đồ giản lược của đồng bộ hóa đường biên khung của MeNB và SeNB theo sáng chế;

FIG.2 là sơ đồ giản lược của không đồng bộ hóa đường biên khung của MeNB và SeNB theo sáng chế;

FIG.3 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án 1 của sáng chế;

FIG.4 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án 2 của sáng chế;

FIG.5 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án 3 của sáng chế;

FIG.6 là sơ đồ báo hiệu của phương pháp xác định độ dài khoảng đo lường theo phương án 4 của sáng chế;

FIG.7 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án 5 của sáng chế;

FIG.8 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án 6 của sáng chế;

FIG.9 là sơ đồ báo hiệu của phương pháp xác định độ dài khoảng đo lường theo phương án 7 của sáng chế;

FIG.10 là sơ đồ giản lược của thiết bị mạng theo phương án 8 của sáng chế;

FIG.11 là sơ đồ cấu trúc giản lược của thiết bị mạng theo phương án 9 của sáng chế;

FIG.12 là sơ đồ cấu trúc giản lược của UE theo phương án 10 của sáng chế;

FIG.13 là sơ đồ cấu trúc giản lược của thiết bị mạng theo phương án 11 của sáng chế; và

FIG.14 là sơ đồ cấu trúc giản lược của UE theo phương án 12 của sáng chế.

Mô tả chi tiết sáng chế

Phần sau đây mô tả các phương án của sáng chế một cách chi tiết có viện dẫn tới các hình vẽ kèm theo. Rõ ràng rằng các phương án được mô tả chỉ là một

vài phương án của sáng chế mà không phải tất cả các phương án của sáng chế. Tất cả các phương án khác được thực hiện bởi người có trình độ trung bình trong lĩnh vực kỹ thuật dựa trên các phương án của sáng chế mà không cần cố gắng sáng tạo sẽ nằm trong phạm vi bảo hộ của sáng chế.

Phương án 1

Phương án 1 của sáng chế đề xuất phương pháp xác định độ dài khoảng đo lường, mà có thể được áp dụng trong trường hợp kết nối kép. Trong trường hợp kết nối kép, thiết bị người dùng (UE) có thể kết nối đồng thời tới eNodeB chính (MeNB) và eNodeB thứ cấp (SeNB) để truyền dữ liệu. Trong thảo luận về kết nối kép, đối với trường hợp triển khai kết nối kép, sẽ có tồn tại trường hợp trong đó MeNB là đồng bộ hoặc không đồng bộ với SeNB. Trường hợp đồng bộ có nghĩa rằng các số khung hệ thống và các số khung con giữa hai trạm gốc (MeNB và SeNB) được ngắm thẳng, mà có thể được thể hiện cụ thể trên FIG.1. Cả các SFN và các khung con của MeNB và SeNB đều được đồng bộ hóa đường biên. Do đó, trong trường hợp đồng bộ hóa, cơ chế khoảng đo lường gốc có thể được tái sử dụng. Tuy nhiên, trong trường hợp không đồng bộ, các số khung hệ thống của MeNB và SeNB có thể không được ngắm thẳng, và các số khung con của MeNB và SeNB có thể không được ngắm thẳng. Sử dụng trường hợp được thể hiện trên FIG.2 như là ví dụ, các khung con 2 đến 7 có tổng cộng 6 ms của MeNB là khoảng đo lường của UE, và UE thực hiện đo lường liên tần số trong 6 ms này. MeNB không đồng bộ với SeNB. Do đó, đối với SeNB, thực tế, UE thực hiện đo lường liên tần số trong một phần của khung con 1 và một phần của khung con 7. Trong chu kỳ GAP, do UE không thể thu thông tin tần số phục vụ, UE không thể thu thông tin của khung con 1 và khung con 7 của eNodeB thứ cấp. Do đó, mặc dù UE không thực hiện đo lường trong toàn bộ thời gian của khung con 1 hoặc toàn bộ thời gian của khung con 7, khung con này không thể được sử dụng để truyền thông tin. Do đó, đối với trường hợp không đồng bộ kết nối kép, nếu GAP được thiết lập là 6 ms có viện dẫn tới trình tự thời gian của eNodeB chính, eNodeB thứ cấp không thể thực hiện việc lập lịch khi UE thực

hiện đo lường tại một vài thời điểm của khung con, sao cho GAP được thiết lập đồng đều là 7 ms hoặc 8 ms, mà gây lãng phí tài nguyên lập lịch.

FIG.3 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án 1 của sáng chế. Như được thể hiện trên FIG.3, phương pháp này bao gồm:

Bước 310: Thiết bị mạng thứ nhất xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

Thiết bị mạng thứ nhất có thể một cách cụ thể là trạm gốc chính, eNodeB thứ cấp, hoặc UE trong trường hợp kết nối kép. Đối với các bộ vận hành khác nhau, xử lý thực hiện cụ thể của giải pháp là khác nhau. Theo phương pháp trong các phương án sau đây, phía trạm gốc và phía UE được sử dụng riêng biệt như là các bộ vận hành cho phần mô tả chi tiết.

Trong hệ thống kết nối kép, có tồn tại trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp. Khi eNodeB chính đồng bộ với eNodeB thứ cấp, bước 320 được thực hiện; hoặc khi eNodeB chính không đồng bộ với eNodeB thứ cấp, bước 330 được thực hiện.

Bước 320: Khi eNodeB chính đồng bộ với eNodeB thứ cấp, thiết bị mạng thứ nhất xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất.

Bước 330: Khi eNodeB chính không đồng bộ với eNodeB thứ cấp, thiết bị mạng thứ nhất xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai.

Độ dài thứ nhất là nhỏ hơn độ dài thứ hai. Độ dài thứ nhất là độ dài khoảng đo lường (GAP) khi eNodeB chính đồng bộ với eNodeB thứ cấp, mà là 6 ms; và độ dài thứ hai là độ dài khoảng đo lường (GAP) khi eNodeB chính không đồng bộ với eNodeB thứ cấp, mà được thiết lập là 7 ms hoặc 8 ms trong phương án này của sáng chế.

Một cách tùy chọn, phương pháp này còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN mà được sử dụng để chỉ báo độ lệch số khung hệ thống (SFN) giữa eNodeB chính và eNodeB thứ cấp.

Cụ thể, thiết bị mạng thứ nhất thu nhận thông tin độ lệch SFN theo thời điểm

khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; hoặc

thiết bị mạng thứ nhất thu nhận thông tin độ lệch SFN từ thiết bị mạng thứ hai, trong đó thông tin độ lệch SFN thu được theo SFN của eNodeB chính và SFN của eNodeB thứ cấp.

Thiết bị mạng thứ hai là thiết bị ngang hàng của thiết bị mạng thứ nhất. Ví dụ, khi thiết bị mạng thứ nhất là UE, thiết bị mạng thứ hai có thể bao gồm eNodeB chính và/hoặc eNodeB thứ cấp; khi thiết bị mạng thứ nhất là eNodeB chính, thiết bị mạng thứ hai có thể bao gồm UE và/hoặc eNodeB thứ cấp; hoặc khi thiết bị mạng thứ nhất là eNodeB thứ cấp, thiết bị mạng thứ hai có thể bao gồm eNodeB chính và/hoặc UE.

Ngoài ra, thiết bị mạng thứ nhất có thể còn xác định rằng độ dài thứ hai là 7 ms hoặc 8 ms theo lỗi tính toán được thu nhận của độ lệch SFN. Một cách tùy chọn, khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, độ dài thứ hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai là 8 ms. Ngưỡng thứ hai có thể được ưu tiên thiết lập là 0,5 ms.

Một cách tùy chọn, phương pháp này còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin chỉ báo mà được sử dụng để chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không, trong đó thông tin chỉ báo có thể bao gồm thông tin cấu hình thu được bởi eNodeB chính hoặc eNodeB thứ cấp, hoặc thông tin chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không thu được bởi UE bằng cách tính toán độ lệch SFN.

Việc thiết bị mạng thứ nhất xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không bao gồm:

xác định, bởi thiết bị mạng thứ nhất theo thông tin chỉ báo, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

Ngoài ra, việc thiết bị mạng thứ nhất xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không bao gồm:

xác định, bởi thiết bị mạng thứ nhất theo thông tin độ lệch SFN, rằng độ lệch

SFN có thỏa mãn điều kiện đồng bộ hay không, trong đó khi độ lệch SFN thỏa mãn điều kiện đồng bộ, eNodeB chính đồng bộ với eNodeB thứ cấp, hoặc khi độ lệch SFN không thỏa mãn điều kiện đồng bộ, eNodeB chính không đồng bộ với eNodeB thứ cấp.

Ngoài ra, sau khi xác định độ dài khoảng đo lường (GAP), phương pháp này còn bao gồm:

chỉ báo, bởi thiết bị mạng thứ nhất, độ dài khoảng đo lường (GAP) tới thiết bị mạng thứ hai.

Bằng cách sử dụng phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án này của sáng chế, trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp có thể được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp. Trong phương án 2 và phương án 3 sau đây, eNodeB chính/eNodeB thứ cấp và UE được sử dụng riêng biệt như là các bộ vận hành đối với phần mô tả chi tiết của phương pháp được đề xuất trong phương án 1 của sáng chế.

Phương án 2

Phương án 2 của sáng chế đề xuất phương pháp xác định độ dài khoảng đo lường. FIG.4 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án của sáng chế. Theo phương án này, phương pháp được thực hiện bởi trạm gốc, mà có thể một cách cụ thể là eNodeB chính (MeNB) hoặc eNodeB thứ cấp (SeNB). Trừ khi được mô tả cụ thể trong phần sau đây, phương pháp được đề xuất trong phương án 2 của sáng chế có thể được thực hiện bởi một trong số hai trạm gốc: MeNB và SeNB. Phương pháp này cụ thể bao gồm các bước sau đây:

Bước 410: Xác định rằng eNodeB chính đồng bộ với eNodeB thứ cấp.

Cụ thể, ít nhất ba phương pháp sau đây có thể được sử dụng để xác định các

đường biên khung của eNodeB chính và eNodeB thứ cấp có được đồng bộ hóa hay không.

Phương pháp 1, bao gồm:

S1-1: Thu nhận thông tin cấu hình của eNodeB chính và eNodeB thứ cấp.

Cụ thể, cấu trúc của eNodeB chính và eNodeB thứ cấp có thể được thực hiện bằng cách quản lý mạng hoặc bằng cách vận hành và bảo trì của trạm gốc. Do đó, eNodeB chính có đồng bộ với eNodeB thứ cấp hay không được thiết lập trước trong thông tin cấu hình của trạm gốc.

S1-2: Xác định các đường biên khung của eNodeB chính và eNodeB thứ cấp có đồng bộ hay không theo thông tin cấu hình của eNodeB chính và eNodeB thứ cấp.

Cụ thể, nếu các số khung hệ thống của eNodeB chính và eNodeB thứ cấp được ngắt thẳng, tức là, các đường biên khung của các số khung hệ thống của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, sẽ được xem rằng eNodeB chính đồng bộ với eNodeB thứ cấp.

Phương pháp 2, bao gồm:

S2-1: Truyền thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB chính và thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB thứ cấp.

Cụ thể, việc truyền SFN có thể được thực hiện giữa eNodeB chính và eNodeB thứ cấp trên mạng. Bằng cách truyền này, eNodeB chính có thể thu được thời điểm khởi tạo của SFN của eNodeB thứ cấp, và eNodeB thứ cấp có thể thu nhận thời điểm khởi tạo của SFN của eNodeB chính.

S2-2: Xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

Cụ thể, độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp có thể được tính toán theo thời điểm khởi tạo được thu nhận của SFN của eNodeB chính và thời điểm khởi tạo được thu nhận của SFN của eNodeB thứ cấp.

S2-3: Xác định rằng độ lệch SFN có phải là 0 hay không.

Cụ thể, nếu nằm trong trường hợp đồng bộ, độ lệch SFN giữa eNodeB chính

và eNodeB thứ cấp sẽ là 0. Khi độ lệch SFN là 0, có thể được xem xét rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, và S2-4 được thực hiện tiếp theo. Khi độ lệch SFN không phải là 0, sẽ được xem rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, và S2-5 được thực hiện tiếp theo. Xét đến ảnh hưởng gây bởi lỗi hệ thống, độ lệch SFN cũng có thể là độ lệch rất nhỏ tức là tiệm cận 0, ví dụ, 30,26 μ s.

S2-4: Khi độ lệch SFN là 0, xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa.

S2-5: Khi độ lệch SFN không phải là 0, xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa.

Phương pháp 3, bao gồm:

S3-1: Thu thông tin được gửi bởi UE, trong đó thông tin này bao gồm độ lệch SFN.

Cụ thể, UE có thể thu nhận ngầm hai bit thấp hơn của SFN bằng cách thực hiện giải mã trên kênh quảng bá vật lý (PBCH) của eNodeB chính, và thu nhận một phần của SFN (tám bit cao hơn) từ bản tin hệ thống, để thu nhận toàn bộ SFN của eNodeB chính; ngoài ra, UE có thể thu nhận ngầm hai bit thấp hơn của SFN bằng cách thực hiện giải mã trên PBCH của eNodeB thứ cấp, và thu nhận một phần của SFN (tám bit cao hơn) từ bản tin hệ thống, để thu nhận toàn bộ SFN của eNodeB thứ cấp. Sau khi thu nhận riêng biệt SFN của eNodeB chính và SFN của eNodeB thứ cấp, UE có thể tính toán độ lệch SFN.

S3-2: Xác định độ lệch SFN có nhỏ hơn ngưỡng thứ nhất hay không.

Cụ thể, nếu nằm trong trường hợp đồng bộ, độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp sẽ là 0. Xét đến ảnh hưởng gây bởi lỗi hệ thống, độ lệch SFN cũng có thể là độ lệch rất nhỏ tức là tiệm cận 0, ví dụ, 30,26 μ s, mà được gọi là ngưỡng thứ nhất. Khi độ lệch SFN là nhỏ hơn ngưỡng thứ nhất, có thể được xem xét rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, và S3-3 được thực hiện tiếp theo. Nếu độ lệch SFN nằm ngoài dải ngưỡng thứ nhất, sẽ được xem rằng các đường biên khung của

eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, và S3-4 được thực hiện tiếp theo.

S3-3: Khi độ lệch SFN là nhỏ hơn ngưỡng thứ nhất, xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa.

S3-4: Khi độ lệch SFN không nhỏ hơn ngưỡng thứ nhất, xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa.

Dựa trên phương pháp nêu trên, nếu các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, bước 420 sau đây được thực hiện; hoặc nếu các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, bước 430 được thực hiện.

Ngoài ra, nếu trường hợp trong đó mạng hiện tại là trường hợp không đồng bộ được nhận biết bằng cách sử dụng Phương pháp 1 và Phương pháp 2, eNodeB chính có thể gửi thông tin chỉ dẫn để chỉ dẫn UE đọc bản tin hệ thống của eNodeB thứ cấp, để thu nhận SFN của eNodeB thứ cấp. Nếu mạng hiện tại nằm trong trường hợp đồng bộ, eNodeB chính có thể gửi thông tin để chỉ dẫn UE không thu nhận SFN của eNodeB thứ cấp.

Bước 420: Khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất.

Cụ thể, độ dài thứ nhất là 6 ms.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, tức là, trong trường hợp đồng bộ, được xác định rằng độ dài khoảng đo lường (GAP) là 6 ms.

Sau khi độ dài khoảng đo lường (GAP) được xác định, chuyển sang bước 440.

Bước 430: Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai.

Cụ thể, độ dài thứ hai có thể là 7 ms hoặc 8 ms.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp không

được đồng bộ hóa, tức là, trong trường hợp không đồng bộ, nếu lỗi tính toán của độ lệch SFN không được xem xét, hoặc lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, ví dụ, 0,5 ms, độ dài thứ hai có thể là 7 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 7 ms; hoặc nếu lỗi tính toán của độ lệch SFN được xem xét, và lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai có thể là 8 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 8 ms. Sau khi độ dài khoảng đo lường (GAP) được xác định, chuyển sang bước 440.

Lưu ý rằng nếu độ dài khoảng đo lường (GAP) không được xem xét đối với trường hợp đồng bộ và trường hợp không đồng bộ một cách tương ứng, độ dài khoảng đo lường (GAP) có thể được thiết lập là độ dài khoảng đo lường tối đa để thực hiện, trong trường hợp kết nối kép, rằng UE thu và truyền các tín hiệu tần số vô tuyến với eNodeB chính và UE thực hiện đo lường liên tần số trên eNodeB thứ cấp. Tuy nhiên, để đảm bảo việc đo lường liên tần số của UE, UE và trạm gốc chỉ có thể được sử dụng theo độ dài khoảng đo lường tối đa, ví dụ, 7 ms hoặc 8 ms. Do đó, đối với trường hợp đồng bộ trong đó độ dài khoảng đo lường (GAP) không cần được mở rộng, sẽ gây ra việc lãng phí tài nguyên lập lịch. Sử dụng GAP mà được thiết lập là chu kỳ 40 ms như là ví dụ, trong trường hợp đồng bộ, nếu độ dài khoảng đo lường (GAP) 7 ms được sử dụng, sẽ lãng phí cơ hội lập lịch là 2,5%; hoặc nếu độ dài khoảng đo lường (GAP) 8 ms được sử dụng, sẽ lãng phí cơ hội lập lịch là 5%. Tuy nhiên, nếu độ dài khoảng đo lường (GAP) 6 ms luôn được sử dụng, đối với trường hợp không đồng bộ, nếu GAP được thiết lập có việ dẫn tới trình tự thời gian của eNodeB chính, eNodeB thứ cấp có thể thất bại trong việc thực hiện đo lường khi UE thực hiện đo lường tại một vài thời điểm của khung con.

Bước 440: Gửi bản tin tới thiết bị người dùng UE để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này.

Cụ thể, eNodeB chính hoặc eNodeB thứ cấp mà xác định độ dài khoảng đo lường (GAP) chỉ báo, bằng cách gửi bản tin giao thức điều khiển tài nguyên vô tuyến (RRC) hoặc bản tin điều khiển truy nhập môi trường (MAC) tới UE,

thông tin về độ dài khoảng đo lường (GAP) được lựa chọn trong bản tin này.

Theo phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án này của sáng chế, trạm gốc xác định rằng eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không, và còn xác định độ dài khoảng đo lường (GAP) được lựa chọn để sử dụng khi UE thực hiện đo lường. Theo phương pháp này, trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp có thể được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 3

Phương án 3 của sáng chế đề xuất phương pháp xác định độ dài khoảng đo lường. FIG.5 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án của sáng chế. Theo phương án này, phương pháp này được thực hiện bởi UE mà truyền thông với eNodeB chính và eNodeB thứ cấp trong phương án 2 nêu trên. Phương pháp này cụ thể bao gồm các bước sau đây:

Bước 510: UE thu bản tin hệ thống được gửi bởi eNodeB chính, để thu nhận số khung hệ thống (SFN) của eNodeB chính.

Cụ thể, SFN có thể là tổng của một vài SFN thu được ngàm bằng cách thực hiện việc giải mã trên PBCH bởi UE và một vài SFN thu được từ bản tin hệ thống. Xử lý cụ thể là tương tự như bước S3-1 nêu trên, và các chi tiết không được mô tả ở đây lần nữa.

Bước 520: UE thu bản tin hệ thống được gửi bởi eNodeB thứ cấp, để thu nhận SFN của eNodeB thứ cấp.

Một cách tùy chọn, việc UE có thu nhận SFN của eNodeB thứ cấp hay không có thể được xác định theo chỉ dẫn của eNodeB chính.

Theo ví dụ của sáng chế, nếu eNodeB chính nhận biết được rằng cấu hình mạng hiện tại là trường hợp không đồng bộ, UE thu thông tin chỉ dẫn được gửi

bởi eNodeB chính, để thu nhận SFN của eNodeB thứ cấp theo thông tin chỉ dẫn.

Theo ví dụ khác, nếu eNodeB chính nhận biết được rằng cấu hình mạng hiện tại là trường hợp đồng bộ, eNodeB chính không gửi, tới UE, thông tin chỉ dẫn được sử dụng để thu nhận SFN của eNodeB thứ cấp.

Bước 530: Xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo SFN của eNodeB chính và SFN của eNodeB thứ cấp.

Cụ thể, sau khi UE thu nhận SFN của eNodeB chính và SFN của eNodeB thứ cấp, UE tính toán độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp.

Bước 540: Gửi riêng biệt bản tin tới eNodeB chính và/hoặc eNodeB thứ cấp, trong đó bản tin này bao gồm độ lệch SFN.

Cụ thể, UE lần lượt gửi, tới eNodeB chính và/hoặc eNodeB thứ cấp, độ lệch SFN thu được bằng cách tính toán, và eNodeB chính và/hoặc eNodeB thứ cấp xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp có được đồng bộ hóa hay không theo độ lệch SFN, và còn xác định độ dài khoảng đo lường (GAP).

Bước 550: UE thu bản tin được gửi bởi eNodeB chính hoặc eNodeB thứ cấp, trong đó bản tin này bao gồm chỉ báo của độ dài khoảng đo lường (GAP).

Trong phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án này của sáng chế, UE thu nhận SFN của eNodeB chính và SFN của eNodeB thứ cấp, tính toán độ lệch SFN, và gửi độ lệch SFN tới eNodeB chính hoặc eNodeB thứ cấp, sao cho trạm gốc xác định rằng eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không, và còn xác định độ dài khoảng đo lường (GAP) được lựa chọn để sử dụng khi UE thực hiện đo lường. Theo phương pháp này, trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp có thể được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 4

Phương án nêu trên mô tả xử lý của phương pháp xác định độ dài khoảng đo lường bằng cách sử dụng riêng biệt eNodeB chính, eNodeB thứ cấp, hoặc UE như là bộ vận hành. Ngoài ra, các xử lý thực hiện được mô tả trong phương án 2 và phương án 3 nêu trên có thể được hoàn thành theo sơ đồ báo hiệu được thể hiện trên FIG.6. FIG.6 là sơ đồ báo hiệu của phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án của sáng chế. Như được thể hiện trên FIG.6, phương pháp này bao gồm các bước sau đây.

S601: UE thu bản tin hệ thống được gửi bởi eNodeB chính, để thu nhận SFN của eNodeB chính.

S602: UE thu bản tin hệ thống được gửi bởi eNodeB thứ cấp, để thu nhận SFN của eNodeB thứ cấp.

S603: UE xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo SFN của eNodeB chính và SFN của eNodeB thứ cấp.

S604: UE gửi riêng biệt bản tin tới eNodeB chính và/hoặc eNodeB thứ cấp, trong đó bản tin này bao gồm độ lệch SFN.

Theo giải pháp thực hiện có thể khác, độ lệch SFN có thể được tính toán bởi eNodeB thứ cấp và được gửi tới eNodeB chính.

S605: eNodeB chính xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp có được đồng bộ hóa hay không theo việc độ lệch SFN có nhỏ hơn ngưỡng thứ nhất hay không, và còn xác định độ dài khoảng đo lường (GAP).

Cụ thể, nếu nằm trong trường hợp đồng bộ, độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp sẽ là 0. Xét đến ảnh hưởng gây bởi lỗi hệ thống, độ lệch SFN cũng có thể là độ lệch rất nhỏ tức là tiệm cận 0, ví dụ, ngưỡng thứ nhất nêu trên, 30,26 μ s. Khi độ lệch SFN là nhỏ hơn ngưỡng thứ nhất, được xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa; hoặc khi độ lệch SFN không nhỏ hơn ngưỡng thứ nhất, được xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, tức là, trong trường hợp đồng bộ, được xác định rằng độ dài khoảng đo lường (GAP) là 6 ms.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, tức là, trong trường hợp không đồng bộ, nếu lỗi tính toán của độ lệch SFN không được xem xét, hoặc lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, ví dụ, 0,5 ms, độ dài thứ hai có thể là 7 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 7 ms; hoặc nếu lỗi tính toán của độ lệch SFN được xem xét, và lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai có thể là 8 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 8 ms.

S606: eNodeB chính gửi bản tin tới thiết bị người dùng UE để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này.

Xử lý thực hiện cụ thể của các bước nêu trên được mô tả riêng biệt trong phương án 2 và phương án 3 nêu trên, và các chi tiết không được mô tả lại ở đây.

Lưu ý rằng trong phương án 4, chỉ trường hợp trong đó UE tính toán độ lệch SFN và eNodeB chính xác định việc lựa chọn của độ dài khoảng đo lường (GAP) được sử dụng như là ví dụ cho phần mô tả cụ thể. Tuy nhiên, các xử lý thực hiện cụ thể của các phương pháp xác định độ dài khoảng đo lường mà được đề xuất trong phương án 1 đến phương án 3 của sáng chế không bị giới hạn ở đây.

Phương án 5

Phương án 5 của sáng chế đề xuất phương pháp xác định độ dài khoảng đo lường. FIG.7 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án của sáng chế. Theo phương án này, phương pháp được thực hiện bởi trạm gốc, mà có thể một cách cụ thể là eNodeB chính (MeNB) hoặc eNodeB thứ cấp (SeNB). Trừ khi được mô tả cụ thể trong phần sau đây, phương pháp được đề xuất trong phương án này của sáng chế có thể được thực hiện bởi một trong

số hai trạm gốc: MeNB và SeNB. Phương pháp này cụ thể bao gồm các bước sau đây:

Bước 710: Truyền thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB chính và thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB thứ cấp.

Cụ thể, việc truyền thời điểm khởi tạo của SFN có thể được thực hiện giữa eNodeB chính và eNodeB thứ cấp trên mạng. Bằng cách truyền này, eNodeB chính có thể thu được thời điểm khởi tạo của SFN của eNodeB thứ cấp, và eNodeB thứ cấp có thể thu nhận thời điểm khởi tạo của SFN của eNodeB chính.

Bước 720: Xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

Cụ thể, độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp có thể được tính toán theo thời điểm khởi tạo được thu nhận của SFN của eNodeB chính và thời điểm khởi tạo được thu nhận của SFN của eNodeB thứ cấp.

Bước 730: Gửi thông tin tới UE, trong đó thông tin này bao gồm độ lệch SFN, mà được sử dụng bởi UE để xác định độ dài khoảng đo lường (GAP) theo độ lệch SFN.

Cụ thể, độ lệch SFN thu được bằng cách tính toán được gửi tới UE, sao cho UE có thể xác định, theo độ lệch SFN, rằng cấu hình mạng là trường hợp đồng bộ hoặc trường hợp không đồng bộ, tức là, các đường biên khung của eNodeB chính và eNodeB thứ cấp có được đồng bộ hóa hay không. Ngoài ra, UE có thể xác định độ dài khoảng đo lường (GAP) theo độ lệch SFN.

Bước 740: Thu bản tin được gửi bởi UE, trong đó bản tin này bao gồm chỉ báo của độ dài khoảng đo lường (GAP).

Cụ thể, UE có thể gửi bản tin RRC hoặc bản tin điều khiển truy nhập môi trường MAC tới eNodeB chính hoặc eNodeB thứ cấp, và chỉ báo thông tin về độ dài khoảng đo lường (GAP) được lựa chọn trong bản tin này, để thông báo cho eNodeB chính hoặc eNodeB thứ cấp về độ dài khoảng đo lường (GAP) được lựa chọn bởi UE.

Trong phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án này của sáng chế, eNodeB chính hoặc eNodeB thứ cấp, tính toán độ lệch SFN giữa hai trạm gốc, và gửi độ lệch SFN tới UE, sao cho UE xác định eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không, và còn xác định độ dài khoảng đo lường (GAP) được lựa chọn để sử dụng khi UE thực hiện đo lường. Theo phương pháp này, trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp có thể được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 6

Phương án 6 của sáng chế đề xuất phương pháp xác định độ dài khoảng đo lường. FIG.8 là lưu đồ của phương pháp xác định độ dài khoảng đo lường theo phương án của sáng chế. Theo phương án này, phương pháp này được thực hiện bởi UE mà truyền thông với eNodeB chính và eNodeB thứ cấp trong phương án 5 nêu trên. Phương pháp này cụ thể bao gồm các bước sau đây:

Bước 810: Thu nhận độ lệch SFN giữa số khung hệ thống (SFN) của eNodeB chính và SFN của eNodeB thứ cấp.

Cụ thể, UE thu thông tin được gửi bởi eNodeB chính hoặc eNodeB thứ cấp, để thu nhận độ lệch SFN từ thông tin này.

Bước 820: Xác định rằng độ lệch SFN có nằm trong dải ngưỡng thứ nhất hay không.

Cụ thể, nếu nằm trong trường hợp đồng bộ, độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp sẽ là 0. Xét đến vấn đề lỗi gây bởi độ trễ truyền, khi độ lệch SFN nằm trong dải ngưỡng thứ nhất, có thể được xem xét rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, và bước 830 được thực hiện tiếp theo; hoặc nếu độ lệch SFN nằm ngoài dải ngưỡng thứ nhất, sẽ được xem rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp

không được đồng bộ hóa, và bước 840 được thực hiện tiếp theo. Hiện nay, ngưỡng thứ nhất thường là 30,26 μ s theo kỹ thuật.

Bước 830: Khi độ lệch SFN nằm trong dải ngưỡng thứ nhất, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất.

Cụ thể, độ dài thứ nhất là 6 ms.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, tức là, trong trường hợp đồng bộ, được xác định rằng độ dài khoảng đo lường (GAP) là 6 ms.

Sau khi độ dài khoảng đo lường (GAP) được xác định, chuyển sang bước 850.

Bước 840: Khi độ lệch SFN nằm ngoài dải ngưỡng thứ nhất, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai.

Cụ thể, độ dài thứ hai có thể là 7 ms hoặc 8 ms.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, tức là, trong trường hợp không đồng bộ, nếu lỗi tính toán của độ lệch SFN không được xem xét, hoặc lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, ví dụ, 0,5 ms, độ dài thứ hai có thể là 7 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 7 ms; hoặc nếu lỗi tính toán của độ lệch SFN được xem xét, và lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai có thể là 8 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 8 ms. Sau khi độ dài khoảng đo lường (GAP) được xác định, chuyển sang bước 850.

Lưu ý rằng nếu độ dài khoảng đo lường (GAP) không được xem xét đối với trường hợp đồng bộ và trường hợp không đồng bộ một cách tương ứng, độ dài khoảng đo lường (GAP) có thể được thiết lập là độ dài khoảng đo lường tối đa để thực hiện, trong trường hợp kết nối kép, rằng UE thu và truyền các tín hiệu tần số vô tuyến với eNodeB chính và UE thực hiện đo lường liên tần số trên eNodeB thứ cấp. Tuy nhiên, để đảm bảo việc đo lường liên tần số của UE, UE và trạm gốc chỉ có thể được sử dụng theo độ dài khoảng đo lường tối đa, ví dụ, 7 ms hoặc 8 ms. Do đó, đối với trường hợp đồng bộ trong đó độ dài khoảng đo

lượng (GAP) không cần được mở rộng, sẽ gây ra việc lãng phí tài nguyên lập lịch. Sử dụng GAP mà được thiết lập là chu kỳ 40 ms như là ví dụ, trong trường hợp đồng bộ, nếu độ dài khoảng đo lường (GAP) 7 ms được sử dụng, sẽ lãng phí cơ hội lập lịch là 2,5%; hoặc nếu độ dài khoảng đo lường (GAP) 8 ms được sử dụng, sẽ lãng phí cơ hội lập lịch là 5%. Tuy nhiên, nếu độ dài khoảng đo lường (GAP) 6 ms luôn được sử dụng, đối với trường hợp không đồng bộ, nếu GAP được thiết lập có việ dẫn tới trình tự thời gian của eNodeB chính, eNodeB thứ cấp có thể thất bại trong việc thực hiện đo lường khi UE thực hiện đo lường tại một vài thời điểm của khung con.

Bước 850: Gửi riêng biệt bản tin tới eNodeB chính và eNodeB thứ cấp để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này.

Cụ thể, UE mà xác định độ dài khoảng đo lường (GAP) gửi bản tin RRC hoặc bản tin MAC tới eNodeB chính và/hoặc eNodeB thứ cấp, và chỉ báo thông tin về độ dài khoảng đo lường (GAP) được lựa chọn trong bản tin này.

Theo phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án này của sáng chế, UE xác định rằng eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không, và còn xác định độ dài khoảng đo lường (GAP) được lựa chọn để sử dụng khi UE thực hiện đo lường. Theo phương pháp này, trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp có thể được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 7

Phương án 5 và phương án 6 nêu trên mô tả xử lý của phương pháp xác định độ dài khoảng đo lường bằng cách sử dụng riêng biệt eNodeB chính, eNodeB thứ cấp, hoặc UE như là bộ vận hành. Ngoài ra, các xử lý thực hiện được mô tả trong phương án 5 và phương án 6 nêu trên có thể được hoàn thành theo sơ đồ

báo hiệu được thể hiện trên FIG.9. FIG.9 là sơ đồ báo hiệu của phương pháp xác định độ dài khoảng đo lường được đề xuất trong phương án của sáng chế. Như được thể hiện trên FIG.9, phương pháp này một cách cụ thể bao gồm các bước sau đây:

S901: eNodeB chính và eNodeB thứ cấp truyền cho nhau thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB chính và thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB thứ cấp.

S902: eNodeB chính xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

S903: eNodeB chính gửi thông tin tới UE, trong đó thông tin này bao gồm độ lệch SFN.

Cụ thể, theo cách thức thực hiện có thể khác, độ lệch SFN có thể được tính toán bởi eNodeB thứ cấp và được gửi tới UE.

S904: UE xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp có được đồng bộ hóa hay không theo việc độ lệch SFN có nằm trong dải ngưỡng thứ nhất hay không; và còn xác định độ dài khoảng đo lường (GAP).

Khi độ lệch SFN nằm trong dải ngưỡng thứ nhất, được xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa; hoặc khi độ lệch SFN nằm ngoài dải ngưỡng thứ nhất, được xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa. Ngưỡng thứ nhất được ưu tiên là 30,26 μ m.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp được đồng bộ hóa, tức là, trong trường hợp đồng bộ, được xác định rằng độ dài khoảng đo lường (GAP) là 6 ms.

Khi các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, tức là, trong trường hợp không đồng bộ, nếu lỗi tính toán của độ lệch SFN không được xem xét, hoặc lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, ví dụ, 0,5 ms, độ dài thứ hai có thể là 7 ms, tức là, được xác

định rằng độ dài khoảng đo lường (GAP) là 7 ms; hoặc nếu lỗi tính toán của độ lệch SFN được xem xét, và lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai có thể là 8 ms, tức là, được xác định rằng độ dài khoảng đo lường (GAP) là 8 ms.

S905: UE gửi bản tin tới eNodeB chính để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này; và/hoặc

S906: UE gửi bản tin tới eNodeB thứ cấp để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này; hoặc

S907: eNodeB chính gửi bản tin tới eNodeB thứ cấp để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này.

Bước 905 nêu trên và bước 906 nêu trên có thể được thực hiện đồng thời; hoặc bước 906 được thực hiện trước, và sau đó bước 905 được thực hiện.

Xử lý thực hiện cụ thể của các bước nêu trên được mô tả riêng biệt trong phương án 5 và phương án 6 nêu trên, và các chi tiết không được mô tả lại ở đây.

Lưu ý rằng trong phương án 6, chỉ trường hợp trong đó eNodeB chính tính toán độ lệch SFN và gửi độ lệch SFN tới UE, sao cho UE xác định việc lựa chọn của độ dài khoảng đo lường (GAP) được sử dụng như là ví dụ cho phần mô tả cụ thể. Tuy nhiên, các xử lý thực hiện cụ thể của các phương pháp xác định độ dài khoảng đo lường mà được đề xuất trong phương án 5 và phương án 6 của sáng chế không bị giới hạn ở đây.

Phương án 8

Một cách tương ứng, phương án của sáng chế đề xuất thiết bị mạng, mà có cấu trúc để thực hiện phương pháp xác định độ dài khoảng đo lường được nêu trong phương án 1 nêu trên. Như được thể hiện trên FIG.10, thiết bị này bao gồm bộ xử lý 1010 và bộ lưu trữ 1020. Bộ xử lý 1010 có thể được thực hiện cụ thể bởi bộ xử lý hoặc bảng xử lý, và bộ lưu trữ 1020 có thể được thực hiện cụ thể bởi bộ nhớ.

Bộ xử lý 1010 có cấu trúc để:

xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất; hoặc khi eNodeB chính không đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai.

Độ dài thứ nhất là nhỏ hơn độ dài thứ hai; độ dài thứ nhất là 6 ms; và độ dài thứ hai là 7 ms hoặc 8 ms.

Bộ lưu trữ 1020 có cấu trúc để lưu trữ độ dài khoảng đo lường (GAP).

Theo giải pháp tùy chọn thứ nhất, thiết bị mạng còn bao gồm: bộ truyền thông (không được thể hiện trên hình vẽ; chỉ giải pháp tùy chọn thứ hai được thể hiện trên FIG.10), có cấu trúc để truyền thông với thiết bị mạng khác, trong đó bộ truyền thông có thể được thực hiện bởi bộ thu phát, mạch truyền và thu, hoặc loại tương tự.

Bộ xử lý 1010 còn có cấu trúc để thu nhận, bằng cách sử dụng bộ truyền thông (không được thể hiện trên hình vẽ), thông tin chỉ báo mà được sử dụng để chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

Bộ xử lý 1010 có cấu trúc cụ thể để xác định, theo thông tin chỉ báo, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

Theo giải pháp tùy chọn thứ hai, bộ xử lý 1010 còn có cấu trúc để thu nhận thông tin độ lệch SFN mà được sử dụng để chỉ báo độ lệch số khung hệ thống (SFN) giữa eNodeB chính và eNodeB thứ cấp.

Bộ xử lý 1010 có cấu trúc cụ thể để xác định, theo thông tin độ lệch SFN, rằng độ lệch SFN có thỏa mãn điều kiện đồng bộ hay không, trong đó khi độ lệch SFN thỏa mãn điều kiện đồng bộ, eNodeB chính đồng bộ với eNodeB thứ cấp, hoặc khi độ lệch SFN không thỏa mãn điều kiện đồng bộ, eNodeB chính không đồng bộ với eNodeB thứ cấp.

Ngoài ra, thiết bị mạng thứ nhất có thể một cách cụ thể là eNodeB chính, eNodeB thứ cấp, hoặc UE; và điều kiện đồng bộ bao gồm:

Nếu thiết bị mạng là eNodeB chính hoặc eNodeB thứ cấp, độ lệch SFN là 0; hoặc

nếu thiết bị mạng là UE, độ lệch SFN là nhỏ hơn ngưỡng thứ nhất.

Ngoài ra, bộ xử lý 1010 có cấu trúc cụ thể để thu nhận thông tin độ lệch SFN theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; hoặc

thiết bị mạng còn bao gồm: bộ truyền thông 1040, có cấu trúc để truyền thông với thiết bị mạng khác, trong đó bộ truyền thông 1040 có thể được thực hiện bởi bộ thu phát, mạch thu và truyền, hoặc loại tương tự.

Bộ xử lý 1010 có cấu trúc cụ thể để thu nhận thông tin độ lệch SFN từ thiết bị mạng khác bằng cách sử dụng bộ truyền thông 1040, và thông tin độ lệch SFN thu được theo SFN của eNodeB chính và SFN của eNodeB thứ cấp.

Một cách tùy chọn, thiết bị mạng còn bao gồm bộ thu nhận lỗi 1060 và bộ xác định độ dài thứ hai 1070.

Bộ thu nhận lỗi 1060 có cấu trúc để thu nhận lỗi tính toán của độ lệch SFN.

Bộ xác định độ dài thứ hai 1070 có cấu trúc để: khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, xác định rằng độ dài thứ hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, xác định rằng độ dài thứ hai là 8 ms.

Một cách tùy chọn, thiết bị mạng còn bao gồm bộ gửi 1050.

Khi thiết bị mạng một cách cụ thể là eNodeB chính, bộ gửi 1050 có cấu trúc để chỉ báo độ dài khoảng đo lường (GAP) tới UE và/hoặc eNodeB thứ cấp;

khi thiết bị mạng một cách cụ thể là eNodeB thứ cấp, bộ gửi 1050 có cấu trúc để chỉ báo độ dài khoảng đo lường (GAP) tới UE và/hoặc eNodeB chính; hoặc

khi thiết bị mạng một cách cụ thể là UE, bộ gửi 1050 có cấu trúc để chỉ báo độ dài khoảng đo lường (GAP) tới eNodeB chính và/hoặc eNodeB thứ cấp.

Bằng cách sử dụng thiết bị xác định độ dài khoảng đo lường được đề xuất trong phương án này của sáng chế, việc eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không có thể được xác định. Trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo

lượng (GAP) thích hợp được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 9

Một cách tương ứng, phương án của sáng chế đề xuất thiết bị mạng, mà có cấu trúc để thực hiện phương pháp xác định độ dài khoảng đo lường được nêu trong phương án 2 nêu trên. Như được thể hiện trên FIG.11, thiết bị mạng bao gồm giao diện mạng 1110, bộ xử lý 1120, và bộ nhớ 1130. Kênh truyền hệ thống 1140 có cấu trúc để kết nối giao diện mạng 1110, bộ xử lý 1120, và bộ nhớ 1130. Thiết bị mạng của phương án này có thể tồn tại trong eNodeB chính hoặc eNodeB thứ cấp.

Giao diện mạng 1110 có cấu trúc để truyền thông với thiết bị đầu cuối của mạng Internet toàn cầu, cổng truy nhập của mạng Internet toàn cầu, mạng kênh kênh, cổng phục vụ của mạng Internet toàn cầu, và máy chủ ứng dụng.

Bộ xử lý 1120 có thể là bộ phận xử lý, hoặc có thể là thuật ngữ chung của nhiều phần tử xử lý. Ví dụ, bộ xử lý 1120 có thể là bộ xử lý trung tâm (CPU), hoặc có thể là mạch tích hợp ứng dụng cụ thể (ASIC), hoặc một hoặc nhiều mạch tích hợp có cấu trúc để thực hiện phương án này của sáng chế, ví dụ, một hoặc nhiều bộ vi xử lý (bộ xử lý tín hiệu số, DSP) hoặc một hoặc nhiều mảng công khả trình dạng trường (FPGA).

Bộ nhớ 1130 có thể là thiết bị lưu trữ, hoặc có thể là thuật ngữ chung của nhiều phần tử lưu trữ, và có cấu trúc để lưu trữ mã chương trình khả thi, hoặc tham số, dữ liệu, và loại tương tự mà được yêu cầu cho việc chạy của trạm gốc. Ngoài ra, bộ nhớ 1130 có thể bao gồm bộ nhớ truy nhập ngẫu nhiên (RAM), và có thể còn bao gồm bộ nhớ cố định, ví dụ, bộ nhớ dạng đĩa và bộ nhớ flash (Flash).

Kênh truyền hệ thống 1140 có thể là kênh truyền kiến trúc kiểu công nghiệp (ISA), kênh truyền liên kết nối thành phần ngoại vi (PCI), kênh truyền kiến trúc kiểu công nghiệp mở rộng (EISA), hoặc loại tương tự. Kênh truyền hệ thống

1140 có thể được phân loại thành kênh truyền địa chỉ, kênh truyền dữ liệu, kênh truyền điều khiển, và loại tương tự. Nhằm thuận tiện cho việc ký hiệu, kênh truyền được biểu diễn bằng cách sử dụng chỉ một đường nét đậm trên FIG.11; tuy nhiên, điều đó không chỉ báo rằng chỉ có một kênh truyền hoặc chỉ một loại kênh truyền.

Sau khi khởi động, các thành phần phần mềm này được tải vào bộ nhớ 1130 và sau đó được lưu trữ bởi bộ xử lý 1120 để thực hiện các lệnh sau đây:

xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và
khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất; hoặc

khi các đường biên khung của eNodeB chính và eNodeB thứ cấp không được đồng bộ hóa, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai, trong đó độ dài thứ nhất là 6 ms, và độ dài thứ hai là 7 ms hoặc 8 ms; và

gửi bản tin tới thiết bị người dùng UE để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này.

Chương trình ứng dụng bao gồm các lệnh sau đây mà có thể được sử dụng bởi bộ xử lý 1120 để xác định rằng các đường biên khung của eNodeB chính và eNodeB thứ cấp có được đồng bộ hóa hay không:

thu nhận thông tin cấu hình của eNodeB chính và eNodeB thứ cấp; và
xác định rằng eNodeB chính có đồng bộ hay không với eNodeB thứ cấp theo thông tin cấu hình của eNodeB chính và eNodeB thứ cấp.

Một cách tùy chọn, chương trình ứng dụng bao gồm các lệnh sau đây mà có thể được sử dụng bởi bộ xử lý 1120 để xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không:

truyền thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB chính và thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB thứ cấp;

xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; và

khi độ lệch SFN là 0 hoặc là nhỏ hơn ngưỡng thứ nhất, xác định rằng

eNodeB chính đồng bộ với eNodeB thứ cấp; hoặc khi độ lệch SFN không phải là 0 hoặc là lớn hơn ngưỡng thứ nhất, xác định rằng eNodeB chính không đồng bộ với eNodeB thứ cấp.

Một cách tùy chọn, chương trình ứng dụng bao gồm các lệnh sau đây mà có thể được sử dụng bởi bộ xử lý 1120 để xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không:

thu thông tin được gửi bởi UE, trong đó thông tin này bao gồm độ lệch SFN; và

khi độ lệch SFN nằm trong dải ngưỡng thứ nhất, xác định rằng eNodeB chính đồng bộ với eNodeB thứ cấp; hoặc khi độ lệch SFN nằm ngoài dải ngưỡng thứ nhất, xác định rằng eNodeB chính không đồng bộ với eNodeB thứ cấp.

Ngoài ra, một cách tùy chọn, chương trình ứng dụng còn bao gồm lệnh mà có thể được sử dụng bởi bộ xử lý 1120 để thực hiện xử lý sau đây:

thu nhận lỗi tính toán của độ lệch SFN, trong đó

khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, độ dài thứ hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai là 8 ms.

Bằng cách sử dụng thiết bị mạng được đề xuất trong phương án này của sáng chế, việc eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không có thể được xác định. Trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 10

Một cách tương ứng, phương án của sáng chế đề xuất UE, mà có cấu trúc để thực hiện phương pháp xác định độ dài khoảng đo lường được nêu trong phương

án 3 nêu trên. Như được thể hiện trên FIG.12, UE bao gồm giao diện mạng 1210, bộ xử lý 1220, và bộ nhớ 1230. Kênh truyền hệ thống 1240 có cấu trúc để kết nối giao diện mạng 1210, bộ xử lý 1220, và bộ nhớ 1230.

Giao diện mạng 1210 có cấu trúc để truyền thông với thiết bị đầu cuối của mạng Internet toàn cầu, cổng truy nhập của mạng Internet toàn cầu, mạng kênh kênh, cổng phục vụ của mạng Internet toàn cầu, và máy chủ ứng dụng.

Bộ xử lý 1220 có thể là bộ phận xử lý, hoặc có thể là thuật ngữ chung của nhiều phần tử xử lý. Ví dụ, bộ xử lý 1220 có thể là bộ xử lý trung tâm (CPU), hoặc có thể là mạch tích hợp ứng dụng cụ thể (ASIC), hoặc một hoặc nhiều mạch tích hợp có cấu trúc để thực hiện phương án này của sáng chế, ví dụ, một hoặc nhiều bộ vi xử lý (bộ xử lý tín hiệu số, DSP) hoặc một hoặc nhiều mảng công khả trình dạng trường (FPGA).

Bộ nhớ 1230 có thể là thiết bị lưu trữ, hoặc có thể là thuật ngữ chung của nhiều phần tử lưu trữ, và có cấu trúc để lưu trữ mã chương trình khả thi, hoặc tham số, dữ liệu, và loại tương tự mà được yêu cầu cho việc chạy của trạm gốc. Ngoài ra, bộ nhớ 1430 có thể bao gồm bộ nhớ truy nhập ngẫu nhiên (RAM), và có thể còn bao gồm bộ nhớ cố định, ví dụ, bộ nhớ dạng đĩa và bộ nhớ flash (Flash).

Kênh truyền hệ thống 1240 có thể là kênh truyền kiến trúc kiểu công nghiệp (ISA), kênh truyền liên kết nối thành phần ngoại vi (PCI), kênh truyền kiến trúc kiểu công nghiệp mở rộng (EISA), hoặc loại tương tự. Kênh truyền hệ thống 1240 có thể được phân loại thành kênh truyền địa chỉ, kênh truyền dữ liệu, kênh truyền điều khiển, và loại tương tự. Nhằm thuận tiện cho việc ký hiệu, kênh truyền được biểu diễn bằng cách sử dụng chỉ một đường nét đậm trên FIG.12; tuy nhiên, điều đó không chỉ báo rằng chỉ có một kênh truyền hoặc chỉ một loại kênh truyền.

Sau khi khởi động, các thành phần phần mềm này được tải vào bộ nhớ 1230 và sau đó được lưu trữ bởi bộ xử lý 1220 để thực hiện các lệnh sau đây:

thu bản tin hệ thống được gửi bởi eNodeB chính, để thu nhận số khung hệ thống (SFN) của eNodeB chính;

thu bản tin hệ thống được gửi bởi eNodeB thứ cấp, để thu nhận SFN của eNodeB thứ cấp;

xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo SFN của eNodeB chính và SFN của eNodeB thứ cấp;

gửi riêng biệt thông tin tới eNodeB chính và/hoặc eNodeB thứ cấp, trong đó thông tin này bao gồm độ lệch SFN, và eNodeB chính và/hoặc eNodeB thứ cấp xác định độ dài khoảng đo lường (GAP) theo độ lệch SFN; và

thu bản tin được gửi bởi eNodeB chính hoặc eNodeB thứ cấp, trong đó bản tin này bao gồm chỉ báo của độ dài khoảng đo lường (GAP).

Một cách tùy chọn, trước khi UE thu bản tin hệ thống được gửi bởi eNodeB thứ cấp và thu nhận SFN của eNodeB thứ cấp, chương trình ứng dụng còn bao gồm các lệnh mà có thể được sử dụng bởi bộ xử lý 1220 để thực hiện xử lý sau đây:

thu thông tin chỉ dẫn được gửi bởi eNodeB chính; và

thu nhận SFN của eNodeB thứ cấp theo thông tin chỉ dẫn.

Bằng cách sử dụng UE được đề xuất trong phương án này của sáng chế, độ lệch SFN được tính toán, để xác định rằng eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không. Trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 11

Một cách tương ứng, phương án của sáng chế đề xuất thiết bị mạng, mà có cấu trúc để thực hiện phương pháp xác định độ dài khoảng đo lường được nêu trong phương án 5 nêu trên. Như được thể hiện trên FIG.13, thiết bị mạng bao gồm giao diện mạng 1310, bộ xử lý 1320, và bộ nhớ 1330. Kênh truyền hệ thống 1340 có cấu trúc để kết nối giao diện mạng 1310, bộ xử lý 1320, và bộ

nhớ 1330. Thiết bị mạng của phương án này có thể tồn tại trong eNodeB chính hoặc eNodeB thứ cấp.

Giao diện mạng 1310 có cấu trúc để truyền thông với thiết bị đầu cuối của mạng Internet toàn cầu, cổng truy nhập của mạng Internet toàn cầu, mạng kênh kênh, cổng phục vụ của mạng Internet toàn cầu, và máy chủ ứng dụng.

Bộ xử lý 1320 có thể là bộ phận xử lý, hoặc có thể là thuật ngữ chung của nhiều phần tử xử lý. Ví dụ, bộ xử lý 1320 có thể là bộ xử lý trung tâm (CPU), hoặc có thể là mạch tích hợp ứng dụng cụ thể (ASIC), hoặc một hoặc nhiều mạch tích hợp có cấu trúc để thực hiện phương án này của sáng chế, ví dụ, một hoặc nhiều bộ vi xử lý (bộ xử lý tín hiệu số, DSP) hoặc một hoặc nhiều mảng cổng khả trình dạng trường (FPGA).

Bộ nhớ 1330 có thể là thiết bị lưu trữ, hoặc có thể là thuật ngữ chung của nhiều phần tử lưu trữ, và có cấu trúc để lưu trữ mã chương trình khả thi, hoặc tham số, dữ liệu, và loại tương tự mà được yêu cầu cho việc chạy của trạm gốc. Ngoài ra, bộ nhớ 1330 có thể bao gồm bộ nhớ truy nhập ngẫu nhiên (RAM), và có thể còn bao gồm bộ nhớ cố định, ví dụ, bộ nhớ dạng đĩa và bộ nhớ flash (Flash).

Kênh truyền hệ thống 1340 có thể là kênh truyền kiến trúc kiểu công nghiệp (ISA), kênh truyền liên kết nối thành phần ngoại vi (PCI), kênh truyền kiến trúc kiểu công nghiệp mở rộng (EISA), hoặc loại tương tự. Kênh truyền hệ thống 1340 có thể được phân loại thành kênh truyền địa chỉ, kênh truyền dữ liệu, kênh truyền điều khiển, và loại tương tự. Nhằm thuận tiện cho việc ký hiệu, kênh truyền được biểu diễn bằng cách sử dụng chỉ một đường nét đậm trên FIG.13; tuy nhiên, điều đó không chỉ báo rằng chỉ có một kênh truyền hoặc chỉ một loại kênh truyền.

Sau khi khởi động, các thành phần phần mềm này được tải vào bộ nhớ 1330 và sau đó được lưu trữ bởi bộ xử lý 1320 để thực hiện các lệnh sau đây:

truyền thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB chính và thời điểm khởi tạo của số khung hệ thống (SFN) của eNodeB thứ cấp;

xác định độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp theo thời điểm

khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp;

gửi thông tin tới UE, trong đó thông tin này bao gồm độ lệch SFN, mà được sử dụng bởi UE để xác định độ dài khoảng đo lường (GAP) theo độ lệch SFN; và

thu bản tin được gửi bởi UE, trong đó bản tin này bao gồm chỉ báo của độ dài khoảng đo lường (GAP).

Bằng cách sử dụng thiết bị mạng được đề xuất trong phương án này của sáng chế, độ lệch SFN được tính toán, để xác định rằng eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không. Trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Phương án 12

Một cách tương ứng, phương án của sáng chế đề xuất UE, mà có cấu trúc để thực hiện phương pháp xác định độ dài khoảng đo lường được nêu trong phương án 6 nêu trên. Như được thể hiện trên FIG.14, UE bao gồm giao diện mạng 1410, bộ xử lý 1420, và bộ nhớ 1430. Kênh truyền hệ thống 1440 có cấu trúc để kết nối giao diện mạng 1410, bộ xử lý 1420, và bộ nhớ 1430.

Giao diện mạng 1410 có cấu trúc để truyền thông với thiết bị đầu cuối của mạng Internet toàn cầu, cổng truy nhập của mạng Internet toàn cầu, mạng kênh kênh, cổng phục vụ của mạng Internet toàn cầu, và máy chủ ứng dụng.

Bộ xử lý 1420 có thể là bộ phận xử lý, hoặc có thể là thuật ngữ chung của nhiều phần tử xử lý. Ví dụ, bộ xử lý 1420 có thể là bộ xử lý trung tâm (CPU), hoặc có thể là mạch tích hợp ứng dụng cụ thể (ASIC), hoặc một hoặc nhiều mạch tích hợp có cấu trúc để thực hiện phương án này của sáng chế, ví dụ, một hoặc nhiều bộ vi xử lý (bộ xử lý tín hiệu số, DSP) hoặc một hoặc nhiều mảng

cổng khả trình dạng trường (FPGA).

Bộ nhớ 1430 có thể là thiết bị lưu trữ, hoặc có thể là thuật ngữ chung của nhiều phần tử lưu trữ, và có cấu trúc để lưu trữ mã chương trình khả thi, hoặc tham số, dữ liệu, và loại tương tự mà được yêu cầu cho việc chạy của trạm gốc. Ngoài ra, bộ nhớ 1430 có thể bao gồm bộ nhớ truy nhập ngẫu nhiên (RAM), và có thể còn bao gồm bộ nhớ cố định, ví dụ, bộ nhớ dạng đĩa và bộ nhớ flash (Flash).

Kênh truyền hệ thống 1440 có thể là kênh truyền kiến trúc kiểu công nghiệp (ISA), kênh truyền liên kết nối thành phần ngoại vi (PCI), kênh truyền kiến trúc kiểu công nghiệp mở rộng (EISA), hoặc loại tương tự. Kênh truyền hệ thống 1440 có thể được phân loại thành kênh truyền địa chỉ, kênh truyền dữ liệu, kênh truyền điều khiển, và loại tương tự. Nhằm thuận tiện cho việc ký hiệu, kênh truyền được biểu diễn bằng cách sử dụng chỉ một đường nét đậm trên FIG.14; tuy nhiên, điều đó không chỉ báo rằng chỉ có một kênh truyền hoặc chỉ một loại kênh truyền.

Sau khi khởi động, các thành phần phần mềm này được tải vào bộ nhớ 1430 và sau đó được lưu trữ bởi bộ xử lý 1420 để thực hiện các lệnh sau đây:

thu nhận độ lệch SFN giữa số khung hệ thống (SFN) của eNodeB chính và SFN của eNodeB thứ cấp;

khi độ lệch SFN nằm trong dải ngưỡng thứ nhất, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ nhất; hoặc

khi độ lệch SFN nằm ngoài dải ngưỡng thứ nhất, xác định rằng độ dài khoảng đo lường (GAP) là độ dài thứ hai, trong đó độ dài thứ nhất là 6 ms, và độ dài thứ hai là 7 ms hoặc 8 ms; và

gửi riêng biệt bản tin tới eNodeB chính và eNodeB thứ cấp để chỉ báo độ dài khoảng đo lường (GAP) được xác định trong bản tin này.

Một cách tùy chọn, chương trình ứng dụng còn bao gồm lệnh mà có thể được sử dụng bởi bộ xử lý 1620 để thực hiện xử lý sau đây:

thu nhận lỗi tính toán của độ lệch SFN, trong đó

khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, độ dài thứ

hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, độ dài thứ hai là 8 ms.

Bằng cách sử dụng UE được đề xuất trong phương án này của sáng chế, độ lệch SFN được tính toán, để xác định rằng eNodeB chính và eNodeB thứ cấp có nằm trong trường hợp đồng bộ hay không. Trường hợp trong đó eNodeB chính là đồng bộ hoặc không đồng bộ với eNodeB thứ cấp được xem xét đầy đủ trong trường hợp kết nối kép, sao cho độ dài khoảng đo lường (GAP) thích hợp được xác định dựa trên trường hợp đồng bộ hoặc không đồng bộ, mà ngăn ngừa một cách hiệu quả việc lãng phí của tài nguyên lập lịch gây ra bởi việc lựa chọn của độ dài khoảng đo lường (GAP) không thích hợp.

Chuyên gia trong lĩnh vực kỹ thuật có thể còn nhận ra rằng, kết hợp với các ví dụ được mô tả trong các phương án được bộc lộ trong bản mô tả này, các bộ phận và các bước thuật toán có thể được thực hiện bởi phần cứng điện tử. Phần nêu trên đã mô tả khái quát các thành phần và các bước của mỗi ví dụ theo các chức năng. Chuyên gia trong lĩnh vực kỹ thuật có thể sử dụng các phương pháp khác nhau để thực hiện các chức năng được mô tả đối với mỗi ứng dụng cụ thể, nhưng sẽ không được xem rằng việc thực hiện này vượt quá phạm vi của các phương án của sáng chế. Cụ thể, các phần tính toán và điều khiển có thể được thực hiện bởi phần cứng logic, và phần cứng logic có thể là mạch tích hợp logic được sản xuất bởi xử lý mạch tích hợp, mà không bị giới hạn ở sáng chế.

Các bước của các phương pháp hoặc các thuật toán được mô tả trong các phương án được bộc lộ trong bản mô tả này có thể được thực hiện bởi phần cứng, môđun phần mềm được thực hiện bởi bộ xử lý, hoặc kết hợp của cả hai. Môđun phần mềm có thể được cấu hình trong bộ nhớ truy nhập ngẫu nhiên (RAM), bộ nhớ, bộ nhớ chỉ đọc (ROM), ROM khả trình điện tử, ROM khả trình có thể xóa điện tử, thanh ghi, đĩa cứng, đĩa tháo rời, CD-ROM, hoặc dạng bất kỳ khác của phương tiện lưu trữ đã biết đến rộng rãi trong kỹ thuật đã biết.

Trong các các cách thức thực hiện cụ thể nêu trên, các đối tượng, các giải pháp kỹ thuật, và các hiệu quả của các phương án của sáng chế được mô tả chi tiết. Có thể được hiểu rằng, phần mô tả nêu trên chỉ là các cách thức thực hiện

cụ thể của các phương án của sáng chế, nhưng không nhằm mục đích giới hạn phạm vi bảo hộ của các phương án của sáng chế. Bất kỳ cải biến, thay thế tương đương, hoặc cải tiến được thực hiện mà không đi chệch khỏi nguyên tắc của các phương án của sáng chế sẽ nằm trong phạm vi bảo hộ của các phương án của sáng chế.

YÊU CẦU BẢO HỘ

1. Phương pháp xác định độ dài khoảng đo lường, bao gồm:

xác định (310), bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và

khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định (320), bởi thiết bị mạng thứ nhất, rằng độ dài khoảng đo lường là độ dài thứ nhất; hoặc khi eNodeB chính không đồng bộ với eNodeB thứ cấp, xác định (330), bởi thiết bị mạng thứ nhất, rằng độ dài khoảng đo lường là độ dài thứ hai; trong đó:

độ dài thứ nhất là nhỏ hơn độ dài thứ hai.

2. Phương pháp theo điểm 1, còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin chỉ báo mà được sử dụng để chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; trong đó

bước xác định, bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không bao gồm:

xác định, bởi thiết bị mạng thứ nhất theo thông tin chỉ báo, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

3. Phương pháp theo điểm 1, còn bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch số khung hệ thống (SFN) mà được sử dụng để chỉ báo độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp; trong đó

bước xác định, bởi thiết bị mạng thứ nhất, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không bao gồm:

xác định, bởi thiết bị mạng thứ nhất theo thông tin độ lệch SFN, rằng độ lệch SFN có thỏa mãn điều kiện đồng bộ hay không, trong đó khi độ lệch SFN thỏa mãn điều kiện đồng bộ, eNodeB chính đồng bộ với eNodeB thứ cấp, hoặc khi độ lệch SFN không thỏa mãn điều kiện đồng bộ, eNodeB chính không đồng bộ với eNodeB thứ cấp.

4. Phương pháp theo điểm 3, trong đó điều kiện đồng bộ bao gồm:

độ lệch SFN là 0; hoặc

độ lệch SFN là nhỏ hơn ngưỡng thứ nhất.

5. Phương pháp theo điểm 3 hoặc 4, trong đó bước thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN mà được sử dụng để chỉ báo độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp bao gồm:

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; hoặc

thu nhận, bởi thiết bị mạng thứ nhất, thông tin độ lệch SFN từ thiết bị mạng thứ hai, trong đó thông tin độ lệch SFN được thu nhận theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

6. Thiết bị mạng, bao gồm bộ xử lý (1010) và bộ lưu trữ (1020), trong đó:

bộ xử lý (1010) có cấu trúc để:

xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và

khi eNodeB chính đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường là độ dài thứ nhất; hoặc khi eNodeB chính không đồng bộ với eNodeB thứ cấp, xác định rằng độ dài khoảng đo lường là độ dài thứ hai, trong đó:

độ dài thứ nhất là nhỏ hơn độ dài thứ hai; và

bộ lưu trữ (1020) có cấu trúc để lưu trữ độ dài khoảng đo lường.

7. Thiết bị mạng theo điểm 6, trong đó:

thiết bị mạng còn bao gồm: bộ truyền thông (1040), có cấu trúc để truyền thông với thiết bị mạng khác;

bộ xử lý (1010) còn có cấu trúc để thu nhận, bằng cách sử dụng bộ truyền thông, thông tin chỉ báo mà được sử dụng để chỉ báo rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không; và

bộ xử lý (1010) mà có cấu trúc để xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không có cấu trúc cụ thể để xác định, theo thông tin chỉ báo, rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không.

8. Thiết bị mạng theo điểm 6, trong đó:

bộ xử lý (1010) còn có cấu trúc để thu nhận thông tin độ lệch số khung hệ

thông (SFN) mà được sử dụng để chỉ báo độ lệch SFN giữa eNodeB chính và eNodeB thứ cấp; và

bộ xử lý (1010) mà có cấu trúc để xác định rằng eNodeB chính có đồng bộ với eNodeB thứ cấp hay không có cấu trúc cụ thể để xác định, theo thông tin độ lệch SFN, rằng độ lệch SFN có thỏa mãn hay không điều kiện đồng bộ, trong đó khi độ lệch SFN thỏa mãn điều kiện đồng bộ, eNodeB chính đồng bộ với eNodeB thứ cấp, hoặc khi độ lệch SFN không thỏa mãn điều kiện đồng bộ, eNodeB chính không đồng bộ với eNodeB thứ cấp.

9. Thiết bị mạng theo điểm 8, trong đó điều kiện đồng bộ bao gồm:

độ lệch SFN là 0; hoặc

độ lệch SFN là nhỏ hơn ngưỡng thứ nhất.

10. Thiết bị mạng theo điểm 8 hoặc 9, trong đó:

bộ xử lý (1010) mà có cấu trúc để thu nhận thông tin độ lệch SFN có cấu trúc cụ thể để thu nhận thông tin độ lệch SFN theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp; hoặc

thiết bị mạng còn bao gồm: bộ truyền thông (1040), có cấu trúc để truyền thông với thiết bị mạng khác; và

bộ xử lý (1010) mà có cấu trúc để thu nhận thông tin độ lệch SFN có cấu trúc cụ thể để thu nhận thông tin độ lệch SFN từ thiết bị mạng khác bằng cách sử dụng bộ truyền thông, và thông tin độ lệch SFN được thu nhận theo thời điểm khởi tạo của SFN của eNodeB chính và thời điểm khởi tạo của SFN của eNodeB thứ cấp.

11. Thiết bị mạng theo điểm bất kỳ trong số các điểm 6 đến 10, trong đó thiết bị mạng là eNodeB chính, eNodeB thứ cấp, hoặc UE.

12. Thiết bị mạng theo điểm 11, trong đó thiết bị mạng còn bao gồm bộ gửi (1050); và

khi thiết bị mạng là eNodeB chính, bộ gửi (1050) có cấu trúc để chỉ báo độ dài khoảng đo lường tới UE và/hoặc eNodeB thứ cấp; hoặc

khi thiết bị mạng là eNodeB thứ cấp, bộ gửi (1050) có cấu trúc để chỉ báo độ dài khoảng đo lường tới UE và/hoặc eNodeB chính; hoặc

khi thiết bị mạng là UE, bộ gửi có cấu trúc để chỉ báo độ dài khoảng đo lường tới eNodeB chính và/hoặc eNodeB thứ cấp.

13. Thiết bị mạng theo điểm bất kỳ trong số các điểm 6 đến 10, trong đó đồng bộ hóa là đồng bộ hóa đường biên khung.

14. Thiết bị mạng theo điểm bất kỳ trong số các điểm 6 đến 11, trong đó độ dài thứ nhất là 6 ms, và độ dài thứ hai là 7 ms hoặc 8 ms.

15. Thiết bị mạng theo điểm bất kỳ trong số các điểm 8 đến 14, trong đó thiết bị mạng còn bao gồm: bộ thu nhận lỗi (1060), có cấu trúc để thu nhận lỗi tính toán của độ lệch SFN; và

bộ xác định độ dài thứ hai (1070), có cấu trúc để: khi lỗi tính toán của độ lệch SFN không lớn hơn ngưỡng thứ hai, xác định rằng độ dài thứ hai là 7 ms; hoặc khi lỗi tính toán của độ lệch SFN là lớn hơn ngưỡng thứ hai, xác định rằng độ dài thứ hai là 8 ms.




FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8




FIG. 9




FIG. 10




FIG. 11




FIG. 12




FIG. 13




FIG. 14