



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0028301

(51)⁸ H01L 51/50; G09G 9/30

(13) B

(21) 1-2017-05063

(22) 14/12/2017

(30) 10-2017-0083267 30/06/2017 KR

(45) 25/05/2021 398

(43) 25/01/2019 370A

(73) LG Display Co., Ltd. (KR)


LG Twin Towers, 128, Yeouidaero, Yeungdeungpo-gu, Seoul 07336, Korea

(72) Kyujin KIM (KR).

(74) Công ty Luật TNHH T&G (TGVN)

(54) TẤM NỀN HIỂN THỊ VÀ THIẾT BỊ HIỂN THỊ ĐIỆN PHÁT QUANG DÙNG
TẤM NỀN NÀY

(57) Sáng chế đề cập đến tấm nền hiển thị và thiết bị hiển thị điện phát quang dùng tấm nền này. Tấm nền hiển thị này bao gồm: điểm ảnh con, bao gồm phần tử phát sáng và phần tử điều khiển để điều khiển phần tử phát sáng này, phần tử phát sáng này phát ra ánh sáng nhờ dòng điện trong phần tử điều khiển trong pha điều khiển; và mạch chuyển mạch công suất được tạo cấu hình để cấp điện áp điều khiển thứ nhất vào điểm ảnh con này trong pha điều khiển trong khoảng thời gian hoạt động và khoảng thời gian xóa, và cấp điện áp điều khiển thứ hai vào điểm ảnh con này trong pha ghi dữ liệu của khoảng thời gian hoạt động và trong pha xóa, pha cảm biến, và pha ghi dữ liệu của khoảng thời gian xóa.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến tấm nền hiển thị mà có thể bù, trong thời gian thực, cho những sự biến động về các đặc tính điện của các phần tử điều khiển ở các điểm ảnh riêng lẻ, và thiết bị hiển thị điện phát quang dùng tấm nền này.

Tình trạng kỹ thuật của sáng chế

Về cơ bản, các thiết bị hiển thị điện phát quang được phân loại thành các thiết bị hiển thị phát sáng vô cơ và các thiết bị hiển thị phát sáng hữu cơ, tùy theo chất liệu của lớp phát xạ. Trong số các thiết bị hiển thị này, thì thiết bị hiển thị phát sáng hữu cơ ma trận chủ động bao gồm các điốt phát sáng hữu cơ (OLED - Organic Light Emitting Diode), tức các điốt phát sáng thông thường tự phát sáng, và có các ưu điểm là thời gian đáp ứng nhanh, hiệu suất phát sáng cao, độ sáng cao, và góc nhìn rộng.

Mỗi điểm ảnh của một thiết bị hiển thị phát sáng hữu cơ đều bao gồm OLED, tụ điện, phần tử điều khiển, phần tử chuyển mạch, v.v.. Phần tử điều khiển và phần tử chuyển mạch này có thể được thực hiện bằng MOSFET (Metal Oxide Semiconductor Field Effect Transistor - tranzito hiệu ứng trường oxit kim loại bán dẫn) TFT (Thin Film Transistor - tranzito màng mỏng). Phần tử điều khiển thì điều chỉnh độ sáng của điểm ảnh theo dữ liệu của hình ảnh bằng cách điều chỉnh dòng điện trong OLED nhờ điện áp cổng-nguồn vốn biến thiên theo mức xám của dữ liệu ảnh.

Khi tranzito mà được dùng làm phần tử điều khiển hoạt động trong vùng bão hoà, thì dòng điện điều khiển I_{ds} đi giữa máng và nguồn của phần tử điều khiển này được biểu diễn như sau:

$$I_{ds} = 1/2 * (\mu * C * W/L) * (V_{gs} - V_{th})^2$$

trong đó μ là khả năng di động của electron, C là điện dung của màng cách ly cổng, W là độ rộng kênh của phần tử điều khiển, và L là độ dài kênh của phần tử điều khiển. V_g là điện áp cổng-nguồn của phần tử điều khiển, và V_{th} là điện áp ngưỡng (hoặc điện áp tới hạn) của phần tử điều khiển này. Điện áp cổng-nguồn V_{gs} của TFT điều khiển là được lập trình (hoặc được thiết đặt) theo điện áp dữ liệu. Dòng điện máng-nguồn I_{ds} của phần tử điều khiển mà đi vào OLED là được xác định theo điện áp cổng-nguồn V_{gs} được lập trình này.

Sẽ lý tưởng nếu các đặc tính điện của phần tử điều khiển, chẳng hạn điện áp ngưỡng V_{th} , khả năng di động của electron μ của TFT điều khiển, và điện áp ngưỡng của OLED, là giống nhau đối với mọi điểm ảnh vì chúng là yếu tố để xác định dòng điện trong OLED. Tuy nhiên, các đặc tính điện này có thể biến thiên giữa các điểm ảnh do các nguyên nhân khác nhau, bao gồm sự biến động của quy trình xử lý, sự thay đổi theo thời gian, v.v.. Những sự biến động về các đặc tính điện này của các điểm ảnh có thể làm giảm chất lượng hình ảnh và làm giảm tuổi thọ.

Để bù cho những sự biến động về các đặc tính điện của phần tử điều khiển, thì kỹ thuật bù trong và bù ngoài có thể được áp dụng. Theo phương pháp bù trong, thì những sự biến động về các đặc tính điện của phần tử điều khiển có thể được bù đối với từng điểm ảnh trong thời gian thực. Theo phương pháp bù ngoài, thì những sự biến động về các đặc tính điện của các phần tử điều khiển của các điểm ảnh là được bù bằng cách cảm biến điện áp điều khiển của mỗi điểm ảnh và điều chế dữ liệu của hình ảnh đầu vào bằng mạch ngoài dựa trên điện áp cảm biến được.

Tuy nhiên, các phương pháp bù trong và bù ngoài thông thường đó gặp phải vấn đề là hiệu ứng điện áp rơi (IR drop effect). Điện áp rơi (IR drop) này làm sụt điện áp điều khiển của điểm ảnh, vốn xảy ra khi dòng điện I đi qua điện trở R . Sự sụt áp này

biến thiên theo vị trí trên màn hình. Do đó, có thể có những sự chênh lệch độ sáng giữa các điểm ảnh tùy theo vị trí trên màn hình của tấm nền hiển thị.

Bản chất kỹ thuật của sáng chế

Sáng chế đề xuất tấm nền hiển thị mà có thể bù cho những sự biến động về các đặc tính điện của các phần tử điều khiển ở các điểm ảnh riêng lẻ và giảm thiểu hiệu ứng sụt áp đối với nguồn cấp vào các điểm ảnh.

Theo một phương án, sáng chế đề xuất tấm nền hiển thị, để hiển thị dữ liệu khung trong chu kỳ khung mà bao gồm khoảng thời gian hoạt động và khoảng thời gian xoá, và điều chế dữ liệu của hình ảnh đầu vào dựa trên kết quả cảm biến các đặc tính điện của các điểm ảnh trong khoảng thời gian xoá này, tấm nền hiển thị này bao gồm: điểm ảnh con, bao gồm phần tử phát sáng và phần tử điều khiển được tạo cấu hình để điều khiển phần tử phát sáng này, để phát ra ánh sáng dựa trên dòng điện trong phần tử điều khiển trong pha điều khiển; và mạch chuyển mạch công suất được tạo cấu hình để cấp điện áp điều khiển thứ nhất vào điểm ảnh con này trong pha điều khiển trong khoảng thời gian hoạt động và khoảng thời gian xoá, và cấp điện áp điều khiển thứ hai vào điểm ảnh con này trong pha ghi dữ liệu của khoảng thời gian hoạt động và trong pha xoá, pha cảm biến, và pha ghi dữ liệu của khoảng thời gian xoá.

Theo phương án khác, sáng chế đề xuất thiết bị hiển thị điện phát quang, thiết bị này bao gồm tấm nền hiển thị theo các phương án của sáng chế.

Mô tả vắn tắt các hình vẽ

Các hình vẽ kèm theo, vốn để cho phép hiểu thêm về sáng chế và được kết hợp và cấu thành một phần của bản mô tả này, thể hiện các phương án thực hiện sáng chế,

và cùng với phần mô tả, có chức năng giải thích các nguyên lý của sáng chế. Trong số các hình vẽ này:

Fig.1 là hình vẽ thể hiện sơ đồ khối của thiết bị hiển thị điện phát quang theo một phương án ví dụ của sáng chế;

Fig.2 là hình vẽ thể hiện sơ đồ mạch điện của mạch bù ngoài theo một phương án ví dụ của sáng chế;

Fig.3 là hình vẽ thể hiện một phần của mảng điểm ảnh;

Fig.4 là hình vẽ thể hiện sự sụt áp gây ra bởi điện áp rơi (IR drop);

Fig.5 là hình vẽ thể hiện các điện áp được cấp vào hai đầu của tụ điện của một điểm ảnh con;

Các hình vẽ từ Fig.6 đến Fig.8 là các hình phóng to thể hiện một phần của đường LOG (Line On Glass - đường dây trên thủy tinh, tức là dây dẫn được tạo ra trên đế thủy tinh) và đường VDD thứ hai trên một phần của tấm nền hiển thị;

Fig.9 và Fig.10 là các hình vẽ thể hiện sự sụt áp gây ra bởi điện áp rơi trên đường VDD;

Fig.11A và Fig.11B là các hình vẽ thể hiện đường VDD giữa mạch công suất và tấm nền hiển thị theo một phương án ví dụ của sáng chế;

Fig.12 là hình vẽ thể hiện đường VDD thứ nhất và đường VDD thứ hai theo một phương án ví dụ của sáng chế;

Fig.13 là hình vẽ thể hiện một ví dụ mà trong đó các điểm ảnh trên tất cả các dòng điểm ảnh được điều khiển bởi VDD chung;

Fig.14 là hình vẽ thể hiện ví dụ mà trong đó VDD mà được cấp vào các dòng điểm ảnh trong pha cảm biến, và VDD mà được cấp vào các dòng điểm ảnh trong pha điều khiển, là tách biệt nhau;

Fig.15 là hình vẽ thể hiện sơ đồ mạch điện của mạch chuyển mạch VDD và mạch điện điểm ảnh theo một phương án ví dụ của sáng chế;

Fig.16 là hình vẽ thể hiện biểu đồ dạng sóng trong pha cảm biến điểm ảnh con trong khoảng thời gian xoá màn;

Fig.17 là hình vẽ thể hiện ví dụ mà trong đó dữ liệu khung trước được ghi lại vào điểm ảnh con trong khoảng thời gian xoá màn;

Fig.18 là hình vẽ thể hiện biểu đồ dạng sóng trong pha ghi dữ liệu vào điểm ảnh con trong khoảng thời gian hoạt động;

Fig.19 là hình vẽ thể hiện sơ đồ mạch điện của pha ghi dữ liệu và pha điều khiển của khoảng thời gian hoạt động;

Fig.20 là hình vẽ thể hiện VDD được cấp vào mạch điện điểm ảnh trong pha ghi dữ liệu và pha điều khiển, và điện áp của tụ điện tích trữ;

Fig.21 là hình vẽ thể hiện sơ đồ mạch điện để thể hiện cách thức mà mạch điện điểm ảnh hoạt động trong pha xoá và pha cảm biến của khoảng thời gian xoá màn; và

Fig.22 là hình vẽ thể hiện khoảng thời gian hoạt động và khoảng thời gian xoá màn.

Mô tả chi tiết sáng chế

Các khía cạnh và các dấu hiệu khác nhau của sáng chế, và các phương pháp để thực hiện chúng, có thể được nhận thấy dễ dàng hơn dựa vào phần mô tả chi tiết các phương án ví dụ sau đây và các hình vẽ kèm theo. Tuy nhiên, sáng chế có thể được thực hiện dưới nhiều dạng khác nhau chứ không bị giới hạn ở các phương án ví dụ được nêu ở đây. Thay vào đó, các phương án ví dụ này được cung cấp để sáng chế trở nên rõ ràng và đầy đủ, và chúng sẽ chuyển tải hết nguyên lý của sáng chế đến những

người có hiểu biết trung bình trong lĩnh vực, và sáng chế được xác định bởi các điểm yêu cầu bảo hộ kèm theo.

Hình dạng, kích thước, tỷ lệ, góc, số lượng, v.v., mà được thể hiện trên các hình vẽ để mô tả các phương án ví dụ của sáng chế là chỉ được nêu làm ví dụ chứ không bị giới hạn như được thể hiện trên các hình vẽ. Các số chỉ dẫn giống nhau được dùng để chỉ các phần tử giống nhau trong suốt bản mô tả này. Khi mô tả sáng chế, thì những công nghệ liên quan đã được biết rõ sẽ không được mô tả chi tiết để tránh làm lu mờ sáng chế một cách không cần thiết.

Khi các từ ngữ như ‘bao gồm’, ‘có’, ‘cấu thành từ’, v.v., được sử dụng, thì các bộ phận khác cũng có thể được bổ sung vào, miễn là từ ngữ ‘duy nhất’ không được sử dụng. Dạng số ít có thể được hiểu là dạng số nhiều, trừ khi được nêu rõ.

Các phần tử có thể được hiểu là có bao gồm khoảng sai số ngay cả khi không được nêu rõ.

Khi mối quan hệ vị trí giữa hai bộ phận được mô tả bằng các từ ngữ như ‘nằm trên’, ‘bên trên’, ‘bên dưới’, ‘kế tiếp’, v.v., thì một hoặc nhiều bộ phận khác có thể được đặt giữa hai bộ phận đó, miễn là từ ngữ như ‘ngay’ hoặc ‘trực tiếp’ không được sử dụng.

Cần hiểu rằng tuy các từ ngữ như thứ nhất, thứ hai, v.v., có thể được sử dụng để mô tả các phần tử khác nhau, nhưng chức năng hoặc cấu trúc của các phần tử này là không bị giới hạn bởi các từ ngữ này.

Các dấu hiệu của các phương án ví dụ khác nhau của sáng chế có thể được ghép hoặc được kết hợp với nhau một phần hoặc hoàn toàn, và về mặt kỹ thuật có thể tương tác hoặc hoạt động với nhau theo những cách khác nhau. Các phương án ví dụ đó có thể được thực hiện độc lập với nhau hoặc kết hợp với nhau.

Ở thiết bị hiển thị điện phát quang theo sáng chế, thì mạch điện điểm ảnh có thể bao gồm một hoặc nhiều trong số TFT (Thin Film Transistor - tranzito màng mỏng) loại n (NMOS - n-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor - tranzito hiệu ứng trường oxit kim loại bán dẫn)) và TFT loại p (PMOS - p-type MOSFET). TFT là thiết bị ba điện cực gồm cổng, nguồn, và máng. Nguồn là điện cực để cung cấp các hạt mang điện cho tranzito. Các hạt mang điện trong TFT đi từ nguồn. Máng là điện cực mà ở đó các hạt mang điện rời khỏi TFT. Tức là, các hạt mang điện trong TFT đi từ nguồn đến máng. Trong trường hợp TFT loại n, thì các hạt mang điện là các electron, do đó, điện áp nguồn là thấp hơn điện áp máng nên các electron đi từ nguồn đến máng. Ở TFT loại n, thì dòng điện đi từ máng đến nguồn. Trong trường hợp TFT loại p (PMOS), thì các hạt mang điện là các lỗ trống, do đó, điện áp nguồn là cao hơn điện áp máng nên các lỗ trống đi từ nguồn đến máng. Ở TFT loại p, do các lỗ trống đi từ nguồn đến máng, nên dòng điện đi từ nguồn đến máng. Cần lưu ý rằng nguồn và máng của TFT là không bị cố định vị trí. Ví dụ, nguồn và máng là có thể thay phiên nhau tùy theo điện áp được cấp. Do đó, sáng chế không bị giới hạn bởi nguồn và máng của TFT. Trong phần mô tả sau đây, nguồn và máng của TFT sẽ được gọi là điện cực thứ nhất và điện cực thứ hai.

Tín hiệu cổng được cấp vào mạch điện điểm ảnh sẽ dao động giữa điện áp mở cổng và điện áp đóng cổng. Điện áp mở cổng được thiết đặt cao hơn điện áp ngưỡng của TFT, và điện áp đóng cổng được thiết đặt thấp hơn điện áp ngưỡng của TFT. TFT thông đáp lại điện áp mở cổng và ngắt đáp lại điện áp đóng cổng. Ở TFT loại n, thì điện áp mở cổng có thể là điện áp cổng mức cao VGH (Voltage Gate High), và điện áp đóng cổng có thể là điện áp cổng mức thấp VGL (Voltage Gate Low). Ở TFT loại p, thì điện áp mở cổng có thể là điện áp cổng mức thấp VGL, và điện áp đóng cổng có thể là điện áp cổng mức cao VGH.

Sau đây, các phương án ví dụ khác nhau của sáng chế sẽ được mô tả chi tiết dựa vào các hình vẽ. Các phương án ví dụ sau đây sẽ được mô tả dựa vào thiết bị hiển thị phát sáng hữu cơ bao gồm chất phát sáng hữu cơ. Tuy nhiên, nguyên lý kỹ thuật của sáng chế không chỉ giới hạn ở thiết bị hiển thị phát sáng hữu cơ, mà còn có thể được áp dụng cho thiết bị hiển thị phát sáng vô cơ bao gồm chất phát sáng vô cơ. Một ví dụ về thiết bị hiển thị phát sáng vô cơ có thể bao gồm, nhưng không chỉ giới hạn ở, thiết bị hiển thị dùng chấm lượng tử.

Fig.1 là hình vẽ thể hiện sơ đồ khối của thiết bị hiển thị điện phát quang theo một phương án ví dụ của sáng chế. Fig.2 là hình vẽ thể hiện sơ đồ mạch điện của mạch bù ngoài theo một phương án ví dụ của sáng chế. Fig.3 là hình vẽ thể hiện một phần của mảng điểm ảnh.

Như được thể hiện trên Fig.1 và Fig.2, thiết bị hiển thị điện phát quang theo một phương án ví dụ của sáng chế bao gồm tấm nền hiển thị 100 và mạch điều khiển tấm nền hiển thị.

Tấm nền hiển thị 100 bao gồm vùng hoạt động AA để hiển thị hình ảnh đầu vào trên màn hình. Mảng điểm ảnh được sắp xếp trong vùng hoạt động AA này. Mảng điểm ảnh này bao gồm các đường tín hiệu và các điểm ảnh. Các đường tín hiệu này bao gồm các đường dữ liệu 102 và các đường nối cổng 104 giao với các đường dữ liệu 102. Các đường dây công suất và các điện cực, để cấp công suất chẳng hạn như VDD, Vini, và VSS vào các điểm ảnh, có thể được bố trí trong mảng điểm ảnh này. Các điểm ảnh này bao gồm các điểm ảnh được sắp xếp thành ma trận. Trên Fig.3, LINE1 và LINE2 biểu thị các dòng điểm ảnh. Mỗi trong số các dòng điểm ảnh LINE1 và LINE2 đều bao gồm 1 dòng điểm ảnh trong mảng điểm ảnh mà dùng chung các đường nối cổng.

Mỗi điểm ảnh có thể được chia ra thành điểm ảnh con màu đỏ, điểm ảnh con màu xanh lục, và điểm ảnh con màu xanh lam, để tái hiện màu sắc. Mỗi điểm ảnh có thể còn bao gồm điểm ảnh con màu trắng. Mỗi điểm ảnh con 101 đều bao gồm mạch điện điểm ảnh. Mạch điện điểm ảnh này bao gồm phần tử phát sáng, phần tử điều khiển, các phần tử chuyển mạch, và tụ điện. Mạch điện điểm ảnh này bao gồm mạch bù mà có khả năng bù, trong thời gian thực, cho những sự biến động về các đặc tính điện của các phần tử điều khiển ở các điểm ảnh riêng lẻ, nhờ sử dụng các phần tử chuyển mạch này. Phần tử điều khiển và các phần tử chuyển mạch này có thể được thực hiện bởi, nhưng không chỉ giới hạn ở, PMOS TFT.

Tám nền hiển thị 100 có thể còn bao gồm đường VDD để cấp điện áp điều khiển điểm ảnh VDD vào các điểm ảnh con 101, dây dẫn Vini để cấp điện áp xoá Vini vào các điểm ảnh con 101 để xoá mạch điện điểm ảnh, dây dẫn VSS và các điện cực VSS để cấp điện áp nguồn cấp VSS có điện thế thấp vào các điểm ảnh con 101, dây dẫn VGH mà VGH được cấp vào đó, dây dẫn VGL mà VGL được cấp vào đó, v.v.. Đường VDD được chia thành đường VDD thứ nhất 31 mà VDD1 được cấp vào đó, và đường VDD thứ hai 32 mà VDD2 được cấp vào đó.

Các điện áp nguồn cấp, chẳng hạn VDD, Vini, và VSS, là được tạo ra từ mạch công suất 150. Mạch công suất 150 tạo ra công suất cần thiết để điều khiển các điểm ảnh nhờ sử dụng bộ chuyển đổi DC-DC (Direct Current - điện một chiều), bơm phun điện tích, bộ điều chỉnh, v.v.. Mạch công suất 150 có thể được thực hiện dưới dạng, nhưng không chỉ giới hạn ở, PMIC (Power Module Integrated Circuit - mạch tích hợp môđun công suất). Các điện áp nguồn cấp này có thể được thiết đặt là, nhưng không chỉ giới hạn ở, $VDD = VDD1 = VDD2 = 4,5 \text{ V}$, $VSS = -2,5 \text{ V}$, $Vini = -3,5 \text{ V}$, $VGH = 7,0 \text{ V}$, và $VGL = -5,5 \text{ V}$. Các điện áp nguồn cấp này có thể thay đổi tùy theo các đặc tính hoặc mô hình điều khiển của tám nền hiển thị 100.

Các bộ cảm biến chạm (không được thể hiện trên hình vẽ) có thể được đặt lên màn hình của tấm nền hiển thị 100. Thao tác chạm đầu vào có thể được cảm biến bằng các bộ cảm biến chạm hoặc thông qua các điểm ảnh. Các bộ cảm biến chạm này có thể được thực hiện dưới dạng các bộ cảm biến chạm kiểu nằm trên tế bào (on-cell) hoặc kiểu lắp thêm (add-on) mà được đặt lên màn hình của tấm nền hiển thị, hoặc dưới dạng các bộ cảm biến chạm kiểu dính liền tế bào (in-cell) được nhúng trong mảng điểm ảnh.

Mạch điều khiển tấm nền hiển thị bao gồm bộ điều khiển dữ liệu 110, bộ điều khiển cổng 120, các mạch chuyển mạch VDD 30, v.v.. Mạch điều khiển tấm nền hiển thị có thể còn bao gồm bộ giải ghép kênh 112 được đặt giữa bộ điều khiển dữ liệu 110 và các đường dữ liệu 102.

Mạch điều khiển tấm nền hiển thị này ghi dữ liệu của hình ảnh đầu vào vào các điểm ảnh của tấm nền hiển thị 100 dưới sự điều khiển của bộ điều khiển định thời (TCON) 130. Mạch điều khiển tấm nền hiển thị này có thể còn bao gồm bộ điều khiển cảm biến chạm để điều khiển các bộ cảm biến chạm. Bộ điều khiển cảm biến chạm này không được thể hiện trên Fig.1. Ở thiết bị di động, thì mạch điều khiển tấm nền hiển thị, bộ điều khiển định thời 130, và mạch công suất 150 có thể được tích hợp trong một mạch tích hợp.

Các điểm ảnh con 101 lân cận trên cùng một dòng điểm ảnh thì được nối chung vào mạch chuyển mạch VDD 30. Điều này có nghĩa là các điểm ảnh con lân cận thì dùng chung một mạch chuyển mạch VDD 30. Mạch chuyển mạch VDD 30 này cấp VDD1 vào các điểm ảnh con 101 trong pha điều khiển của khoảng thời gian hoạt động AT (xem Fig.22), và cấp VDD2 vào các điểm ảnh con 101 trong pha ghi dữ liệu của khoảng thời gian hoạt động và trong pha xóa và pha cảm biến của khoảng thời gian

xoá màn hình VB (xem Fig.22). Mạch chuyển mạch VDD 30 còn có thể được gọi trong bản mô tả này là mạch chuyển mạch công suất 30.

Khoảng thời gian hoạt động là khoảng thời gian khi 1 khung dữ liệu được ghi vào tất cả các điểm ảnh trên màn hình. Khoảng thời gian xoá màn hình là khoảng thời gian cụ thể giữa khoảng thời gian hoạt động thứ (N-1) và khoảng thời gian hoạt động thứ N. Trong khoảng thời gian xoá màn hình, thì bộ điều khiển định thời 130 không nhận dữ liệu khung tiếp theo (dữ liệu khung thứ N).

Pha điều khiển là khoảng thời gian khi VDD1 được cấp vào phần tử điều khiển và dòng điện I_{ds} , mà được tạo ra bởi điện áp cổng-nguồn V_{gs} của phần tử điều khiển này, đi vào điốt phát sáng. Trong pha điều khiển, thì phần tử phát sáng của điểm ảnh con có thể phát ra ánh sáng.

Pha ghi dữ liệu là khoảng thời gian khi VDD2 được cấp vào điện cực thứ nhất của tụ điện tích trữ Cst và điện áp dữ liệu Vdata, mà được tạo ra từ bộ điều khiển dữ liệu 110, được cấp vào điện cực thứ hai của tụ điện tích trữ Cst này và cổng của phần tử điều khiển.

Pha cảm biến được phân bố trong khoảng thời gian xoá màn hình. Pha xoá, để xoá các điểm ảnh con, là đến trước pha cảm biến. Trong pha cảm biến, thì các đặc tính điện của các điểm ảnh con, ví dụ, điện áp ngưỡng của các phần tử điều khiển, được cảm biến.

Mạch điều khiển tám nền hiển thị ghi dữ liệu của khung hiện tại vào tất cả các điểm ảnh con trong mỗi khoảng thời gian hoạt động. Mạch điều khiển tám nền hiển thị cảm biến các đặc tính điện của các phần tử điều khiển của các điểm ảnh con trên dòng điểm ảnh định trước trong khoảng thời gian xoá màn hình, và ghi lại dữ liệu khung thứ (N-1), tức dữ liệu khung trước, vào các điểm ảnh con được cảm biến đó. Một hoặc nhiều dòng điểm ảnh có thể được cảm biến trong khoảng thời gian xoá màn hình này, và

sau đó, các dòng điểm ảnh khác có thể được cảm biến trong khoảng thời gian xóa màn hình tiếp theo.

Mạch điều khiển tám nền hiển thị có thể hoạt động trong chế độ điều khiển chậm. Trong chế độ điều khiển chậm, thì hình ảnh đầu vào được phân tích, và nếu hình ảnh đầu vào này không thay đổi trong một khoảng thời gian định trước, thì mức tiêu thụ công suất của thiết bị hiển thị được giảm xuống. Trong chế độ điều khiển chậm, khi ảnh tĩnh được hiển thị lâu hơn một khoảng thời gian nhất định, thì khoảng cách thời gian mà dữ liệu được ghi vào các điểm ảnh sẽ được kéo dài bằng cách giảm tốc độ làm tươi (hay tốc độ khung) của các điểm ảnh, nhờ đó giảm mức tiêu thụ công suất. Chế độ điều khiển chậm không bị giới hạn ở trường hợp khi ảnh tĩnh được đưa vào. Ví dụ, khi thiết bị hiển thị này hoạt động trong chế độ chờ hoặc không có lệnh người dùng hoặc hình ảnh đầu vào nào được đưa vào mạch điều khiển tám nền hiển thị trong một khoảng thời gian lâu hơn khoảng thời gian nhất định, thì mạch điều khiển tám nền hiển thị có thể hoạt động trong chế độ điều khiển chậm.

Bộ điều khiển dữ liệu 110 chuyển đổi các tín hiệu dữ liệu (dữ liệu số) của hình ảnh đầu vào, nhận được từ bộ điều khiển định thời 130 đối với mỗi khung, thành các điện áp dữ liệu tương tự nhờ bộ chuyển đổi số - tương tự (Digital to Analog Converter - DAC) 22. Bộ điều khiển định thời 130 truyền dữ liệu bù, mà được điều chế bởi bộ phận bù 131, đến bộ điều khiển dữ liệu 110. Các điện áp dữ liệu Vdata, mà được xuất ra từ bộ điều khiển dữ liệu 110, được cấp vào các đường dữ liệu 102 thông qua bộ giải ghép kênh 112. Bộ điều khiển dữ liệu 110 có thể bao gồm bộ phận cảm biến 20 được thể hiện trên Fig.2.

Bộ giải ghép kênh 112 được đặt giữa bộ điều khiển dữ liệu 110 và các đường dữ liệu 102 và phân phối các điện áp dữ liệu Vdata, mà được xuất ra từ bộ điều khiển dữ liệu 110, vào các đường dữ liệu 102. Nhờ bộ giải ghép kênh 112 mà số lượng kênh ra

đối với bộ điều khiển dữ liệu 110 có thể được giảm xuống bằng một nửa số lượng đường dữ liệu.

Bộ điều khiển cổng 120 xuất các tín hiệu cổng ra các đường nối cổng 104 dưới sự điều khiển của bộ điều khiển định thời 130. Bộ điều khiển cổng 120 có thể tuần tự cấp các tín hiệu cổng vào các đường nối cổng 104 bằng cách dịch các tín hiệu này bằng thanh ghi dịch. Các tín hiệu cổng này bao gồm các tín hiệu quét từ SCANA(1) đến SCANB(2) để chọn dòng điểm ảnh mà dữ liệu cần được ghi vào đó, và các tín hiệu chuyển mạch phát xạ (sau đây được gọi là “các tín hiệu EM”) EM(1) và EM(2) để xác định thời gian phát xạ của các điểm ảnh đã được tích điện áp dữ liệu. Trên Fig.3, SCANA(1), SCANB(1), và EM(1) là các tín hiệu cổng được cấp vào các điểm ảnh con 101 của dòng điểm ảnh thứ nhất LINE1. SCANA(2), SCANB(2), và EM(2) là các tín hiệu cổng được cấp vào các điểm ảnh con 101 của dòng điểm ảnh thứ hai LINE2. Các đường nối cổng 104 bao gồm đường nối cổng thứ nhất 41 mà các tín hiệu quét thứ nhất SCANA(1) và SCANA(2) được cấp vào đó, đường nối cổng thứ hai 42 mà SCANB(1) và SCANB(2) được cấp vào đó, và đường nối cổng thứ ba 43 mà các tín hiệu EM là EM(1) và EM(2) được cấp vào đó.

Các mạch điện điểm ảnh của các điểm ảnh con, bộ giải ghép kênh 112, bộ điều khiển cổng 120, và mạch chuyển mạch công suất 30, là có thể được tạo ra trực tiếp trên đế của tấm nền hiển thị 100 bằng cùng một tiến trình sản xuất. Các tranzito của các mạch điện điểm ảnh, bộ giải ghép kênh 112, bộ điều khiển cổng 120, và mạch chuyển mạch công suất 30, là có thể được thực hiện dưới dạng các tranzito NMOS hoặc PMOS, hoặc dưới dạng các tranzito cùng loại.

Bộ điều khiển định thời 130 nhận dữ liệu số của hình ảnh đầu vào và các tín hiệu định thời mà được đồng bộ với dữ liệu số này, từ hệ thống chủ (không được thể hiện trên hình vẽ). Các tín hiệu định thời này bao gồm tín hiệu đồng bộ màn hình Vsync,

tín hiệu đồng bộ dòng Hsync, tín hiệu xung nhịp DCLK, và tín hiệu cho phép dữ liệu DE. Hệ thống chủ này có thể là bất kỳ trong số: hệ thống TV (TeleVision - máy thu hình), hộp thu tín hiệu truyền hình, hệ thống dẫn đường, máy tính cá nhân (PC - Personal Computer), hệ thống rạp hát gia đình, và hệ thống thiết bị di động.

Bộ điều khiển định thời 130 chọn giá trị bù dựa trên kết quả cảm biến điểm ảnh con mà nhận được trong khoảng thời gian xoá màn hình, và điều chế dữ liệu số của hình ảnh đầu vào với giá trị bù này và truyền đến bộ điều khiển dữ liệu 110. Theo đó, bộ điều khiển dữ liệu 110 chuyển đổi dữ liệu đã được điều chế dựa trên kết quả cảm biến điểm ảnh con này thành các điện áp dữ liệu nhờ sử dụng DAC 22 và xuất chúng ra các đường dữ liệu 102.

Bộ điều khiển định thời 130 có thể điều khiển thời điểm hoạt động của các bộ điều khiển tấm nền hiển thị 110, 112, 120, và 30 bằng cách nhân tần số khung đầu vào (Hz) lên i lần (i là số nguyên dương lớn hơn 0). Tần số khung đầu vào là 60 Hz trong hệ NTSC (National Television Standards Committee - uỷ ban tiêu chuẩn truyền hình quốc gia) và 50 Hz trong hệ PAL (Phase Alternating Line - đường đổi pha). Trong chế độ điều khiển chậm, thì bộ điều khiển định thời 130 có thể giảm tần số khung xuống tần số từ 1 Hz đến 30 Hz để giảm tốc độ làm tươi của các điểm ảnh.

Bộ điều khiển định thời 130 điều khiển thời điểm hoạt động của mạch điều khiển tấm nền hiển thị bằng cách tạo ra tín hiệu điều khiển định thời dữ liệu để điều khiển bộ điều khiển dữ liệu 110, tín hiệu điều khiển chuyển mạch để điều khiển bộ giải ghép kênh 112, và tín hiệu điều khiển định thời cổng để điều khiển bộ điều khiển cổng 120, dựa trên các tín hiệu định thời Vsync, Hsync, và DE nhận được từ hệ thống chủ. Tín hiệu điều khiển định thời cổng, mà được xuất ra từ bộ điều khiển định thời 130, có thể được chuyển đổi thành điện áp mở cổng hoặc điện áp đóng cổng nhờ bộ dịch mức và được cấp đến bộ điều khiển cổng 120. Bộ dịch mức này chuyển đổi điện

áp mức thấp của tín hiệu điều khiển định thời công thành điện áp công mức thấp VGL, và chuyển đổi điện áp mức cao của tín hiệu điều khiển định thời công thành điện áp công mức cao VGH.

Bộ điều khiển công 120 có thể được tạo ra ở vùng viền BZ bên ngoài vùng hoạt động AA. Các mạch chuyển mạch VDD 30 có thể được tạo ra ở vùng viền BZ hoặc được phân bố trong vùng hoạt động AA.

Bảng tra cứu được tạo ra trước khi giao kết quả, bằng cách cảm biến các đặc tính điện của mỗi điểm ảnh và trích xuất giá trị bù để bù cho những sự biến động về các đặc tính điện của các điểm ảnh con dựa trên kết quả cảm biến. Giá trị bù này có thể được chia ra thành giá trị bù (độ dịch) để bù điện áp ngưỡng của các phần tử điều khiển, và giá trị bù (độ lợi) để bù khả năng di động của các phần tử điều khiển. Bảng tra cứu gồm các giá trị bù được lưu giữ ở bộ nhớ 132. Bộ nhớ 132 này có thể là, nhưng không chỉ giới hạn ở, bộ nhớ flash (flash memory - bộ nhớ chớp nhoáng).

Khi nguồn công suất được cấp vào thiết bị hiển thị điện phát quang, thì giá trị bù từ bộ nhớ 132 được truyền đến bộ nhớ của bộ phận bù 131 của bộ điều khiển định thời 130. Bộ nhớ của bộ phận bù 131 có thể là, nhưng không chỉ giới hạn ở, DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory - bộ nhớ truy cập ngẫu nhiên đồng bộ tốc độ dữ liệu gấp đôi) hoặc SDRAM.

Như được thể hiện trên Fig.2, bộ điều khiển dữ liệu 110 bao gồm DAC 22, bộ phận cảm biến 20, phần tử chuyển mạch thứ nhất SW1 được bố trí giữa cực ra của DAC 22 và đường dữ liệu 102, phần tử chuyển mạch thứ hai SW2 để cấp Vini vào đường dữ liệu 102, và phần tử chuyển mạch thứ ba SW3 được bố trí giữa đường dữ liệu 102 và cực vào của bộ phận cảm biến 20. Các phần tử chuyển mạch SW1, SW2, SW3 có thể được làm thông/ngắt dưới sự điều khiển của bộ điều khiển định thời 130.

Phần tử chuyển mạch thứ nhất SW1 có thể thông (ON) trong khoảng thời gian hoạt động và cấp điện áp dữ liệu Vdata, mà được xuất ra từ DAC 22, vào đường dữ liệu 102. Phần tử chuyển mạch thứ nhất SW1 được giữ ở trạng thái ngắt (OFF) trong khoảng thời gian xoá màn hình.

Phần tử chuyển mạch thứ hai SW2 cấp Vini vào đường dữ liệu 102 trong pha xoá của khoảng thời gian xoá màn hình. Phần tử chuyển mạch thứ ba SW3 thông trong pha cảm biến của khoảng thời gian xoá màn hình để nối đường dữ liệu 102 vào bộ phận cảm biến 20. Phần tử chuyển mạch thứ hai SW2 và phần tử chuyển mạch thứ ba SW3 được giữ trong trạng thái ngắt trong khoảng thời gian hoạt động.

Bộ phận cảm biến 20 cảm biến, trong thời gian thực, các đặc tính điện của các điểm ảnh con, ví dụ, điện áp ngưỡng của các phần tử điều khiển, trong khoảng thời gian xoá màn hình đối với mỗi khung. Bộ phận cảm biến 20 chuyển đổi kết quả cảm biến điểm ảnh con thành dữ liệu số nhờ sử dụng bộ chuyển đổi tương tự - số (sau đây được gọi là ADC - Analog to Digital Converter) và truyền đến bộ phận bù 131. Bộ phận cảm biến 20 có thể được thực hiện dưới dạng mạch cảm biến điện áp hoặc mạch cảm biến dòng điện đã được biết rõ.

Bộ phận bù 131 nhập kết quả cảm biến điểm ảnh con, mà nhận được từ bộ phận cảm biến 20, vào bảng tra cứu, chọn giá trị bù dựa trên kết quả cảm biến này, và điều chế dữ liệu của hình ảnh đầu vào bằng giá trị bù này và xuất ra dữ liệu đã được bù. Giá trị bù, để bù điện áp ngưỡng của các phần tử điều khiển, có thể được cộng vào dữ liệu của hình ảnh đầu vào, và giá trị bù, để bù khả năng di động của các phần tử điều khiển, có thể được nhân với dữ liệu của hình ảnh đầu vào này. Dữ liệu bù, mà được xuất ra từ bộ phận bù 131, được truyền đến bộ điều khiển dữ liệu 110. Do đó, thiết bị hiển thị điện phát quang theo sáng chế có thể bù cho những sự biến động về các đặc tính điện của các điểm ảnh con trong thời gian thực, bằng cách cảm biến các đặc tính

điện của các điểm ảnh con trong thời gian thực trong khoảng thời gian xoá màn hình đối với mỗi khung và bù dữ liệu của hình ảnh đầu vào dựa trên kết quả cảm biến này.

Điện áp rơi (IR drop), vốn ảnh hưởng đến các điểm ảnh, sẽ được mô tả dựa vào các hình vẽ từ Fig.4 đến Fig.10.

Như được thể hiện trên Fig.4, điện áp rơi là sự sụt áp xảy ra khi dòng điện I đi qua điện trở R . Trên Fig.4, V_{ext} là điện áp vào từ ngoài, và V_{in} là điện áp vào thực tế được cấp vào phụ tải. V_{out} là điện áp ra V_{out} đã đi qua phụ tải. Điện áp vào thực tế V_{in} là $V_{in} = V_{ext} - IR$.

Mạch điện điểm ảnh bao gồm tụ điện tích trữ C_{st} để lưu giữ điện áp công-nguồn của phần tử điều khiển. Như được thể hiện trên Fig.5, V_{DD} được cấp vào điện cực thứ nhất của tụ điện tích trữ C_{st} , và $V_{DD} - V_{gs} = V_{DD} - DATA - V_{th}$ được cấp vào điện cực thứ hai của tụ này. $DATA$ là điện áp tương ứng với mức xám của điểm ảnh/dữ liệu trong hình ảnh đầu vào. V_{gs} là điện áp công-nguồn của phần tử điều khiển, và V_{th} là điện áp ngưỡng của phần tử điều khiển này.

Các hình vẽ từ Fig.6 đến Fig.8 là các hình vẽ thể hiện đường LOG và đường V_{DD} trên một phần của tấm nền hiển thị 100. Trên các hình vẽ từ Fig.6 đến Fig.8, “D-IC” biểu thị IC điều khiển của thiết bị di động. Mạch công suất 150, bộ điều khiển định thời 130, bộ điều khiển dữ liệu 110, v.v., có thể được tích hợp trong IC điều khiển D-IC này.

Như được thể hiện trên các hình vẽ từ Fig.6 đến Fig.8, đường V_{DD} ở tấm nền hiển thị 100 bao gồm đường LOG 70 để nhận V_{DD} từ mạch công suất 150 qua PCB (Printed Circuit Board - bảng mạch in) (hoặc FPCB - Flexible PCB - PCB dẻo), và đường V_{DD} 72 dạng lưới mà được nối với đường LOG 70 này. Điện trở của đường LOG 70 là cao hơn so với điện trở của đường V_{DD} 72.

Đường VDD 72 bao gồm các dây dẫn dọc 72a trên Fig.7 và các dây dẫn ngang 72b trên Fig.8. Các dây dẫn dọc 72a và các dây dẫn ngang 72b này giao nhau, với lớp cách ly nằm giữa chúng, và được nối với nhau qua các lỗ tiếp xúc mà đi xuyên qua lớp cách ly này tại ít nhất một số trong số các điểm giao. Như được thể hiện trên các hình vẽ từ Fig.8 đến Fig.10, các lỗ tiếp xúc này có thể được tạo ra tại các vị trí B, C, D, và E.

Điện áp rơi đầu vào xuất hiện bởi điện trở của đường LOG. Điện áp VDD có thể biến thiên do điện áp rơi đầu vào này vì đường LOG có điện trở lớn. Gọi dòng điện cần thiết để điều khiển các điểm ảnh tại các vị trí B, C, D, và E lần lượt là I_b , I_c , I_d , và I_e , thì dòng điện I_a tại vị trí A trên các đường LOG là $I_b + I_c + I_d + I_e$. Do đó, điện áp tại vị trí A là $V_a = VDD - (R_a * I_a) = VDD - \{R_a * (I_b + I_c + I_d + I_e)\}$. Ở đây, điện áp rơi là $R_a * (I_b + I_c + I_d + I_e)$. R_a là điện trở của đường LOG tại vị trí A. Điện áp rơi là điện áp biến thiên theo lượng dòng điện cần thiết cho tất cả các điểm ảnh, và điện áp rơi đầu vào là sâu hơn (tức bị sụt nhiều hơn) so với điện áp rơi trên đường VDD 72 do điện áp rơi này là điện áp biến thiên theo lượng dòng điện cần thiết cho tất cả các điểm ảnh

Điện áp rơi trên đường VDD 72 có thể được chia thành điện áp rơi dọc xuất hiện trên các dây dẫn dọc 72a, và điện áp rơi ngang xuất hiện trên các dây dẫn ngang 72b. Điện áp rơi dọc là điện áp rơi xuất hiện trên các dây dẫn dọc 72a, như được thể hiện trên Fig.7. Khi phân tích điện áp rơi dọc trên đường VDD 72 ngoại trừ các dây dẫn ngang 72b, thì dòng điện đi qua vị trí B là bằng tổng của dòng điện I_b cần thiết tại vị trí B và dòng điện I_c cần thiết tại vị trí C. Điện áp V_b tại vị trí B là $V_b = V_a - \{R_b * (I_b + I_c)\}$. R_b là điện trở tại vị trí B.

Điện áp rơi ngang là điện áp rơi xuất hiện trên các dây dẫn ngang 72b, như được thể hiện trên Fig.8. Khi phân tích điện áp rơi ngang trên đường VDD 72 ngoại trừ các dây dẫn dọc 72a, thì dòng điện đi qua vị trí B là bằng tổng của dòng điện I_b cần thiết

tại vị trí B và dòng điện I_d cần thiết tại vị trí D. Điện áp V_b tại vị trí B là $V_b = V_a - \{R_b \cdot (I_b + I_d)\}$.

Ở thiết bị hiển thị điện phát quang này, thì độ sáng của điểm ảnh có thể biến thiên, do bị ảnh hưởng bởi điện áp rơi của VDD vốn xuất hiện trên các điểm ảnh khác. Ví dụ, như được thể hiện trên Fig.9, khi tất cả các điểm ảnh được bật lên tại mức trắng, thì lượng sụt áp của VDD mà được cấp vào điểm ảnh được bật lên tại vị trí P1 là sâu hơn. Ngược lại, khi một số trong số các điểm ảnh này được bật lên nhưng phần lớn trong số các điểm ảnh này được tắt đi, thì lượng sụt áp của VDD mà được cấp vào điểm ảnh được bật lên tại vị trí P1 là nông hơn (tức bị sụt ít hơn) tương đối.

Dòng điện không đòi phải đi vào các phần tử phát sáng thông qua các phần tử điều khiển của các điểm ảnh, để tất cả các điểm ảnh phát ra ánh sáng với cùng độ sáng tại cùng mức xám. Trong trường hợp mô hình có PPI (Pixel Per Inch - điểm ảnh trên mỗi in-sơ cao), thì điện trở của đường VDD là cao hơn và điện áp rơi trở nên càng sâu khi càng đi xuống đến các vị trí P1 và P2 thấp hơn trên tấm nền hiển thị 100, như được thể hiện trên Fig.10. Điện áp rơi này gây ra sự sụt áp cho VDD mà được cấp đến các phần tử điều khiển và gây ra sự thay đổi dòng điện đi qua các phần tử phát sáng, tùy theo vị trí trên tấm nền hiển thị, điều này có thể gây ra tình trạng độ sáng không đều.

Khi VDD được cấp vào vị trí đỉnh PO trên tấm nền hiển thị 100, thì điện áp rơi làm cho VDD sụt đến $VDD-\alpha$ tại vị trí giữa P1, và sụt tiếp đến $VDD-\beta$ tại vị trí đáy P2.

Ở thiết bị hiển thị điện phát quang theo sáng chế, thì VDD được chia thành $VDD=VDD1$ cho pha điều khiển và $VDD=VDD2$ cho pha cảm biến và pha ghi dữ liệu, và những sự biến động về các đặc tính điện của các điểm ảnh con là được bù bằng cách bù ngoài. Theo sáng chế, khi dữ liệu được ghi vào các điểm ảnh con trong

khoảng thời gian hoạt động và các đặc tính điện của các điểm ảnh con được cảm biến trong khoảng thời gian xoá màn hình, thì $VDD(=VDD2)$ được cấp vào các điểm ảnh con đó. Theo đó, thiết bị hiển thị điện phát quang theo sáng chế sẽ ngăn chặn những sự biến động về điện áp cổng-nguồn V_{gs} của các phần tử điều khiển của các điểm ảnh con riêng lẻ mà không bị hiệu ứng điện áp rơi trong pha cảm biến và pha ghi dữ liệu, và có thể cảm biến chính xác các đặc tính điện của các phần tử điều khiển của các điểm ảnh riêng lẻ vì không có hiệu ứng điện áp rơi trong pha cảm biến. Thiết bị hiển thị điện phát quang theo sáng chế có thể hiển thị các hình ảnh với độ sáng đồng đều trên khắp màn hình bằng cách bù điện áp rơi trên đường VDD và bù dữ liệu ảnh đầu vào dựa trên kết quả cảm biến điểm ảnh con, mà không cần phát triển thêm thuật toán hay mạch bù nào để bù điện áp rơi.

Fig.11A và Fig.11B là các hình vẽ thể hiện đường VDD giữa mạch công suất 150 và tám nền hiển thị 100 theo một phương án ví dụ của sáng chế.

Như được thể hiện trên Fig.11A, mạch công suất 150 theo sáng chế có thể xuất ra $VDD1$ và $VDD2$ qua các kênh ra riêng biệt và cấp chúng vào tám nền hiển thị 100. $VDD1$ được cấp qua cực ra thứ nhất CH1 của mạch công suất 150 và được cấp vào đường VDD thứ nhất 132 trên PCB. Đường VDD thứ nhất 132 này trên PCB là được nối với đường VDD thứ nhất 31 trên tám nền hiển thị 100. $VDD2$ được cấp qua cực ra thứ hai CH2 của mạch công suất 150 và được cấp vào đường VDD thứ hai 134 trên PCB này. Đường VDD thứ hai 134 này trên PCB là được nối với đường VDD thứ hai 32 trên tám nền hiển thị 100. Tuy $VDD1$ và $VDD2$ có thể được xuất ra từ mạch công suất 150 với mức điện áp giống nhau như trong trường hợp trên Fig.11A, nhưng chúng cũng có thể được xuất ra với mức khác nhau. Các điện áp $VDD1$ và $VDD2$ có thể được xác định tùy theo các đặc tính điều khiển hoặc ứng dụng của tám nền hiển thị.

Như được thể hiện trên Fig.11B, mạch công suất 150 theo sáng chế có thể xuất ra VDD1 và VDD2 qua một kênh đơn và cấp chúng vào tấm nền hiển thị 100. VDD mà được xuất ra qua cực ra thứ nhất CH1 của mạch công suất 150 thì được cấp vào dây dẫn đơn 50 trên PCB. Dây dẫn đơn 50 này được chia thành hai dây dẫn nhánh là 136 và 138. VDD1 mà được cấp vào dây dẫn nhánh thứ nhất 136 thì được cấp vào đường VDD thứ nhất 31 trên tấm nền hiển thị 100. VDD2 mà được cấp vào dây dẫn nhánh thứ hai 138 thì được cấp vào đường VDD thứ hai 32 trên tấm nền hiển thị 100.

Dây dẫn đơn đầu vào 50 trên Fig.11B cần được thiết kế để có điện trở nhỏ nhất. Dòng điện I_t đi qua điện trở R_t của dây dẫn đơn đầu vào 50 này là $I_t = I_1 + I_2$. Điện áp tại nút X bằng $(V_x) = R_t * I_t = R_t * (I_1 + I_2)$. Dòng điện I_1 mà đi qua dây dẫn nhánh thứ nhất 136 có thể gây ra sự thay đổi ở VDD1 mà được cấp vào các điểm ảnh con trong pha ghi dữ liệu và pha cảm biến. Do đó, điện trở R_t của dây dẫn đơn đầu vào 50 cần được làm nhỏ hơn 1 % của các điện trở R_1 và R_2 của các dây dẫn nhánh 136 và 138 để hạn chế các thay đổi ở VDD2, mà bị gây ra bởi dòng điện I_1 đi qua dây dẫn nhánh 136, xuống dưới 1 %. Tuy nhiên, sáng chế không bị giới hạn ở trường hợp này.

Fig.12 là hình vẽ thể hiện đường VDD thứ nhất và đường VDD thứ hai theo một phương án ví dụ của sáng chế.

Như được thể hiện trên Fig.12, đường VDD thứ nhất 31 được tạo ra với mẫu dạng lưới trên mảng điểm ảnh trong vùng hoạt động AA mà ở đó các hình ảnh được hiển thị, và được nối với tất cả các điểm ảnh con. Mạch chuyển mạch VDD 30 nối đường VDD thứ nhất 31, mà VDD1 được cấp vào đó trong pha điều khiển, đến các điểm ảnh con. Mạch chuyển mạch VDD 30 ngắt đường VDD thứ hai 32 khỏi các điểm ảnh con này trong pha điều khiển.

Đường VDD thứ hai 32 bao gồm các đường VDD từ 321 đến 324 mà được tạo ra trên các dòng điểm ảnh riêng lẻ. Các đường VDD từ 321 đến 324 này được phân cách

giữa các dòng điểm ảnh. Trong pha ghi dữ liệu và pha cảm biến, thì mạch chuyển mạch VDD 30 nối các điểm ảnh con 101 trên dòng điểm ảnh thứ nhất đến đường VDD 321 ở vị trí 2-1, mà VDD2 được cấp vào đó. Mạch chuyển mạch VDD 30 nối các điểm ảnh con 101 trên dòng điểm ảnh thứ hai đến đường VDD 322 ở vị trí 2-2, mà VDD2 được cấp vào đó. Trong pha ghi dữ liệu và pha cảm biến, thì mạch chuyển mạch VDD 30 tuần tự nối các đường VDD thứ hai từ 321 đến 324 vào các dòng điểm ảnh riêng lẻ, từng cặp một. Mạch chuyển mạch VDD 30 ngắt đường VDD thứ nhất 31 khỏi các điểm ảnh con mà hoạt động trong pha ghi dữ liệu và pha cảm biến.

Fig.13 là hình vẽ thể hiện một ví dụ mà trong đó các điểm ảnh trên tất cả các dòng điểm ảnh được điều khiển bởi VDD chung. Fig.14 là hình vẽ thể hiện ví dụ mà trong đó VDD mà được cấp vào các dòng điểm ảnh trong pha cảm biến, và VDD mà được cấp vào các dòng điểm ảnh trong pha điều khiển, là tách biệt nhau.

Như được thể hiện trên Fig.13, VDD chung mà được xuất ra từ mạch công suất 150 là được cấp qua điện trở vào Rin đến các điểm ảnh con 132 mà hoạt động trong pha điều khiển. VDD chung này cũng được cấp qua điện trở vào Rin đến các điểm ảnh con 131 mà hoạt động trong pha xoá, pha cảm biến, hoặc pha ghi dữ liệu. Trong trường hợp này, điện áp rơi của VDD mà được cấp vào các điểm ảnh con 131 mà hoạt động trong pha xoá, pha cảm biến, hoặc pha ghi dữ liệu, là được tăng lên bởi việc các điểm ảnh con 132 hoạt động trong pha điều khiển. Trên Fig.13, “ I_{dr} ” là dòng điện đi qua các phần tử điều khiển của các điểm ảnh con 132 mà hoạt động trong pha điều khiển, và “ I_{sc} ” là dòng điện đi qua các phần tử điều khiển của các điểm ảnh con 131 mà hoạt động trong pha xoá, pha cảm biến, hoặc pha ghi dữ liệu. Nếu $I_{sc} = I_{dr}$, thì điện áp Vsc mà được cấp đến các điểm ảnh con 131 trên Fig.13 là $V_{sc} = V_{DDPMIC} - (I_{sc} * N * M * \text{số lượng điểm ảnh con} * R_{in})$. Ở đây, V_{DDPMIC} là VDD được xuất ra từ mạch công suất 150. $N*M$ là độ phân giải của tấm nền hiển thị 100.

Như được thể hiện trên Fig.14, mạch công suất 150 cấp VDD2 vào đường VDD thứ hai 32 trong pha xoá, pha cảm biến, hoặc pha ghi dữ liệu, nhờ sử dụng phần tử chuyển mạch VDD. Khi VDD2 được cấp qua đường VDD thứ hai 32 vào các điểm ảnh con mà được sắp xếp trên một dòng điểm ảnh, thì VDD1 cho pha điều khiển là được cấp vào các điểm ảnh con trên các dòng điểm ảnh còn lại mà không phải là dòng điểm ảnh được cấp VDD2.

Như được thể hiện trên Fig.14, VDD2 mà được xuất ra từ mạch công suất 150 là được cấp qua điện trở vào thứ nhất Rin1 vào các điểm ảnh con 141 mà hoạt động trong pha xoá, pha cảm biến, hoặc pha ghi dữ liệu. VDD1 cho pha điều khiển mà được xuất ra từ mạch công suất 150 là được cấp qua điện trở vào thứ hai Rin2 đến các điểm ảnh con 142 mà hoạt động trong pha điều khiển. Nếu $I_{sc} = I_{dr}$, thì điện áp Vsc mà được cấp vào các điểm ảnh con 141 trên Fig.14 là $V_{sc} = V_{DDPMIC} - (I_{sc} * R_{in1})$. Do đó, như có thể thấy trên Fig.14, không có sự sụt áp nào bị gây ra bởi điện áp rơi vì VDD2 mà được cấp vào các điểm ảnh con 141 là không bị ảnh hưởng bởi các điểm ảnh con khác.

Fig.15 là hình vẽ thể hiện sơ đồ mạch điện của mạch chuyển mạch VDD và mạch điện điểm ảnh theo một phương án ví dụ của sáng chế. Fig.16 là hình vẽ thể hiện biểu đồ dạng sóng trong pha cảm biến điểm ảnh con trong khoảng thời gian xoá màn. Fig.17 là hình vẽ thể hiện ví dụ mà trong đó dữ liệu khung trước được ghi lại vào điểm ảnh con trong khoảng thời gian xoá màn. Fig.18 là hình vẽ thể hiện biểu đồ dạng sóng trong pha ghi dữ liệu vào điểm ảnh con trong khoảng thời gian hoạt động.

Như được thể hiện trên các hình vẽ từ Fig.15 đến Fig.18, mạch chuyển mạch VDD 30 bao gồm phần tử chuyển mạch thứ nhất M1 và phần tử chuyển mạch thứ hai M2 được nối với điểm ảnh con thứ nhất 101A và điểm ảnh con thứ hai 101B lân cận

nhau. Điểm ảnh con thứ nhất 101A và điểm ảnh con thứ hai 101B được nối với các đường dữ liệu 102 khác nhau và được nối chung đến các đường nối cổng từ 41 đến 43.

Theo sáng chế, các phần tử chuyển mạch VDD là M1 và M2 của mạch chuyển mạch VDD 30 là được dùng chung bởi điểm ảnh con thứ nhất 101A và điểm ảnh con thứ hai 101B, nên số lượng phần tử chuyển mạch cần thiết cho mạch chuyển mạch VDD 30 có thể được giảm, và diện tích cần thiết cho mạch chuyển mạch VDD 30 có thể được giảm.

Mạch điện điểm ảnh này bao gồm phần tử phát sáng EL, phần tử điều khiển DT, tụ điện tích trữ Cst, và các phần tử chuyển mạch từ T1 đến T4. Các phần tử chuyển mạch VDD là M1 và M2, các phần tử chuyển mạch từ T1 đến T4, và các phần tử điều khiển DT của mạch điện điểm ảnh, là có thể được thực hiện bằng các PMOS TFT.

Các phần tử phát sáng EL của các điểm ảnh con phát ra ánh sáng trong pha điều khiển DRV mà trong đó dòng điện I_{ds} đi qua các phần tử điều khiển DT. Pha điều khiển DRV chiếm gần hết 1 khung, ngoại trừ pha ghi dữ liệu WRA của khoảng thời gian hoạt động AT và pha xoá INI, pha cảm biến SEN, và pha ghi dữ liệu WRV của khoảng thời gian xoá màn hình VB.

Như được thể hiện trên Fig.16, khoảng thời gian xoá màn hình VB bao gồm pha xoá INI, pha cảm biến SEN, pha ghi dữ liệu WRV, và pha điều khiển DRV. Như được thể hiện trên Fig.18, khoảng thời gian hoạt động AT bao gồm pha ghi dữ liệu WRA và pha điều khiển DRV. Trong pha ghi dữ liệu WRA của điểm ảnh con mà được cảm biến trong khoảng thời gian hoạt động AT tiếp sau khoảng thời gian xoá màn hình VB, thì dữ liệu khung hiện tại được ghi vào điểm ảnh con đó. Ngược lại, trong pha ghi dữ liệu WRV của khoảng thời gian xoá màn hình VB, thì dữ liệu khung trước được ghi lại vào điểm ảnh con đó. Điều này có nghĩa là dữ liệu mà được ghi vào điểm ảnh con mà

được cảm biến trong khoảng thời gian hoạt động AT trước đó, và dữ liệu mà được ghi trong khoảng thời gian xoá màn hình VB, là giống nhau.

Phần tử chuyển mạch VDD thứ nhất M1 thông trong pha điều khiển DRV đáp lại tín hiệu EM là EM(N). Phần tử chuyển mạch VDD thứ nhất M1 nối đường VDD thứ nhất 31 đến các điểm ảnh con trong pha điều khiển DRV và cấp VDD1 đến các phần tử điều khiển DT và các tụ điện tích trữ Cst của các điểm ảnh con đó. Phần tử chuyển mạch VDD thứ nhất M1 bao gồm cổng được nối với đường nối cổng thứ ba 43 mà tín hiệu EM là EM(N) được cấp vào đó, điện cực thứ nhất được nối với đường VDD thứ nhất 31, và điện cực thứ hai được nối với các phần tử điều khiển DT và các tụ điện tích trữ Cst của các mạch điện điểm ảnh.

Phần tử chuyển mạch VDD thứ hai M2 thông đáp lại tín hiệu quét thứ nhất SCANA(N). Phần tử chuyển mạch VDD thứ hai M2 nối đường VDD thứ hai 32 đến các điểm ảnh con trong pha ghi dữ liệu hoặc pha cảm biến và cấp VDD2 đến các phần tử điều khiển DT và các tụ điện tích trữ Cst của các điểm ảnh con đó. Phần tử chuyển mạch VDD thứ hai M2 bao gồm cổng được nối với đường nối cổng thứ nhất 41 mà tín hiệu quét thứ nhất SCANA(N) được cấp vào đó, điện cực thứ nhất được nối với đường VDD thứ hai 32, và điện cực thứ hai được nối với các phần tử điều khiển DT và các tụ điện tích trữ Cst của các mạch điện điểm ảnh.

Phần tử phát sáng EL của mạch điện điểm ảnh có thể được thực hiện dưới dạng OLED. OLED này bao gồm các lớp hợp chất hữu cơ được tạo ra giữa anôt và catôt. Các lớp hợp chất hữu cơ này có thể bao gồm, nhưng không chỉ giới hạn ở, lớp tiêm lỗ trống HIL (Hole Injection Layer), lớp vận chuyển lỗ trống HTL (Hole Transport Layer), lớp phát xạ EML (EMission Layer), lớp vận chuyển electron ETL (Electron Transport Layer), và lớp tiêm electron EIL (Electron Injection Layer). Khi OLED này được làm thông, thì lỗ trống mà đi qua lớp vận chuyển lỗ trống HTL và electron mà đi

qua lớp vận chuyển electron ETL sẽ di chuyển đến lớp phát xạ EML, và tạo ra exciton. Kết quả là lớp phát xạ EML tạo ra ánh sáng nhìn thấy được. OLED này phát ra ánh sáng nhờ dòng điện mà được sinh ra trong pha điều khiển DRV và được điều chỉnh bởi điện áp cổng-nguồn Vgs của phần tử điều khiển DT. Anôt của OLED này được nối với phần tử chuyển mạch thứ ba T3 và phần tử chuyển mạch thứ tư T4 qua nút thứ ba n3. Catôt của OLED này được nối với điện cực VSS mà VSS được cấp vào đó. Trong pha điều khiển, thì đường đi của dòng điện của OLED là được chuyển mạch bởi phần tử chuyển mạch VDD thứ nhất M1 và phần tử chuyển mạch thứ ba T3 của mạch điện điểm ảnh.

Điện cực thứ nhất của tụ điện tích trữ Cst được nối với đường VDD thứ hai 32 qua mạch chuyển mạch VDD 30 trong pha ghi dữ liệu và pha cảm biến, và được nối với đường VDD thứ nhất 31 qua mạch chuyển mạch VDD 30 trong pha điều khiển. Điện cực thứ hai của tụ điện tích trữ Cst được nối với cổng của phần tử điều khiển DT, điện cực thứ nhất của phần tử chuyển mạch thứ nhất T1, và điện cực thứ hai của phần tử chuyển mạch thứ hai T2 qua nút thứ nhất n1.

Phần tử chuyển mạch thứ nhất T1 thông đáp lại tín hiệu quét thứ hai SCANB(N) trong pha cảm biến. Phần tử chuyển mạch thứ nhất T1 này nối nút thứ nhất n1 đến nút thứ hai n2 trong pha cảm biến. Nút thứ hai n2 được nối với điện cực thứ hai của phần tử chuyển mạch thứ nhất T2, điện cực thứ hai của phần tử điều khiển D2, và điện cực thứ nhất của phần tử chuyển mạch thứ ba T3. Phần tử chuyển mạch thứ nhất T1 bao gồm cổng được nối với đường nối cổng thứ hai 42 mà tín hiệu quét thứ hai là SCANB(N) được cấp vào đó, điện cực thứ nhất được nối với nút thứ nhất n1, và điện cực thứ hai được nối với nút thứ hai n2.

Phần tử chuyển mạch thứ hai T2 thông đáp lại tín hiệu quét thứ nhất SCANA(N) trong pha ghi dữ liệu WRA của khoảng thời gian hoạt động AT và pha xoá INI, pha

cảm biến SEN, và pha ghi dữ liệu WRV của khoảng thời gian xoá màn hình VB, và nối đường dữ liệu 102 đến nút thứ nhất n1. Phần tử chuyển mạch thứ hai T2 bao gồm công được nối với đường nối công thứ nhất 41 mà tín hiệu quét thứ nhất là SCANA(N) được cấp vào đó, điện cực thứ nhất được nối với đường dữ liệu 102, và điện cực thứ hai được nối với nút thứ nhất n1.

Phần tử chuyển mạch thứ ba T3 thông đáp lại tín hiệu EM là EM(N) trong pha điều khiển DRV và nối nút thứ hai n2 đến nút thứ ba n3. Phần tử chuyển mạch thứ ba T3 bao gồm công được nối với đường nối công thứ ba 43 mà tín hiệu EM là EM(N) được cấp vào đó, điện cực thứ nhất được nối với nút thứ hai n2, và điện cực thứ hai được nối với anôt của phần tử phát sáng EL thông qua nút thứ ba n3.

Phần tử chuyển mạch thứ tư T4 thông đáp lại tín hiệu quét thứ nhất SCANA(N) trong pha ghi dữ liệu WRA của khoảng thời gian hoạt động AT và pha xoá INI, pha cảm biến SEN, và pha ghi dữ liệu WRV của khoảng thời gian xoá màn hình VB, và nối dây dẫn Vini đến nút thứ ba n3. Phần tử chuyển mạch thứ tư T4 nối dây dẫn Vini đến anôt của phần tử phát sáng EL trong pha xoá INI, pha cảm biến SEN, và các pha ghi dữ liệu là WRA và WRV để phóng điện cho điện dung ký sinh của phần tử phát sáng EL, nhờ đó ngăn chặn tình trạng nhoe chuyển động của điểm ảnh con. Phần tử chuyển mạch thứ tư T4 bao gồm công được nối với đường nối công thứ nhất 41, điện cực thứ nhất được nối với dây dẫn Vini, và điện cực thứ hai được nối với nút thứ ba n3.

Như được thể hiện trên Fig.16 và Fig.17, trong khoảng thời gian xoá màn hình VB, thì tín hiệu quét thứ nhất SCANA(N) được tạo ra dưới dạng xung điện áp mở cổng để xác định pha xoá INI, pha cảm biến SEN, và pha ghi dữ liệu WRV. Trong khoảng thời gian xoá màn hình VB này, thì tín hiệu quét thứ hai SCANB(N) được tạo ra dưới dạng xung điện áp mở cổng để xác định pha cảm biến SEN. Tín hiệu quét thứ hai SCANB(N) được tạo ra tại điện áp mở cổng chỉ trong pha cảm biến SEN và được giữ

tại điện áp đóng cổng trong thời gian còn lại của khoảng thời gian xoá màn hình VB và trong khoảng thời gian hoạt động AT. Tín hiệu EM là EM(N) được tạo ra dưới dạng xung điện áp đóng cổng trong pha xoá INI, pha cảm biến SEN, và pha ghi dữ liệu WRV của khoảng thời gian xoá màn hình VB, và được tạo ra tại điện áp mở cổng trong pha điều khiển DRV.

Trong pha xoá INI, như được thể hiện trên Fig.21, thì phần tử chuyển mạch VDD thứ hai M2, phần tử chuyển mạch thứ hai T2, và phần tử chuyển mạch thứ tư T4 của mạch điện điểm ảnh thông đáp lại tín hiệu quét thứ nhất SCANA(N). Trong pha xoá INI, thì Vini được cấp vào đường dữ liệu 102. Theo đó, trong pha xoá INI, thì điện cực thứ nhất của tụ điện tích trữ Cst của mạch điện điểm ảnh và điện cực thứ nhất của phần tử điều khiển DT được xoá về VDD2 trừ đi điện áp rơi, và nút thứ nhất n1 và nút thứ ba n3 được xoá về Vini.

Trong pha cảm biến SEN, như được thể hiện trên Fig.21, thì phần tử chuyển mạch VDD thứ hai M2 và các phần tử chuyển mạch là thứ nhất T1, thứ hai T2, và thứ tư T4 của mạch điện điểm ảnh thông đáp lại các tín hiệu quét SCANA(N) và SCANB(N). Trong pha cảm biến INI, thì lượng VDD2 trừ đi điện áp rơi được cấp vào điện cực thứ nhất của tụ điện tích trữ Cst của mạch điện điểm ảnh và điện cực thứ nhất của phần tử điều khiển DT, và chúng vẫn thông cho đến khi điện áp cổng-nguồn Vgs của phần tử điều khiển DT đạt điện áp ngưỡng Vth, và điện áp ngưỡng Vth này được lưu giữ ở tụ điện tích trữ Cst. Điện áp ngưỡng Vth của phần tử điều khiển DT, mà được cảm biến trong pha cảm biến SEN, là được chuyển đổi thành dữ liệu số ở bộ phận cảm biến 20 qua phần tử chuyển mạch thứ nhất T1 và phần tử chuyển mạch thứ hai T2 và đường dữ liệu 102, và sau đó được truyền đến bộ phận bù 131.

Trong pha ghi dữ liệu WRV, thì phần tử chuyển mạch VDD thứ hai M2 và các phần tử chuyển mạch là thứ nhất T1, thứ hai T2, và thứ tư T4 của mạch điện điểm ảnh

thông đáp lại tín hiệu quét thứ nhất SCANA(N). Trong pha ghi dữ liệu WRV này, thì điện áp dữ liệu Vdata của khung trước được cấp vào đường dữ liệu 102, và dữ liệu của hình ảnh đầu vào được ghi vào điểm ảnh con đó. Trong pha ghi dữ liệu WRV, thì điện áp dữ liệu Vdata+Vth, mà được tạo ra bằng cách bù điện áp dữ liệu Vdata với một lượng bằng điện áp ngưỡng Vth của phần tử điều khiển DT, là được lưu giữ ở tụ điện tích trữ Cst. Trong pha ghi dữ liệu WRV, thì Vgs của phần tử điều khiển DT thay đổi đến điện áp Vdata+Vth mà được lưu giữ ở tụ điện tích trữ Cst. Trong pha ghi dữ liệu WRV, thì dữ liệu mà được ghi vào điểm ảnh con là giống như dữ liệu khung trước của khoảng thời gian hoạt động trước đó. Dữ liệu này là dữ liệu khung trước như được thể hiện trên Fig.17.

Trong pha điều khiển DRV của khoảng thời gian xoá màn hình VB, thì phần tử chuyển mạch VDD thứ nhất M1 và phần tử chuyển mạch thứ ba T3 của mạch điện điểm ảnh thông đáp lại tín hiệu EM là EM(N). Trong trường hợp này, phần tử điều khiển DT tạo ra dòng điện Ids nhờ điện áp cổng-nguồn Vgs. Phần tử phát sáng EL bật và phát ra ánh sáng nhờ dòng điện Ids từ phần tử điều khiển DT. VDD1 mà được cấp vào mạch điện điểm ảnh trong pha điều khiển DRV bao gồm lượng sụt áp α gây ra bởi điện áp rơi. Trong pha điều khiển DRV, khi lượng VDD1- α được cấp vào điện cực thứ nhất của tụ điện tích trữ Cst và điện cực thứ nhất của phần tử điều khiển DT, thì điện áp tại nút thứ nhất n1 giảm một lượng α , và không gây ra sự thay đổi nào ở Vgs của phần tử điều khiển DT. Do đó, phần tử phát sáng EL được điều khiển mà không bị hiệu ứng điện áp rơi trong pha điều khiển DRV.

Như được thể hiện trên Fig.17, dữ liệu khung trước được ghi vào điểm ảnh con PIX(N) trong khoảng thời gian hoạt động thứ (N-1) là AT(N-1). Điểm ảnh con PIX(N) là điểm ảnh con tùy ý để cảm biến trong khoảng thời gian xoá màn hình VB. Sau khi dữ liệu được ghi vào tất cả các điểm ảnh trong khoảng thời gian hoạt động thứ (N-

1) là $AT(N-1)$, khi điểm ảnh con $PIX(N)$ được xoá và sau đó được cảm biến trong khoảng thời gian xoá màn hình thứ $(N-1)$ là $VB(N-1)$, thì dữ liệu đó được xoá khỏi điểm ảnh con $PIX(N)$ và do đó điểm ảnh con $PIX(N)$ tắt. Trong 1 khung mà trong đó có khoảng thời gian xoá màn hình $VB(N-1)$, thì dữ liệu giống như dữ liệu khung trước cần được ghi lại vào điểm ảnh con $PIX(N)$ sau pha cảm biến SEN của khoảng thời gian xoá màn hình $VB(N-1)$ để độ sáng của điểm ảnh con $PIX(N)$ được cảm biến có thể được giữ không đổi.

Như được thể hiện trên Fig.18, khoảng thời gian hoạt động AT bao gồm pha ghi dữ liệu WRA mà được xác định bởi tín hiệu quét thứ nhất $SCANA(N)$, và pha điều khiển WRA mà được xác định bởi tín hiệu EM là $EM(N)$.

Trong khoảng thời gian hoạt động AT, thì tín hiệu quét thứ nhất $SCANA(N)$ được tạo ra dưới dạng xung điện áp mở cổng để xác định pha ghi dữ liệu WRA xấp xỉ 1 chu kỳ dòng. Trong pha ghi dữ liệu WRA, thì tín hiệu quét thứ hai $SCANB(N)$ và tín hiệu EM là $EM(N)$ là điện áp đóng cổng. Tín hiệu quét thứ hai $SCANB(N)$ được giữ tại điện áp đóng cổng trong khoảng thời gian hoạt động AT. Như được thể hiện trên Fig.19, phần tử chuyển mạch VDD thứ hai M2 và phần tử chuyển mạch thứ hai T2 thông trong pha ghi dữ liệu WRV. Trong pha ghi dữ liệu WRV, thì điện áp dữ liệu Vdata của dữ liệu khung hiện tại được cấp vào đường dữ liệu 102, và dữ liệu được ghi vào điểm ảnh con. Điện áp dữ liệu Vdata này là bằng $VDD-(DATA-V_{th})$. DATA là điện áp tương ứng với mức xám trong dữ liệu. Do đó, VDD2 được cấp vào tụ điện tích trữ Cst và điện cực thứ nhất của phần tử điều khiển DT, và điện áp dữ liệu Vdata được cấp vào nút thứ nhất mà được nối với điện cực thứ hai của tụ điện tích trữ Cst và cổng của phần tử điều khiển.

Trong pha điều khiển DRV của khoảng thời gian hoạt động AT, như được thể hiện trên Fig.19, thì phần tử chuyển mạch VDD thứ nhất M1 và phần tử chuyển mạch

thứ ba T3 thông đáp lại tín hiệu EM là EM(N). Trong trường hợp này, phân tử điều khiển DT tạo ra dòng điện I_{ds} nhờ điện áp cổng-nguồn V_{gs} . Phân tử phát sáng EL bật và phát ra ánh sáng nhờ dòng điện I_{ds} từ phân tử điều khiển DT. VDD1 mà được cấp vào mạch điện điểm ảnh trong pha điều khiển DRV bao gồm lượng sụt áp α gây ra bởi điện áp rơi. Trong pha điều khiển DRV, khi lượng VDD1- α được cấp vào điện cực thứ nhất của tụ điện tích trữ Cst và điện cực thứ nhất của phân tử điều khiển DT, thì điện áp tại nút thứ nhất n1 giảm một lượng α , và không gây ra sự thay đổi nào ở V_{gs} của phân tử điều khiển DT. Do đó, phân tử phát sáng EL được điều khiển mà không bị hiệu ứng điện áp rơi trong pha điều khiển DRV.

Fig.20 là hình vẽ thể hiện VDD được cấp vào mạch điện điểm ảnh trong pha ghi dữ liệu WRA hoặc WRB và pha điều khiển DRV, và điện áp của tụ điện tích trữ.

Như được thể hiện trên Fig.20, VDD2=VDD được cấp vào điện cực thứ nhất của tụ điện tích trữ Cst và điện cực thứ nhất của phân tử điều khiển DT, và $V_{data} = VDD - (DATA - V_{th})$ được cấp vào điện cực thứ hai của tụ điện tích trữ Cst. Do đó, điện áp của tụ điện tích trữ Cst là $V_{gs} = DATA + V_{th}$.

Trong pha điều khiển DRV, thì VDD1=VDD- α , tức VDD trừ đi lượng sụt áp α gây ra bởi điện áp rơi, là được cấp vào điện cực thứ nhất của tụ điện tích trữ Cst và điện cực thứ nhất của phân tử điều khiển DT, và điện cực thứ hai của tụ điện tích trữ Cst thì thả nổi bởi vì phân tử chuyển mạch thứ nhất T1 và phân tử chuyển mạch thứ hai T2 đã được ngắt. Do nút thứ nhất n1 là thả nổi, nên điện áp điện cực thứ hai của tụ điện tích trữ Cst thay đổi một lượng α khi điện áp điện cực thứ nhất của tụ điện tích trữ Cst thay đổi một lượng α . Theo đó, sự chênh lệch điện thế giữa hai đầu của tụ điện tích trữ Cst được duy trì ngay cả khi VDD thay đổi trong pha điều khiển DRV. Do đó, V_{gs} được giữ tại điện áp giống như được lưu giữ trong pha cảm biến.

Fig.22 là hình vẽ thể hiện khoảng thời gian hoạt động và khoảng thời gian xoá màn hình theo tiêu chuẩn định thời hiển thị của VESA (Video Electronics Standards Association - hiệp hội tiêu chuẩn điện tử video).

Như được thể hiện trên Fig.22, tín hiệu đồng bộ màn hình Vsync xác định 1 khung. Tín hiệu đồng bộ dòng Hsync xác định 1 chu kỳ dòng. Tín hiệu cho phép dữ liệu DE xác định thời lượng của dữ liệu hợp lệ mà bao gồm dữ liệu điểm ảnh cần được hiển thị trên màn hình.

Tín hiệu cho phép dữ liệu DE này được đồng bộ với dữ liệu hợp lệ cần được hiển thị trên mảng điểm ảnh của tám nền hiển thị 100. 1 khoảng cách xung của tín hiệu cho phép dữ liệu DE là 1 chu kỳ dòng, và phần logic mức cao của tín hiệu cho phép dữ liệu DE này biểu thị sự định thời nhập dữ liệu của 1 dòng điểm ảnh. 1 chu kỳ dòng là thời gian cần thiết để ghi dữ liệu vào 1 dòng điểm ảnh gồm các điểm ảnh trên tám nền hiển thị 100.

Bộ điều khiển định thời 130 nhận tín hiệu cho phép dữ liệu DE và dữ liệu của hình ảnh đầu vào trong khoảng thời gian hoạt động AT. Tín hiệu cho phép dữ liệu DE và dữ liệu ảnh đầu vào không được cung cấp trong khoảng thời gian xoá màn hình VB. Trong khoảng thời gian hoạt động AT, thì bộ điều khiển định thời 130 nhận 1 khung dữ liệu cần được ghi vào tất cả các điểm ảnh. 1 khung là tổng của khoảng thời gian hoạt động AT và khoảng thời gian xoá màn hình VB.

Như có thể thấy từ tín hiệu cho phép dữ liệu DE, thiết bị hiển thị này không nhận dữ liệu vào nào trong khoảng thời gian xoá màn hình VB. Khoảng thời gian xoá màn hình VB bao gồm thời gian đồng bộ màn hình VS, thêm trước màn hình FP, và thêm sau màn hình BP. Thời gian đồng bộ màn hình VS là khoảng thời gian từ sườn xuống của Vsync đến sườn lên, nó biểu thị thời điểm bắt đầu (hoặc kết thúc) của hình ảnh. Thêm trước màn hình FP là khoảng thời gian giữa sườn xuống của DE cuối, mà là thời điểm dữ liệu của dòng

cuối cùng của một khung, và điểm bắt đầu của khoảng thời gian xoá màn hình VB. Thêm sau màn hình BP là khoảng thời gian giữa điểm kết thúc của khoảng thời gian xoá màn hình VB và sườn lên của DE đầu, mà là thời điểm dữ liệu của dòng đầu tiên của một khung.

Như đã mô tả trên đây, theo sáng chế, thì điện áp điều khiển VDD được chia thành $VDD=VDD1$ cho pha điều khiển và $VDD=VDD2$ cho pha cảm biến và pha ghi dữ liệu, và những sự biến động về các đặc tính điện của các điểm ảnh con là được bù bằng cách bù ngoài. Theo sáng chế, khi dữ liệu được ghi vào các điểm ảnh con trong khoảng thời gian hoạt động và các đặc tính điện của các điểm ảnh con được cảm biến trong khoảng thời gian xoá màn hình, thì $VDD(=VDD1)$ được cấp vào các điểm ảnh con đó. Theo đó, thiết bị hiển thị điện phát quang theo sáng chế sẽ ngăn chặn những sự biến động về điện áp cổng-nguồn V_{gs} của các phần tử điều khiển của các điểm ảnh con riêng lẻ mà không bị hiệu ứng điện áp rơi trong pha cảm biến và pha ghi dữ liệu, và có thể cảm biến chính xác các đặc tính điện của các phần tử điều khiển của các điểm ảnh con riêng lẻ vì không có hiệu ứng điện áp rơi trong pha cảm biến.

Tuy sáng chế đã được mô tả dựa vào một số phương án minh hoạ, nhưng cần hiểu rằng các phương án cải biến khác có thể được những người có hiểu biết trung bình trong lĩnh vực tạo ra mà không nằm ngoài phạm vi và nguyên lý của sáng chế. Cụ thể hơn, những phương án biến thể và cải biến khác nhau có thể được tạo ra đối với những bộ phận thành phần và/hoặc kiểu bố trí theo sáng chế mà không nằm ngoài phạm vi của phần bộc lộ, những hình vẽ và những điểm yêu cầu bảo hộ kèm theo. Ngoài những phương án biến thể và cải biến đối với những bộ phận thành phần và/hoặc kiểu bố trí đó, thì những người có hiểu biết trung bình trong lĩnh vực cũng sẽ nhận thấy những ứng dụng khác của sáng chế.

Các phương án khác nhau được mô tả ở trên có thể được kết hợp để tạo ra các phương án khác.

Thay đổi này và thay đổi khác có thể được thực hiện cho các phương án về phần mô tả chi tiết ở trên. Nói chung là, trong các điểm yêu cầu bảo hộ sau, các thuật ngữ được sử dụng không nên được tạo ra để giới hạn các điểm yêu cầu bảo hộ ở các phương án cụ thể được bộc lộ trong bản mô tả và các điểm yêu cầu bảo hộ, nhưng nên được tạo ra để bao gồm toàn bộ các phương án có thể cùng với đầy đủ phạm vi các phương án tương đương mà các điểm yêu cầu bảo hộ này được nêu ở đó. Do đó, các điểm yêu cầu bảo hộ không bị giới hạn bởi sáng chế.

YÊU CẦU BẢO HỘ

1. Tấm nền hiển thị, để hiển thị dữ liệu khung trong chu kỳ khung mà bao gồm khoảng thời gian hoạt động và khoảng thời gian xoá, và điều chế dữ liệu của hình ảnh đầu vào dựa trên kết quả cảm biến các đặc tính điện của các điểm ảnh trong khoảng thời gian xoá này, trong đó tấm nền hiển thị này bao gồm:

điểm ảnh con, điểm ảnh con này bao gồm phần tử phát sáng và phần tử điều khiển được tạo cấu hình để điều khiển phần tử phát sáng này để phát ra ánh sáng dựa trên dòng điện trong phần tử điều khiển trong pha điều khiển; và

mạch chuyển mạch công suất được tạo cấu hình để cấp điện áp điều khiển thứ nhất vào điểm ảnh con này trong pha điều khiển trong khoảng thời gian hoạt động và khoảng thời gian xoá, và cấp điện áp điều khiển thứ hai vào điểm ảnh con này trong pha ghi dữ liệu của khoảng thời gian hoạt động và trong pha xoá, pha cảm biến, và pha ghi dữ liệu của khoảng thời gian xoá.

2. Tấm nền hiển thị theo điểm 1, trong đó điện áp điều khiển thứ nhất được cấp vào đường cấp nguồn thứ nhất, và điện áp điều khiển thứ hai được cấp vào đường cấp nguồn thứ hai tách biệt với đường cấp nguồn thứ nhất.

3. Tấm nền hiển thị theo điểm 1, trong đó điểm ảnh con còn bao gồm tụ điện được nối với phần tử điều khiển, điện áp điều khiển thứ nhất được cấp vào điện cực thứ nhất của tụ điện này và điện cực thứ nhất của phần tử điều khiển trong pha điều khiển của khoảng thời gian hoạt động và khoảng thời gian xoá, và điện áp điều khiển thứ hai được cấp vào điện cực thứ nhất của tụ điện này trong pha xoá, pha cảm biến và pha ghi dữ liệu của khoảng thời gian xoá,

trong đó điện cực thứ hai của tụ điện của điểm ảnh con được nối với cổng của phần tử điều khiển qua nút thứ nhất, và điện cực thứ nhất của phần tử điều khiển được nối với điện cực thứ nhất của tụ điện này, và điện cực thứ hai của phần tử điều khiển được nối với nút thứ hai.

4. Tấm nền hiển thị theo điểm 3, trong đó tấm nền hiển thị này còn bao gồm:

đường cấp nguồn thứ nhất mà điện áp điều khiển thứ nhất được cấp vào đó, và được nối chung đến các điểm ảnh con của tất cả các dòng điểm ảnh; và

các đường cấp nguồn thứ hai mà điện áp điều khiển thứ hai được cấp vào đó, và được phân cách giữa các dòng điểm ảnh.

5. Tấm nền hiển thị theo điểm 4, trong đó mạch chuyển mạch công suất bao gồm:

phần tử chuyển mạch điện áp điều khiển điểm ảnh thứ nhất mà thông trong pha điều khiển đáp lại tín hiệu chuyển mạch phát xạ mà xác định thời lượng của pha điều khiển và nối đường cấp nguồn thứ nhất đến điểm ảnh con; và

phần tử chuyển mạch điện áp điều khiển điểm ảnh thứ hai mà thông đáp lại tín hiệu quét thứ nhất mà xác định thời lượng của pha ghi dữ liệu của khoảng thời gian hoạt động và thời lượng của pha xoá, pha cảm biến, và pha ghi dữ liệu của khoảng thời gian xoá, và nối đường cấp nguồn thứ nhất đến điểm ảnh con.

6. Tấm nền hiển thị theo điểm 5, trong đó điểm ảnh con còn bao gồm:

phần tử chuyển mạch thứ nhất mà thông đáp lại tín hiệu quét thứ hai mà xác định thời lượng của pha cảm biến và nối nút thứ nhất đến nút thứ hai;

phần tử chuyển mạch thứ hai mà thông đáp lại tín hiệu quét thứ nhất và nối đường dữ liệu đến nút thứ nhất;

phần tử chuyển mạch thứ ba mà thông đáp lại tín hiệu chuyển mạch phát xạ và nối nút thứ hai đến nút thứ ba; và

phần tử chuyển mạch thứ tư mà thông đáp lại tín hiệu quét thứ nhất và nối đường cấp nguồn thứ ba, mà điện áp xoá định trước được cấp vào đó, đến nút thứ ba,

trong đó nút thứ ba được nối với phần tử chuyển mạch thứ ba, phần tử chuyển mạch thứ tư, và anốt của phần tử phát sáng, và điện áp dữ liệu của hình ảnh đầu vào được cấp vào đường dữ liệu trong pha ghi dữ liệu, và điện áp xoá được cấp vào đường dữ liệu trong pha xoá.

7. Tầm nền hiển thị theo điểm 1, trong đó, trong pha ghi dữ liệu của khoảng thời gian xoá và pha điều khiển dữ liệu của khoảng thời gian hoạt động trước đó, thì cùng một dữ liệu khung trước đó được ghi vào điểm ảnh con cần được cảm biến trong khoảng thời gian xoá, và trong pha ghi dữ liệu của khoảng thời gian hoạt động tiếp theo, thì dữ liệu khung hiện tại được ghi vào điểm ảnh con được cảm biến đó.

8. Thiết bị hiển thị điện phát quang, trong đó thiết bị này bao gồm:

tầm nền hiển thị, mà hiển thị dữ liệu khung trong chu kỳ khung bao gồm khoảng thời gian hoạt động và khoảng thời gian xoá, và điều biến dữ liệu của hình ảnh đầu vào dựa trên kết quả cảm biến các đặc tính điện của các điểm ảnh trong khoảng thời gian xoá, tầm nền hiển thị này bao gồm:

điểm ảnh con, điểm ảnh con này bao gồm phần tử phát sáng và phần tử điều khiển được tạo cấu hình để điều khiển phần tử phát sáng để phát ra ánh sáng dựa trên dòng điện trong phần tử điều khiển trong pha điều khiển; và

mạch chuyển đổi năng lượng được tạo cấu hình để cấp điện áp dẫn động thứ nhất đến điểm ảnh con trong pha điều khiển trong khoảng thời gian hoạt

động và khoảng thời gian xoá, và cấp điện áp điều khiển thứ hai đến điểm ảnh con trong pha ghi dữ liệu của khoảng thời gian hoạt động và trong pha xoá, pha cảm biến, và pha ghi dữ liệu của khoảng thời gian xoá.

9. Thiết bị hiển thị điện phát quang theo điểm 8, trong đó tám nền hiển thị bao gồm:

điểm ảnh con thứ nhất và điểm ảnh con thứ hai mà được nối với các đường dữ liệu khác nhau và được nối chung đến các đường nối cổng thứ nhất, thứ hai, và thứ ba;

bộ điều khiển dữ liệu được tạo cấu hình để cấp điện áp dữ liệu của hình ảnh đầu vào đến các đường dữ liệu trong pha ghi dữ liệu của khoảng thời gian hoạt động và pha ghi dữ liệu của khoảng thời gian xoá, và cấp điện áp xoá vào các đường dữ liệu trong pha xoá; và

bộ điều khiển cổng được tạo cấu hình để cấp, vào đường nối cổng thứ nhất, tín hiệu quét thứ nhất mà xác định thời lượng của pha ghi dữ liệu của khoảng thời gian hoạt động và thời lượng của pha xoá, pha cảm biến, và pha ghi dữ liệu của khoảng thời gian xoá, cấp, vào đường nối cổng thứ hai, tín hiệu quét thứ hai mà xác định thời lượng của pha cảm biến, và cấp, vào đường nối cổng thứ ba, tín hiệu EM mà xác định thời lượng của pha điều khiển.

10. Thiết bị hiển thị điện phát quang theo điểm 8, trong đó thiết bị này còn bao gồm mạch công suất để xuất ra điện áp điều khiển thứ nhất và điện áp điều khiển thứ hai,

mạch công suất này bao gồm cực ra thứ nhất để xuất ra điện áp điều khiển thứ nhất, và cực ra thứ hai để xuất ra điện áp điều khiển thứ hai,

trong đó điện áp điều khiển thứ nhất và điện áp điều khiển thứ hai này được xuất ra từ mạch công suất tại cùng mức điện áp.

11. Thiết bị hiển thị điện phát quang theo điểm 8, trong đó thiết bị này còn bao gồm mạch công suất để xuất ra điện áp điều khiển thứ nhất và điện áp điều khiển thứ hai,

trong đó mạch công suất xuất điện áp điều khiển đơn ra dây dẫn đơn thông qua kênh ra đơn,

trong đó dây dẫn đơn này được chia thành dây dẫn nhánh thứ nhất và dây dẫn nhánh thứ hai, điện áp điều khiển thứ nhất được cấp vào các điểm ảnh con qua dây dẫn nhánh thứ nhất này, và điện áp điều khiển thứ hai được cấp vào các điểm ảnh con qua dây dẫn nhánh thứ hai này.

12. Thiết bị hiển thị điện phát quang theo điểm 8, trong đó thiết bị này còn bao gồm:

đường cấp nguồn thứ nhất mà điện áp điều khiển thứ nhất được cấp vào đó, và được nối chung đến các điểm ảnh con của tất cả các dòng điểm ảnh; và

các đường cấp nguồn thứ hai mà điện áp điều khiển thứ hai được cấp vào đó, và được phân cách giữa các dòng điểm ảnh và được nối với các điểm ảnh con,

trong đó, khi điện áp điều khiển thứ hai được cấp vào các điểm ảnh con, mà được sắp xếp trên dòng điểm ảnh đơn, qua các đường điện áp điều khiển điểm ảnh, thì điện áp điều khiển thứ nhất được cấp vào các điểm ảnh con trên các dòng điểm ảnh còn lại mà khác so với dòng điểm ảnh đơn đó.

Fig.1




Fig.2




Fig.3




Fig.4




Fig.5




Fig.6




Fig.7




Fig.8




Fig.9





Fig.10




Fig.11A




Fig.11B




Fig.12




Fig.13




Fig.14




Fig.15




Fig.16




Fig.17




Fig.18




Fig.19




Fig.21




Fig.22

