



(12) BẢN MÔ TẢ SÁNG CHẾ THUỘC BẰNG ĐỘC QUYỀN SÁNG CHẾ

(19) Cộng hòa xã hội chủ nghĩa Việt Nam (VN)
CỤC SỞ HỮU TRÍ TUỆ

(11)



1-0026816

(51)⁷ H05K 1/03; H05K 3/42; H05K 3/38

(13) B

(21) 1-2016-04569

(22) 05/02/2015

(86) PCT/US2015/014615 05/02/2015

(87) WO2015/178971 26/11/2015

(30) 14/281,802 19/05/2014 US

(45) 25/12/2020 393

(43) 25/04/2017 349A

(73) SIERRA CIRCUITS, INC. (US)

1108 W. Evelyn, Sunnyvale, CA 94086, United States of America

(72) KARAVAKIS, Konstantine (US); BAHL, Kenneth, S. (US).

(74) Công ty TNHH Quốc tế D & N (D&N INTERNATIONAL CO.,LTD.)

(54) BẢNG MẠCH IN

(57) Sáng chế đề cập đến bảng mạch in. Lỗ via trong bảng mạch in bao gồm lớp kim loại được tạo mẫu mà kéo dài qua lỗ trong vật liệu dát mỏng điện môi đã được phủ chất kết dính xúc tác trên cả hai mặt của vật liệu dát mỏng điện môi. Lớp chất kết dính xúc tác phủ một phần của vật liệu dát mỏng điện môi xung quanh lỗ. Lớp kim loại được tạo mẫu được đặt trên lớp chất kết dính xúc tác trên cả hai mặt của vật liệu dát mỏng điện môi và trong lỗ.



Lĩnh vực kỹ thuật được đề cập

Sáng chế đề cập đến bảng mạch in và phương pháp tạo lỗ via trong bảng mạch in.

Tình trạng kỹ thuật của sáng chế

Quá trình tiêu hình hóa ngành công nghiệp điện tử đã đặt ra áp lực trong ngành công nghiệp bảng mạch in (printed circuit board - PCB) để tạo các đặc tính của hệ mạch tinh vi. Các quy trình in và khắc thường được sử dụng để tạo ra lõi của bảng mạch in và lõi bảng mạch in này không đủ chính xác đối với các đặc tính tinh vi ở các đường mạch và khoảng cách có kích thước 0,0254 mm (1 mil) và nhỏ hơn. Thay cho các quy trình này, các quy trình khác sử dụng các lớp mỏng xúc tác cho phép việc mạ đồng (Cu) sẽ được thực hiện một cách chọn lọc trong các kênh và lỗ via được xác định bằng kỹ thuật khắc quang nhờ sử dụng lớp cản mạ.

Cấu trúc của bảng mạch nhiều lớp có thể được tạo ra theo nhiều cách khác nhau. Một phương pháp đó là các lõi không chứa chất xúc tác được tạo ra bằng cách in và khắc để tạo ra hệ mạch ở cả hai mặt. Các lõi này được xếp chồng và dát mỏng, sau đó khoan và tạo mạch các lớp ngoài và các lỗ.

Bản chất kỹ thuật của sáng chế

Mục đích của sáng chế là đề xuất phương pháp tạo lỗ via trong bảng mạch in để cải thiện độ chính xác trong hệ mạch tinh vi.

Theo một phương án, đối với mỗi lỗ via, lỗ được khoan trên vật liệu dát mỏng điện môi. Cả hai mặt của vật liệu dát mỏng điện môi này được phủ chất kết dính xúc tác để tạo ra lớp dính đỉnh và lớp dính đáy. Lỗ cũng được nạp chất kết dính xúc tác. Lỗ thứ hai được khoan qua chất kết dính xúc tác ở đó chất kết dính xúc tác này chứa đầy trong lỗ thứ nhất. Lỗ thứ hai có đường kính nhỏ hơn lỗ thứ nhất do đó lớp chất kết dính xúc tác vẫn còn ở đường kính của lỗ thứ hai. Lớp kim loại được tạo mẫu được tạo ra trên chất kết dính xúc tác ở cả hai mặt của vật liệu dát mỏng điện môi. Quy trình này bao gồm bước đặt lớp kim loại lên trên lớp chất kết dính xúc tác mà vẫn còn ở đường kính của lỗ thứ hai.

Theo phương án khác, lỗ được khoan trên vật liệu dát mỏng điện môi. Cả hai mặt của vật liệu dát mỏng điện môi này được phủ chất kết dính xúc tác. Quá trình phủ này không nạp đầy lỗ. Lớp kim loại được tạo mẫu được tạo ra trên vật liệu chất kết dính xúc tác ở cả hai mặt của vật liệu dát mỏng điện môi. Quy trình này bao gồm bước đặt lớp kim loại lên trên lớp chất kết dính xúc tác mà được phủ trên lỗ. Các phần phơi sáng của vật liệu chất kết dính xúc tác mà không được phủ bởi lớp kim loại được tạo mẫu được loại bỏ.

Sáng chế còn đề cập đến bảng mạch in mà bao gồm vật liệu dát mỏng điện môi mà đã được khoan lỗ trên đó, vật liệu dát mỏng điện môi này được phủ bởi chất kết dính xúc tác, chất kết dính xúc tác cũng phủ một phần của vật liệu dát mỏng điện môi xung quanh lỗ; và lớp kim loại được tạo mẫu trên vật liệu chất kết dính xúc tác ở cả hai mặt của vật liệu dát mỏng điện môi, bao gồm một phần của lớp kim loại được tạo mẫu ở trên lớp chất kết dính xúc tác mà phủ lên một phần của vật liệu dát mỏng điện môi xung quanh lỗ.

Mô tả vắn tắt các hình vẽ

Fig.1 thể hiện biểu đồ rút gọn minh họa các lỗ via của bảng mạch in theo một phương án.

Các hình vẽ Fig.2, Fig.3, Fig.4, Fig.5, Fig.6 và Fig.7 minh họa các bước trong một quy trình trong đó các lỗ via được tạo ra trong bảng mạch in theo một phương án.

Fig.8 là sơ đồ tóm tắt quy trình trong đó các lỗ via được tạo ra trong bảng mạch in theo một phương án.

Fig.9 là sơ đồ tóm tắt quy trình trong đó các lỗ via được tạo ra trong bảng mạch in theo phương án khác.

Mô tả chi tiết sáng chế

Trong quá trình chế tạo bảng mạch in (PCB), việc tạo đường mạch kim loại gặp khó khăn bởi vì yêu cầu mật độ cao và trong đó các lớp ngoài có thể được tạo ra ở giai đoạn cuối của quá trình chế tạo, khi đó lớp chất kết dính xúc tác có thể được phủ lên cả hai mặt của lõi PCB. Lớp phủ này có thể được tạo ra bằng cách sử dụng vật liệu giống hoặc tương tự với vật liệu được dùng để tạo ra lớp mỏng của lõi PCB. Điều này cho phép có sự bám dính tốt trên các vạch kim loại. Việc chế tạo các lớp

ngoài của PCB có thể được thực hiện bằng cách sử dụng tia laze để tạo ra các lỗ via kín và mặt nạ mực cảm quang để tạo ra các vạch.

Fig.1 minh họa các lỗ via trong một phần của bảng mạch in (PCB) 9. Vật liệu dát mỏng điện môi 10 có chức năng là nền PCB (lõi dát mỏng hai mặt) và bao gồm, ví dụ, vật liệu gia cố bằng thủy tinh hoặc không phải thủy tinh và nhựa chẳng hạn như, ví dụ, epoxy, polyimit, teflon hoặc loại nhựa khác bất kỳ phù hợp để chứa trong nền PCB. Vật liệu dát mỏng điện môi 10 có độ dày, ví dụ, khoảng 0,028 inso và được kẹp giữa lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12. Lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12 này, mỗi lớp có độ dày, ví dụ, khoảng 25 μ m (1 mil). Lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12 bao gồm, ví dụ, chất kết dính điện môi như epoxy, polyimit, este của xyanat hoặc chất kết dính điện môi phù hợp khác. Chất kết dính điện môi này bao gồm, ví dụ, cả các hạt độn không xúc tác và các hạt độn xúc tác. Các hạt độn xúc tác bao gồm, ví dụ, kim loại như paladi (Pd), sắt (Fe) và/hoặc các hạt xúc tác khác được sử dụng để mạ đồng trong đó đồng (Cu) không điện được khử từ dạng Cu^{++} của nó thành dạng Cu. Ví dụ, các hạt xúc tác có thể được tạo ra bằng chất độn vô cơ có kim loại được phủ lên chất độn vô cơ này. Ví dụ, chất độn vô cơ có thể là silic đioxit, cao lanh, hoặc một số chất độn vô cơ khác có các đặc tính phù hợp cho ứng dụng cụ thể. Ví dụ, các lỗ via 13, bao gồm đồng, kéo dài qua lớp chất kết dính đỉnh 11, vật liệu dát mỏng điện môi 10 và lớp chất kết dính đáy 12 cho phép nối điện giữa hệ mạch trên các mặt khác nhau của PCB 9.

Quy trình tạo ra các lỗ via được minh họa trên các hình vẽ từ Fig.2 đến Fig.7. Vật liệu dát mỏng điện môi 10 được thể hiện trên Fig.2.

Như được minh họa bởi Fig.3, đối với mỗi lỗ via, lỗ 14 được khoan trên vật liệu dát mỏng điện môi 10. Lỗ 14 này có đường kính, ví dụ, khoảng 0,2032 mm (8 mil). Đường kính của các lỗ via sẽ thay đổi tùy thuộc vào ứng dụng, quy trình sản xuất hiện có, v.v..

Cả hai mặt của vật liệu dát mỏng điện môi 10 được phủ chất kết dính xúc tác để tạo ra lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12. Lỗ 14 cũng được nạp vật liệu chất kết dính xúc tác 25. Ví dụ, vật liệu chất kết dính xúc tác bao gồm chất kết dính điện môi như epoxy, polyimit, este của xyanat hoặc chất kết dính điện môi phù hợp khác. Lưu biến (độ nhớt) của chất kết dính được điều chỉnh và dựa trên loại

phương pháp được sử dụng để phủ và nạp đồng thời các lỗ. Vật liệu điện môi chứa các hạt xúc tác, ví dụ, có kích cỡ hạt nằm trong khoảng từ 2 đến 12 micromet (μm). Theo cách khác, có thể sử dụng các kích cỡ hạt khác. Ví dụ, kích cỡ hạt nhỏ hơn tốt hơn bởi vì kích cỡ hạt lớn hơn có thể ảnh hưởng đến độ đồng nhất và độ nhám của lớp mạ đồng phủ trên lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12. Ví dụ, theo khối lượng các hạt nằm trong khoảng từ 6 đến 15 phần trăm tổng khối lượng của vật liệu chất kết dính xúc tác 25. Tỷ lệ phần trăm này chỉ là một ví dụ, đối với các ứng dụng khác nhau, khối lượng của hạt có thể là tỷ lệ phần trăm nào đó khác trong tổng khối lượng của vật liệu chất kết dính xúc tác 25. Vật liệu chất kết dính xúc tác được lắng phủ bằng cách sử dụng, ví dụ, phương pháp in lưới, in bằng giấy nền, hoặc phủ bằng ống lăn bằng cách sử dụng máy phủ như các máy hiện có của hãng ITC, Intercircuit, N.A., hoặc thiết bị phủ khác có thể thực hiện một hoặc nhiều quy trình và kỹ thuật đã biết trong ngành công nghiệp này được dùng để lắng phủ vật liệu trên nền PCB.

Fig.5 minh họa lỗ 26 được khoan xuyên qua vật liệu chất kết dính xúc tác 25. Ví dụ, lỗ 26 có đường kính 0,1524 mm (6 mil), để lại lớp 15 của vật liệu chất kết dính xúc tác xung quanh đường kính của lỗ 26. Đường kính của lỗ 26 này sẽ thay đổi tùy thuộc vào ứng dụng, các quy trình sản xuất hiện có, v.v..

Lớp cản quang được phủ lên trên lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12. Lớp cản quang này phơi sáng để tạo ra mẫu cản quang 17 trên lớp chất kết dính đỉnh 11 và mẫu cản quang 18 trên lớp chất kết dính đáy 12. Kết quả được thể hiện trên Fig.6.

Toàn bộ lớp mạ đồng không điện được lắng phủ để lại lớp đồng được tạo mẫu 16 trên lớp chất kết dính đỉnh 11 và lớp đồng được tạo mẫu 19 trên lớp chất kết dính đáy 12 ở đó không có lớp cản quang. Các vùng đồng 20 cũng được tạo ra bên trong lỗ 26. Ví dụ độ dày của lớp đồng được tạo mẫu 19 và vùng đồng 20 nằm trong khoảng từ 0,0127 đến 0,03556 mm (từ 0,5 đến 1,4 mil). Vật liệu cản quang được tách thành các dải xa nhau, như thể hiện trên Fig.7. Vật liệu chất kết dính xúc tác xung quanh đường kính lỗ 26 bảo đảm cho vùng đồng 20 có độ bám dính tốt bên trong lỗ 26.

Lớp đồng được tạo mẫu 16 và lớp đồng được tạo mẫu 19 có chức năng như các vạch cho PCB. Sau khi các vạch được tạo ra, các phần phơi sáng của lớp chất kết

dính đỉnh 11 và lớp chất kết dính đáy 12 (tức là, các phần của lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12 này không được phủ bởi các vạch) có thể (tùy ý) được loại bỏ, ví dụ, bằng cách sử dụng khắc plasma, khắc laze hoặc một số quy trình khác phù hợp để loại bỏ các lớp chất kết dính mà không làm hỏng lớp mạ đồng.

Một ưu điểm của phương án mô tả ở trên là không có đồng giữa các vạch để khắc đi. Ví dụ, nếu thay vì phương án mô tả ở trên, lớp phủ mỏng bằng đồng và các kỹ thuật in và khắc được sử dụng để tạo ra các vạch, thì việc này trở nên khó giải quyết khi độ rộng của vạch và khoảng cách trong PCB nhỏ hơn 0,0254 mm (1 mil) vì các hạt đồng mắc lại gắn vào bề mặt dát mỏng có thể tạo ra chập mạch do gần. Theo phương án được mô tả ở trên, các hạt kim loại bất kỳ có thể được loại bỏ đơn giản bằng cách chỉ loại bỏ các phần của lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12 không được phủ bởi các vạch đồng.

Ngoài ra, lớp chất kết dính đỉnh 11 và lớp chất kết dính đáy 12 hỗ trợ trong việc tạo ra các vạch thẳng cho lớp đồng được tạo mẫu 16 và lớp đồng được tạo mẫu 19. Việc này là do sử dụng các lớp chất kết dính cho phép lớp đồng được tạo mẫu 16 và lớp đồng được tạo mẫu 19 sẽ được xác định bằng mẫu căn quang 17 và mẫu căn quang 18. Việc sử dụng mẫu căn quang để tạo ra lớp mạ đồng cho phép các vạch được xác định tốt hơn (tức là, các vạch có sự tạo vạch thẳng hơn) mà giúp các đặc tính điện của vạch tốt hơn như trở kháng và sự mất tín hiệu đường dây. Khi các vạch đồng được tạo ra, ví dụ, bằng cách sử dụng quy trình khắc và in trừ, mặt cắt của các vạch có dạng hình thang chứ không phải hình vuông hay hình tam giác như khi được tạo ra bằng cách sử dụng lớp căn quang.

Khi lõi dát mỏng hai mặt được tạo mạch, cấu trúc nhiều lớp có thể được tạo ra bằng cách sử dụng các kỹ thuật đã biết như phủ thêm lớp chất kết dính xúc tác trên các lớp đã được tạo mạch và tạo ra các lỗ via bằng laze hoặc plasma để tạo kết cấu (các) lớp khác.

Fig.8 tóm tắt phương án được mô tả ở trên. Ở khối 41, lỗ được khoan trên vật liệu dát mỏng điện môi. Ở khối 42, cả hai mặt của vật liệu dát mỏng điện môi này được phủ chất kết dính xúc tác. Quá trình phủ này bao gồm bước nạp chất kết dính xúc tác vào lỗ.

Ở khối 43, lỗ thứ hai được khoan qua chất kết dính xúc tác ở đó chất kết dính xúc tác này chứa đầy trong lỗ thứ nhất. Lỗ thứ hai có đường kính nhỏ hơn lỗ thứ nhất do đó lớp chất kết dính xúc tác vẫn còn ở đường kính của lỗ thứ hai.

Ở khối 44, lớp kim loại được tạo mẫu được tạo ra trên vật liệu chất kết dính xúc tác ở cả hai mặt của vật liệu dát mỏng điện môi. Quy trình này bao gồm bước đặt lớp kim loại lên trên lớp chất kết dính xúc tác mà vẫn còn ở đường kính của lỗ thứ hai.

Ở khối tùy chọn 45, các phần phơi sáng của chất kết dính xúc tác mà không được phủ bởi lớp kim loại được tạo mẫu được loại bỏ.

Fig.9 tóm tắt một phương án khác. Ở khối 51, lỗ được khoan trên vật liệu dát mỏng điện môi. Ở khối 52, cả hai mặt của vật liệu dát mỏng điện môi này được phủ chất kết dính xúc tác. Quá trình phủ này không nạp đầy lỗ. Ví dụ, quy trình phun tĩnh điện, quy trình phun hoặc quy trình phủ nào đó khác được thực hiện, ví dụ, bằng cách sử dụng thiết bị phủ chuẩn trong ngành công nghiệp này, để phủ chất kết dính xúc tác lên vật liệu dát mỏng điện môi để các vách của lỗ được phủ tại cùng thời điểm mà cả hai mặt của vật liệu dát mỏng điện môi được phủ.

Ở khối 53, lớp kim loại được tạo mẫu được tạo ra trên vật liệu chất kết dính xúc tác ở cả hai mặt của vật liệu dát mỏng điện môi. Quy trình này bao gồm bước đặt lớp kim loại lên trên lớp chất kết dính xúc tác mà được phủ trên lỗ.

Ở khối tùy chọn 54, các phần phơi sáng của vật liệu chất kết dính xúc tác mà không được phủ bởi lớp kim loại được tạo mẫu được loại bỏ.

Phần mô tả ở trên chỉ bộc lộ và mô tả các phương pháp và phương án làm ví dụ. Người có hiểu biết trung bình trong lĩnh vực này cần phải hiểu rằng, đối tượng được bộc lộ có thể bao gồm ở các dạng cụ thể khác mà không nằm ngoài phạm vi hoặc các đặc tính của nó. Ví dụ, sau khối 43 hoặc khối 52, lớp đồng mỏng (ví dụ, từ 1 đến 2 μm) có thể được mạ trong bể đồng không điện, sau đó mới đến khối 44 hoặc khối 53, tương ứng. Sau khi các đặc tính được tạo ra, lớp đồng mỏng trên bề mặt nền có thể được loại bỏ bằng phương pháp hóa học. Ngoài ra, các lỗ via xếp chồng một chiều có thể được thực hiện bằng cách nạp lỗ via được mạ bằng vật liệu điện môi và sau đó đi xuyên qua lớp mạ đồng không điện chuẩn, sau đó là chất cản quang mà chỉ

phoi sáng vùng lỗ via đã phủ và mạ lên nhiều đồng hơn. Nhiều bước có thể được lược bỏ bằng cách thêm bột xúc tác vào vật liệu điện môi nạp vào lỗ via đã mạ và sau đó mạ đồng lên trên lỗ via bằng cách sử dụng bể đồng không điện bổ sung hoàn toàn. Do đó, phần mô tả này chỉ để minh họa, mà không giới hạn phạm vi bảo hộ của sáng chế, phạm vi này được nêu trong yêu cầu bảo hộ kèm theo.

YÊU CẦU BẢO HỘ**1. Bảng mạch in bao gồm:**

vật liệu dát mỏng điện môi mà đã được khoan lỗ trên đó, vật liệu dát mỏng điện môi này được phủ chất kết dính xúc tác, chất kết dính xúc tác cũng phủ một phần của vật liệu dát mỏng điện môi xung quanh lỗ, trong đó chất kết dính xúc tác là chất kết dính điện môi bao gồm các hạt độn xúc tác chứa kim loại được phủ lên trên silic đioxit hoặc cao lanh; và

lớp kim loại được tạo mẫu trên chất kết dính xúc tác ở cả hai mặt của vật liệu dát mỏng điện môi, bao gồm một phần của lớp kim loại được tạo mẫu ở trên lớp chất kết dính xúc tác mà phủ một phần của vật liệu dát mỏng điện môi xung quanh lỗ.

2. Bảng mạch in theo điểm 1, trong đó chất kết dính xúc tác được loại bỏ khỏi các vị trí không được phủ lớp kim loại được tạo mẫu.

3. Bảng mạch in theo điểm 1, trong đó chất kết dính xúc tác là chất kết dính điện môi mà bao gồm các hạt độn không xúc tác và xúc tác.

4. Bảng mạch in theo điểm 1, trong đó chất kết dính xúc tác là chất kết dính điện môi mà bao gồm các hạt độn xúc tác chứa kim loại thích hợp dưới dạng chất xúc tác cho quá trình mạ đồng.

5. Bảng mạch in theo điểm 1, trong đó lớp kim loại được tạo mẫu chứa đồng.

6. Bảng mạch in theo điểm 1, trong đó:

lớp chất kết dính xúc tác kéo dài toàn bộ đường qua lỗ và trên toàn bộ các vách trong của lỗ; và

lớp kim loại được tạo mẫu kéo dài qua lỗ được bao quanh bởi chất kết dính xúc tác trên các vách trong của lỗ.

7. Bảng mạch in theo điểm 6, trong đó lớp kim loại được tạo mẫu kéo dài qua lỗ khoan thứ hai mà đã được khoan trong lớp chất kết dính xúc tác trên các vách trong của lỗ, lỗ khoan thứ hai tạo chỗ trống cho lớp kim loại được tạo mẫu kéo dài qua lỗ được khoan trong vật liệu điện môi, trong đó lỗ khoan thứ hai có đường kính nhỏ hơn lỗ được khoan trong vật liệu điện môi.

8. Bảng mạch in theo điểm 6, trong đó lớp chất kết dính xúc tác trên các vách trong của lỗ đủ mỏng cho phép không gian để lớp kim loại được tạo mẫu kéo dài qua lỗ, lớp kim loại được tạo mẫu kéo dài qua lỗ được bao quanh bởi lớp chất kết dính xúc tác trên các vách trong của lỗ.

9. Bảng mạch in theo điểm 8, trong đó lớp chất kết dính xúc tác là chất kết dính xúc tác được phun tĩnh điện.




Fig.2




Fig.3




Fig. 4




Fig. 5




Fig. 6




Fig. 7




Fig.8




Fig.9